XXVI Congresso de Iniciação Científica
Análise de transistores MuGFETS: BULKs e DTMOS
Caio Malingre Magan* e Maria Glória Caño de Andrade**
Campus de Sorocaba, GASI - Grupo de Automação e Sistemas Integráveis, Engenharia de Controle e Automação. E-mail: cmalingre@gmail.com* Bolsa: PROPE*
Palavras Chave: MuGFET, Bulk, DTMOS.
Introdução
O transistor revolucionou a tecnologia, e seu estudo traz versões cada vez menores e mais eficientes, como os tridimensionais, que têm múltiplas portas1 (MuGFETs) e proporcionam maior controle do fluxo de elétrons pelas portas. Neste trabalho analisou-se e comparou-se dois tipos: BULK (dispositivo de porta tripla de corpo, também chamado FinFET), e DTMOS (um BULK em que uma das portas é curto- circuitada com o substrato de silício).
Objetivos
Este trabalho busca analisar as características, vantagens e desvantagens dos transistores BULK com e sem o uso da configuração DTMOS.
Material e Métodos
O estudo se baseia na análise de dados obtidos pelas caracterizações elétricas realizadas no Interuniversity microelectronics center (Imec). As amostras foram fabricadas com dreno levemente dopado e óxido de isolação. Seus canais são naturalmente dopados, e o óxido de porta consiste de 2,5 nm de SiON. Para as portas foi utilizado o TiN (5 nm), depositado por camada atômica assistida por plasma, seguida por 100 nm de silício policristalino2. Os dados são medições de correntes de dreno (ID) e substrato (IB) para certo intervalo de tensão de porta (VG) e dois valores de tensão de dreno (VD), a fim de analisar o transistor nas regiões de saturação (VD = 1,2 V) e tríodo (VD = 50 mV). O procedimento foi realizado para diferentes larguras (WFin) e comprimentos (L) de canais, porém altura (HFin) constante de 65 nm.
Resultados e Discussão
Este trabalho compara BULKs (fig. 1) com e sem a configuração DTMOS3, e analisa os efeitos da alteração de suas dimensões. Relacionando os dois dispositivos, verificou-se que o DTMOS tende a apresentar ID cerca de 15 % maior, mas se limita a tensões de porta significativamente menores (fig. 2).
Em transistores MOSFET convencionais, ID é inversamente proporcional a L, o que também se observou para os dispositivos MuGFETs analisados.
A previsão de que ID seria diretamente proporcional a WFin não é válida para altos valores de WFin. ID
praticamente triplica para um transistor de porta tripla, desde que todas as portas tenham a mesma largura1. Porém, quando WFin >> HFIN o dispositivo se comporta como os planares de porta única. A fig.
2, por exemplo, indica um desempenho superior do transistor com WFin = 130 nm em relação de WFin= 1000 nm.
Figura 1. Vista 3D de um BULK
Figura 2. Gráfico ID x VG para transistores BULK e DTMOS de diferentes larguras.
Conclusões
O DTMOS tem desempenho superior, mas tem limitações significativas para maiores tensões de porta (VG > 0,7V).
Agradecimentos
Agradecemos ao UNESP/PROPe pelo suporte ao desenvolvimento deste trabalho, ao Prof. Dr. Cor Claeys, ao Ph. D. Eddy Simoen e ao Prof. Dr. João Antonio Martino e ao imec/Bélgica.
1 J. P. Colinge, Solid-State Electronics. 2004, 48, 6,897.
2 N. Collaert, et al., in: Symposium on VLSI Technology. 2010, 161.
3 M. G. C. Andrade, et al., Solid-State Electron. 2012, 71, 1, 63.
