Lista de Figuras

Curva de capacitância MOS em função do tempo. 29

Esquemático do pré-amplificador

Tensão de saída do driver N

Diagrama esquemático do circuito de controle

Diagrama esquemático da rede de adaptação en-

Eficiência em função da carga

Potência de saída em função da carga

Eficiência de dreno em função da carga

Potência DC em função da carga

Diagrama esquemático do circuito de teste do

Tensão de saída de cada estágio do buffer PMOS. 46

Diagrama esquemático do sistema completo

Motivação

Uma solução bastante promissora para alimentação desses dispositivos é a utilização de sistemas de transmissão de energia sem fio, que, além de não apresentarem problemas de tamanho, também não possuem vida útil limitada, como é o caso das baterias [3]. Portanto, este trabalho propõe o desenvolvimento de um amplificador de potência integrado, otimizado para aplicação em elemento transmissor de sistemas de transmissão de energia sem fio, tornando-os mais eficientes e competitivos como método alternativo de fornecimento de energia.

Revisão de Trabalhos no Estado da Arte

O diagrama básico de um sistema de transmissão de energia sem fio é composto por uma fonte de energia DC, um oscilador, um amplificador de potência (PA), um link ressonante e um retificador (conversor RF/DC), conforme mostrado na Figura 1.1. No caso do elemento transmissor, foco deste trabalho, uma importante limitação de eficiência é o amplificador de potência.

Objetivos e Organização do Trabalho

Princípios de Funcionamento

Para aplicações de áudio, o sistema geralmente consiste em um comparador que tem como entrada um sinal de áudio e um sinal de frequência mais alta (normalmente uma onda triangular) para realizar a modulação PWM (Pulse Width Modulation) do sinal de áudio. Proibido. No caso deste trabalho não será necessária a modulação do sinal de entrada, pois o interesse está apenas na transferência de energia e não em um sinal de mensagem. Porém, ainda é necessário desenvolver um sistema de pré-amplificação (driver) para aumentar o nível de potência do sinal de entrada, uma vez que o oscilador não será capaz de fornecer a corrente necessária para o correto funcionamento do amplificador, o que, em geral, há uma grande carga capacitiva.

Topologias do Estágio de Saída

Além disso, como a média do sinal sobre a carga é zero (sem compensação CC), não é necessário utilizar um capacitor de bloqueio CC na carga [6]. Outra vantagem é o fato de que esta topologia pode atingir o dobro da amplitude máxima do sinal de saída quando comparada à topologia meia ponte, o que resulta em um aumento de 4 vezes na potência entregue à carga. É natural concluir que o dobro de transistores MOS, se fossem do mesmo tamanho, resultaria em mais potência dissipada devido às perdas de comutação.

No entanto, esta constatação geralmente só é relevante para aplicações de alta potência, ou seja, para valores tipicamente superiores a 10W, devido à elevada corrente de saída e tensões de alimentação [6]. Como valores de potência elevados não se aplicam ao caso de circuitos integrados, as limitações do uso da topologia ponte completa neste trabalho são minimizadas.

Eficiência

Pré-Amplificador

Topologia

A Figura 2.4 apresenta o esquema básico desta topologia, onde N é o número de inversores, β é o fator de conicidade, fator pelo qual são multiplicadas as dimensões dos transistores em cada estágio, C0 é a capacitância de entrada do inversor do primeiro estágio, e CL é a taxa de capacitância. Considerando CO como o valor de capacitância no qual a corrente fornecida pelo oscilador pode ser totalmente carregada em um intervalo de tempo muito menor que o período do sinal, então um inversor com capacitância de entrada de CO máximo deve ser projetado para formar o primeiro estágio. A partir de então, as próximas fases requerem o aumento gradual do tamanho dos transistores MOS até que forneçam corrente suficiente para chavear a carga.

Portanto, derivando o valor da capacitância de entrada do amplificador projetado e o valor da capacitância de entrada do inversor do primeiro estágio, que deve ter dimensões pequenas o suficiente para operar em modo chaveado, é possível determinar o número de estágios adivinhar. Como a corrente fornecida por um estágio depende do tamanho dos transistores, o tempo de carga dos capacitores deve atender a esta condição.

Rede de Adaptação de Impedância

Conceitos Básicos

Portanto, é possível adicionar indutores e capacitores ao circuito em série e em paralelo para alterar sua impedância de entrada. Conforme explicado em [9], se um elemento for adicionado em série com uma impedância inicial, o caminho que ele percorre no diagrama segue um circuito de impedância onde a parte real é constante, pois apenas a reatância sofre. Como este elemento é um capacitor, o caminho é anti-horário, e como é um indutor, o caminho é horário, conforme mostrado na Figura 2.5a.

Por o elemento ser um capacitor a variação é no sentido horário e por ser um indutor a variação é no sentido anti-horário, conforme mostrado na Figura 2.5b [9]. Portanto, é possível ajustar o valor da impedância para qualquer outro valor simplesmente adicionando elementos reativos em série e paralelo.

Topologias

A partir daí, elementos reativos são adicionados para alterar a posição do resistor no gráfico. Se a adição do elemento reativo for em paralelo, o caminho seguido segue os círculos de aceitação onde a parte real é constante, pois apenas a susceptância sofre variações. Quanto maior o fator de qualidade, mais estreita será a faixa de frequência para a qual a impedância é compatível e menores serão as perdas [9].

No caso da rede L da Figura 2.6a, é possível obter uma solução analítica para os elementos reativos que compõem a rede encontrando primeiro o fator de qualidade que satisfaz a condição de transformação série-paralelo de RP para RS. Se as impedâncias de carga e fonte não forem muito realistas, a rede deve ser feita para “absorver” as reatâncias relevantes, o que significa que esses valores de reatância devem ser subtraídos dos valores de reatância calculados a partir das equações acima para compor o rede correspondente.

Região Adaptável

4=S11S22−S12S21, (2.26) e Γmax corresponde ao coeficiente de reflexão máximo, o que representa uma maior tolerância no conceito de casamento de impedâncias, que não considera apenas soluções com reflexão zero. Portanto, conhecendo a topologia da rede e os valores que os elementos reativos podem assumir, é possível determinar as expressões para os parâmetros de espalhamento e a partir deles os valores de impedância aos quais podem ser ajustados para Z0. O projeto do bloco de amplificação do elemento transmissor do sistema de transmissão de energia sem fio é dividido em três módulos, a saber: o amplificador, o pré-amplificador e a rede de casamento de impedância.

Amplificador Integrado

Dimensionamento dos Transistores MOS 28

Para encontrar o valor de a, foram simuladas as curvas de resistência dreno-fonte em função de|Vds|, que foi utilizada para estimar os valores de RopeRone em função de W. A etapa final é definir os valores de largura e impedância do canal que otimizam a eficiência, levando em consideração a especificação da potência de saída. Tanto os valores de capacitância quanto suas respectivas larguras de canal associadas são apresentados na Tabela 3.2.

Desta forma, as chaves PA terão uma transição lenta do estado desligado para o estado ligado, e uma transição rápida do estado ligado para o estado desligado [1], conforme mostrado na Figura 3.5 para o caso do driver N. Como é possível Analisado na Figura 3.5, o desvio do sinal de saída do buffer N, além de respeitar a condição de acionamento lento e desligamento rápido para evitar curto-circuito CC, idealmente também os valores de Vdd e terra em seu máximo e pontos de alcance mínimo.

Otimização

A segunda exige que a forma de onda do sinal de tensão na saída de cada estágio seja de pelo menos 98%. Em seguida, foram determinados os parâmetros operacionais descritos na Tabela 3.3 e suas respectivas faixas de variação. Ao realizar a otimização de potência levando em consideração a variação destes parâmetros, o funcionamento do circuito é garantido mesmo nas piores condições de operação.

Além disso, o sinal de entrada também foi assumido como sendo uma onda senoidal, o que representa o pior caso para as condições de chaveamento, já que o amplificador Classe D é projetado para operar com uma onda quadrada como sinal de entrada.

Controle de Potência

A Figura 3.6 mostra um esquema do sistema de controle proposto na célula unitária que compõe o pré-amplificador. Nesta figura, VC é o sinal de controle que pode ativar ou desativar cada célula intermediária, e Vosc é o sinal de saída do oscilador. As partes marcadas na figura correspondem ao primeiro e segundo estágios do pré-amplificador, sendo o primeiro estágio integrado na porta NOR.

Rede de Adaptação de Impedância

Para as curvas simuladas foram considerados os valores de potência consumida pelos buffers discutidos na próxima seção. Neste caso, observa-se que, com exceção dos primeiros valores de resistência, a curva azul apresenta valores de potência muito semelhantes aos da curva amarela. No caso das curvas de potência CC, o mesmo efeito de descasamento é observado para valores de carga mais baixos, conforme descrito nas curvas de potência de saída.

As curvas de eficiência de drenagem representam basicamente a relação entre as curvas de potência de carga e as curvas de potência CC. Por fim, foi elaborada a Tabela 4.1, apresentando os resultados dos principais parâmetros de avaliação de desempenho do amplificador de potência projetado.

Pré-Amplificador

Ao lidar com variações nos parâmetros de operação, a largura dos transistores MOS foi aumentada para garantir o funcionamento mesmo nas piores condições de operação, o que fez com que o consumo por corrente de curto-circuito também fosse mais significativo. . Por fim, foram geradas as curvas correspondentes ao sinal de tensão de saída para cada estágio dos drivers PMOS e NMOS, conforme mostrado nas Figuras 4.6 e 4.7 abaixo. A partir da forma de onda do sinal da tensão de saída de cada buffer, foram verificados os tempos de subida e descida para uma melhor análise do seu funcionamento.

É possível observar que a condição de transição lenta do estado desligado para ligado é verificada apenas na chave NMOS, bem como a transição rápida do estado ligado para desligado, o que reduz a sobreposição dos sinais de tensão e corrente das chaves PA. só pode ser minimizado em transistores NMOS. Esta condição é explorada com mais detalhes na simulação completa do sistema, discutida na Seção 4.4.

Rede de Adaptação de Impedância

Sistema Completo

Este trabalho descreveu o desenvolvimento de um amplificador de potência projetado para alimentar um link indutivo ressonante operando na frequência de 2,4 GHz. Neste trabalho, sua validação foi verificada mesmo para uma frequência de operação superior, quase 3 vezes maior que no projeto onde foi demonstrada [4], e ainda sem grandes impactos no nível de potência entregue à carga. O projeto descrito em [15], por exemplo, é o único que trabalha na mesma frequência, obtendo uma eficiência um pouco superior à deste trabalho e um nível de potência entregue à carga significativamente menor.

Por outro lado, os demais trabalhos [17, 15] apresentam níveis de potência de saída bem superiores, para valores de eficiência mais próximos aos deste trabalho. Portanto, conclui-se que o trabalho desenvolvido tem grande potencial como solução para o projeto de amplificadores de potência integrados para aplicação em sistemas de transmissão de energia sem fio, pois apresenta valores de eficiência competitivos, principalmente no que diz respeito à frequência de operação e nível de potência entregue. para a carga.

Trabalhos Futuros

10] Maxim Integrated, “Class D Amplifiers: Fundamentals of Operation and Recent Developments,” Maxim Integrated Application Note 3977, 2007.