DELET - EE - UFRGS CIRCUITOS ELETRÔNICOS INTEGRADOS - ENG Prof. Dr. Hamilton Klimach

(1)

CIRCUITOS ELETRÔNICOS INTEGRADOS - ENG04061

DELET - EE - UFRGS

CIRCUITOS ELETRÔNICOS

INTEGRADOS - ENG04061

Prof. Dr. Hamilton Klimach

O Descasamento entre

Transistores MOS

(2)

3 CIRCUITOS ELETRÔNICOS INTEGRADOS - ENG04061

Especificações de um Projeto

• O projeto de circuitos eletrônicos é multidimensional

• Apresenta especificações conflitantes • Parâmetros relevantes p/ circuitos

analógicos: 1. Ganho

2. Impedâncias de entrada e saída 3. Faixa de alimentação

4. Excursão de saída 5. Linearidade

6. Potência consumida e dissipada 7. Velocidade (ou largura de banda) 8. Ruído 9. MATCHING! Octágono do Projeto Analógico (B. Razavi) 4

Descasamento entre dispositivos

• Projeto de CIs analógicos e digitais: conceito de

similaridade comportamentalentre dispositivos identicamente desenhados ⇒dispositivos “casados”

• Projetistas necessitam prever o desempenhode componentes e circuitos ⇒modelo de descasamento

• É comum o uso de associações série-paralelo de transistores ⇒consistênciado modelo

(3)

Entendendo o Descasamento

• Diferença atemporal(“ruído DC”) no comportamento elétrico

entre dispositivos identicamente desenhados e fabricados. • Resultado de variações físicas incontroláveisdurante a

fabricação.

• O modo como uma variação afeta um dispositivo em uma pastilha (die) depende da relação entre as dimensões físicas

do mesmo e a distância de correlação da variação. • O entendimento dos mecanismos que provocam o

descasamento permite que ele seja previsto e controladona etapa de projeto.

Descasamento Global

• Fatores sistêmicos: distância de correlação da variação

superior às dimensões do dispositivo, produzindo gradientes (efeito global).

• Decorrem de variações ou deformações em componentes do processo ou elementos do ambiente, como:

– dilatação térmica de equipamentos

– aberrações nas lentes e distorções nas máscaras de foto-litografia

– mudança na concentração de substâncias de ataque, deposição ou dopagem

(4)

Descasamento Global

• Fatores sistêmicos: distância de correlação da variação

superior às dimensões do dispositivo, produzindo gradientes (efeito global).

ÎPode-se atenuá-los através de técnicas de leiaute (p.ex. centróide comum).

8

Descasamento Global

• Exemplo de efeito global: distribuição do stress mecânico na superfície de uma pastilha colada com epoxy em encapsulamento plástico. A mobilidade dos portadores é sensível ao stress.

(5)

Descasamento Local

• Fatores estocásticos: distância de correlação da variação

inferior às dimensões do dispositivo, produzindo flutuações microscópicas (efeito local).

• Em geral, são relacionados à natureza discreta da matéria, p. ex.:

– flutuações na concentração de dopantes (impurezas) – flutuações na espessura ou na qualidade do óxido – formação de aglomerados no poli-silício (clustering)

– rugosidade de borda nas camadas depositadas ou decapadas

Descasamento Local

• Fatores estocásticos: distância de correlação da variação

inferior às dimensões do dispositivo, produzindo flutuações microscópicas (efeito local).

ÎDeve-se entender seus mecanismos e modelá-los,

permitindo que o projetista prevejao impacto dos graus de liberdade que dispõe sobre o descasamento:

ÎGeometria W e L ÎPolarização (bias)

(6)

Descasamento Local

• Exemplo de efeito local: a

natureza discreta dos dopantes faz com que sua concentração varie no volume do substrato e do gate.

• Transistores menores: menos

átomos dopantes na região ativa.

• A flutuação na concentração de dopantesna região ativa é a principal causa do

descasamento entre

MOSFETs.

12

Descasamento Local

(7)

Descasamento Local

• A rugosidade de borda ao longo da largura (W) do canal faz com que o seu comprimento (L) varie localmente

• Este efeito é chamado LER (line edge roughness)

L

W

Impacto nos Circuitos Eletrônicos

Tensão de referência de um band-gap

Atraso entre dois ramos de distribuição de clock (processo de 250nm)

(8)

Impacto nos Circuitos Eletrônicos

Separação da variabilidade entre dispositivos

16

Impacto nos Circuitos Eletrônicos

Separação da variabilidade entre dispositivos

(9)

Efeito Global x Layout

(1) Geometrias idênticas e idênticas condições de

contorno:

G (b) pior D1 D2 G S D1 D2 S

(a) melhor (c) pior S

G

D1 D2

metal

Efeito Global x Layout

(2) Aproximar os dispositivos, expondo-os a um menor

gradiente:

Obs.: dispositivos menores ficam mais próximos G (b) pior S D₁ D₂ S (a) melhor G D₁ D₂

(10)

Efeito Global x Layout

(3) Fracionamento e associação intercalada de

dispositivos menores, formando um maior

(centróide comum):

M11

M22 M12

M21

M1 M2

(a) não-centróide (b) centróide-comum

20

Efeito Global x Layout

(4) Manter os dispositivos casados com a mesma

orientação da corrente (a mobilidade não é

isotrópica sobre uma lâmina de Si).

G (b) pior S D₁ D₂ S (a) melhor G D₁ D2

(11)

Efeito Global x Layout

(5) Uso de dispositivos dummy para garantir as

mesmas condições de contorno na fabricação de

dispositivos casados.

Efeito Global x Layout

(6) Reduzir a exposição ao stress mecânico na

superfície da pastilha, colocando os dispositivos

casados próximos ao centro.

(12)

Efeito Global x Layout

(7) Reduzir a exposição a gradientes térmicos, devido

à dissipação de dispositivos de potência.

24

Efeito Global x Layout

• posicionar os dispositivos de potência longe do centro • posicionar os dispositivos casados longe dos de potência,

(13)

Efeito da Flutuação na Concentração de Dopantes

• o transistor MOS (ou MOSFET) é formado por dois implantes (regiões n+; dreno e fonte) que formam junções com o substrato, e que são separados entre si pelo canal, de comprimento L, sobre o qual é construído um capacitor (isolante + eletrodo condutor)

Substrato p Gate 0 _x L n+ _n+ Source Drain Bulk

• este capacitor, chamado capacitor MOS, é a região ativa do dispositivo, e através dele se controla o comportamento elétrico do transistor Capacitor MOS Substrato p Gate 0 _x L n+ _n+ Source Drain Bulk

(14)

• o capacitor MOS é formado pelo “sanduíche” de um eletrodo

condutor (metal ou poli-silício) sobre uma película isolante

(óxido), depositados sobre o semicondutor dopado (substrato) isolante (dióxido de

silício) eletrodo condutor _{(metal ou poli)}

Substrato p G ∆x 0 _x L B D S 28

• quando o capacitor MOS é polarizado (V_GB>0), o campo elétrico que surge na interface óxido-semicondutor afasta as lacunas livres, criando uma região de depleção de carga negativa Q’_B(x)

carga de inversão Q’_I(x)≈0 0<V_G<V_T e V_DS=0 carga de depleção Q’_B(x) S Substrato p G D ∆x 0 _x L

(15)

• este campo elétrico também atrai os elétrons livres do substrato, que se acumulam na interface óxido-semicondutor, formando uma carga de inversão negativa Q’_I(x)

carga de inversão Q’_I(x)=0 V_G<V_T e VDS=0 carga de depleção Q’B(x) S Substrato p G D ∆x 0 _x L

• se o campo elétrico ultrapassar certo valor (threshold), o acúmulo de elétrons livres na interface ultrapassa o de dopantes P do substrato, fazendo com que seja induzida uma região N na interface (ocorre a inversão de característica desta região)

carga de inversão Q’_I(x) V_G>V_T e V_DS=0 carga de depleção Q’_B(x) S Substrato p G D ∆x 0 _x L

(16)

• caso se polarize os terminais dreno-fonte (V_DS>0), ocorre a

deformação das camadas de inversão e de depleção, de forma que a soma ∆Q’_I(x)+ ∆Q’_B(x) se mantenha sempre constante ao longo

do transistor carga de inversão Q’_I(x) V_G>V_T e V_DS>0 carga de depleção Q’_B(x) S Substrato p G D ∆x 0 _x L 32

• como a concentração de dopantes não é uniforme no volume do substrato, ∆Q’B(x) sofre pequenas flutuações ao longo do

transistor, provocando flutuações em ∆Q’_I(x), de forma a manter

a soma ∆Q’_I(x)+ ∆Q’_B(x) constante carga de depleção Q’_B(x) carga de inversão Q’_I(x) V_G>V_T e V_DS>0 S Substrato p G D ∆x 0 _x L

(17)

Efeito da Flutuação na Concentração de Dopantes • a integração da carga de inversão ∆Q’_I(x), ao longo do

transistor, define a condutividade do canal (G_canal) e consequentemente a corrente que circula sob certa polarização (I_D= V_DS x G_canal)

• como as flutuações na carga de inversão são aleatórias, dois transistores identicamente desenhados vão

apresentar flutuações diferentes, resultado em uma pequena diferença na corrente circulante (∆I_D)

• se fizermos a média das flutuações na corrente em uma grande quantidade de transistores identicamente

desenhados, resultará no desvio-padrão da corrente (σI_D)

Modelando o Efeito Local

• A

natureza discreta

da matéria (principalmente dos

dopantes) provoca

flutuações

locais na

condutância

da região ativa.

• O somatório dessas flutuações aleatórias resulta em

uma diferença líquida na corrente entre dispositivos

idênticos

(

descasamento

).

• Modelagem

do descasamento:

integração das

flutuações na corrente

, usando um

modelo de

comportamento elétrico

abrangente e acurado.

(18)

Modelo de Pelgrom para MOSFET

• Apresenta os efeitos das variabilidades LOCAIS e

GLOBAIS do processo, sobre os transistores MOS, através de parâmetros relacionados à tensão de limiar (V_T) e ao fator de ganho (β=µCox):

Obs: em inversão forte, uma aproximação para I_Dé

Saturação: Reg. linear:

(

) (

)

(

)

DS _DS T GS D DS T GS D

V

L

W

I

V

L

W

I













₋

≅

+

−

≅

2

1

2

β

λ

β

36

Modelo de Pelgrom para MOSFET

• A_VTe A_βrelacionam os efeitos locais à área ativa dos

transistores (WL)

• S_VTe S_βrelaciona os efeitos globais à distância média entre os transistores (D) 2 2 2 2

_S

_D

WL

A

VT VT VT

=

+

σ

2 2 2 2

_S

_D

WL

A

β β β

σ

=

+

Compensados com um bom layout

(19)

Modelo de Pelgrom para MOSFET

• A incerteza na corrente I_Dpode então ser estimada por:

SI: SI e WI:

( )

(

)

( )

2 2 2 2 2 2

₄

β

σ

₊

−

=

T GS T D D

V

I

( )

_{( )}

( )

2 2 2 2 2 2

β

σ

₊













=

_T D m D D

_V

I

g

I

( )

2

( )

2 2

( )

₂ 2

1 β

β

σ

_











+

=

D m T GS

I

g

V

Modelo de Pelgrom para MOSFET

• Relação entre gm/I_De o nível de inversão

(20)

Modelo de Pelgrom para MOSFET

40

Análise Estatística – Monte Carlo

• Em uma simulação Monte Carlo, em cada transistor

são acrescidas as fontes abaixo, cujos valores são determinados aleatoriamente, conforme os fatores de descasamento do processo (A_VTe A_β), a geometria do transistor (WL) e sua polarização (I_D, V_GSe V_DS).

(21)

Análise Estatística – Monte Carlo

• O ponto de operação de todos os transistores é

calculado, incluindo o descasamento, e os resultados são armazenados.

• O valor das fontes de cada transistor é redefinido, pontos de operação recalculados e resultados armazenados.

• O processo é repetido muitas vezes, de forma a se ter uma boa certeza estatística.

• Todos os resultados armazenados são submetidos a cálculos estatísticos (média e desvio-padrão).

Análise Estatística – Monte Carlo

• Simulação Monte Carlo da tensão de off-set de um amplificador

operacional Miller CMOS. O histograma apresenta a distribuição desta tensão sobre 1000 amostras, em intervalos de 0,5 mV. O desvio-padrão calculado é 2,1 mV. A curva tracejada é a sua aproximação Gaussiana.

(22)

Descasamento X Perdas no Processo • Em um sistema onde uma variável sofre variações

aleatórias, a frequência de ocorrências dessa variável se comporta como uma distribuição normal, que pode ser definida através de 2 parâmetros:

– Média (µ): valor central ao redor do qual a distribuição se espalha

– Desvio-padrão (σ): valor médio dos desvios que ocorrem

∑

=

_i x

_N

x

1 µ

(

)

∑

−

=

1

2 x i x

x

N

µ

σ

44

Descasamento X Perdas no Processo

• dentro da faixa de 1σ, estão 68,3 % das ocorrências

• dentro da faixa de 2σ, estão 95,4 % das ocorrências

• dentro da faixa de 3σ, estão 99,7 % das ocorrências

(23)

Descasamento X Perdas no Processo

• Exemplo: para certa aplicação, o máximo Vos

aceitável para um AmpOp é 6 mV

– caso o projeto seja desenvolvido de forma a se obter σ(Vos) = 6mV (1σ), apenas 68,3% das amostras serão aproveitáveis

– caso o projeto seja desenvolvido de forma a se obter σ(Vos) = 3mV (2σ), aproveita-se 95,4% das amostras – caso o projeto seja desenvolvido de forma a se obter

σ(Vos) = 2mV (3σ), aproveita-se 99,7 % das amostras

Robustez de Circuitos Eletrônicos “A robust circuit design is one in which the

sensitivities of critical performance specifications to

variances in the manufacturing process and the circuit's operating environmentare first fully

anticipated and identified and then systematically nulled, or at least minimized, through optimal choices of macro-structure, cell topology, individual device design, component values, bias conditions and layout.” Barrie Gilbert - Analog Devices Inc.

(24)

Caracterização de Descasamento

• Grupos NMOS e PMOS • Chaves de dreno + registrador 36-bit • Chaves de porta + registrador 36-bit • Chaves + transistores referencia + registrador 9-bit • Vetor de programação 81-bit TSMC 0.35 48

Caracterização de Descasamento

TSMC 0.35 i_f: 0,01 – 1000 circulo = medida

Tamanho médio: V_DS: 20mV - 2V segmento = modelo

3µm x 2µm linha = + ESVP NMOS PMOS Sat Lin WI SI

(25)

Descasamento: polarização x

geometria

Grande (12µm/8µm) Médio (3µm/2µm) Pequeno (0.75µm/0.5µm)

if

= 1

if

= 100

µ; σ = 122 nA; 2 nA 124 nA; 7 nA 287 nA; 114 nA

µ; σ = 12.9 µA; 0.066 µA 12.9 µA; 0.19 µA 17.2 µA; 1.45 µA

Geometria

Pol

ari

zação

Conversor D/A M-2M de 8 bits

Diagrama esquemático do conversor D/A de 8 bits, composta por associações série-paralelo de transistores MOS (rede M-2M). O valor

Q0 Q6 Do D Q ck Q1 D Q ck Q7 D Q ck Di Ck D Q ck M72 M71 M74 M73 Q7 -Q7 -Q7 Q7 M62 M61 M64 M63 Q6 -Q6 -Q6 Q6 M02 M01 M04 M03 Q0 -Q0 -Q0 Q0 MB2 MB1 I0 V0 IG VG M00 VR IR IB VB GB

(26)

Conversor D/A - fabricação

Conversores fabricados: DAC0 (esq.; projetado para 0,25LSB @ if=20) DAC1 (dir. ; projetado para 0,5LSB @ if=20). • rede M-2M, cercada pelo anel de guarda e dummies

•8 registradores, chaves de acionamento e capacitores de desacoplamento

DAC0 DAC1

52

Conversor D/A - resultados

Desvio-padrão do erro medido das 20 amostras de DAC0 (esq.) e DAC1 (dir.), para todos os dados de entrada, e normalizado para 1 LSB. As medidas foram realizadas sob os níveis de inversão 20 e 2000.

(27)

Conversor D/A - resultados

Amostras de DAC0 (esq.) e DAC1 (dir.) que apresentaram os valores mínimo e máximo de erro medido, sob os dois níveis de inversão

extremos, 20 (cima) e 2000 (baixo). if=20

if=2000