1 de 5 27/05/ :49

(1)

Título do Projeto:Desenvolvimento de Arquiteturas para Compressão de Vídeo em Sistemas Embarcados baseado no padrão H.264/AVC

Edital:

Instituição Proponente: Universidade do Estado do Rio Grande do Norte Cnpj: Universidade do Estado do Rio Grande do Norte

UF: RIO GRANDE DO NORTE Cidade: NATAL

Bairro: Potengi

Logradouro: Av.Itapetinga, 1430 Conj. Santarém CEP: 59124-400

Telefone: 32326130 Fax: 32326130

Email: karlaramos@uern.br

Coordenador: Karla Darlene Nepomuceno Ramos Resumo do projeto:

Os sistemas de codificação de vídeo estão assumindo um papel cada vez mais importante em outras áreas distintas daquelas de difusão tradicional e armazenamento de vídeo em massa. Várias aplicações de codificação de vídeo focadas na comunicação pessoal (video-conferência), multimídia sem fio, vigilância remota e sistemas de emergência têm emergido nos últimos anos, permitindo uma ampla atividade de pesquisa nesta área. Como resultado, o padrão de codificação de vídeo H.264/AVC foi aprovado para lidar com as exigências de qualidade de imagem e largura de banda impostas pelas novas aplicações. Contudo, neste padrão, apenas o decodificador é normatizado, existindo várias possibilidades de implementação do codificador, que vão desde a inserção de algoritmos mais eficientes ou mais fáceis de serem implementados em hardware, até a simples eliminação de algumas possibilidades de codificação previstas pelo padrão. A criação de um laboratório para a pesquisa e o desenvolvimento de tecnologias brasileiras relacionadas à tecnologia de informação e comunicação visa o cumprimento de alguns objetivos do Decreto 4.091, de 26/11/2003, que instituiu o Sistema Brasileiro de TV Digital, e permite a inserção da Universidade do Estado do Rio Grande do Norte nesta área de pesquisa.

Objetivo geral:

Este projeto tem como objetivo o desenvolvimento em linguagem de descrição de hardware de um produto de interesse nacional, que consiste em um codificador de vídeo, notadamente de um módulo de decisão dinâmica para estimação de movimento compatível com o padrão H.264/AVC, seguido de uma versão com software embarcado.

Objetivo Específicos:

- Aprimorar o conhecimento sobre o padrão H.264/AVC, em especial sobre as várias possibilidades de implementação do módulo codificador;

- Definir modelo de referência e dados para testes para auxiliar na verificação do projeto; - Capacitar recursos humanos para o desenvolvimento de produtos de alta tecnologia.

Justificativa:

O padrão H.264/AVC [1] atingiu o objetivo de alcançar as taxas mais elevadas de processamento dentre os padrões de compressão existentes, entretanto, foi necessário um grande aumento na complexidade computacional das operações dos codificadores e decodificadores (codecs) em relação aos demais padrões disponíveis na atualidade. Este aumento de complexidade dificulta, pelo menos na tecnologia atual, a utilização de codecs H.264/AVC completos implementados em software, uma vez que as resoluções são elevadas, e podem ser utilizadas em tempo real. A dificuldade de tratar o problema via software somado ao enorme interesse comercial que reside neste padrão, têm impulsionado equipes de pesquisa e desenvolvimento a tratarem deste tema visando otimizações algorítmicas e/ou implementações em hardware para que os requisitos das aplicações sejam atendidos.

O desenvolvimento de codecs H.264/AVC em hardware também é motivado pela crescente necessidade de sistemas embarcados capazes de manipular vídeos, tais como câmeras e filmadoras digitais, os PDAs, os MP4 players, os celulares, os set top boxes de TV digital, etc. Neste caso, questões como consumo de energia e quantidade de recursos de hardware utilizados são críticas. Para estas aplicações, uma alternativa é o desenvolvimento destes sistemas em hardware dedicado, pois um software rodando em um processador de propósito geral não atende aos requisitos típicos de sistemas embarcados para aplicações computacionalmente muito complexas, como é o caso dos codecs de vídeo.

O padrão H.264/AVC normatizou apenas o decodificador, permitindo a exploração de várias implementações do codificador. A implementação de um codificador pode variar desde o uso de algoritmos eficientes ou mais fáceis de serem implementados, até a eliminação de algumas possibilidades de codificação previstas pelo padrão. O módulo da estimação de movimento está presente apenas nos codificadores e apresenta a maior complexidade computacional dentre todos os módulos de um codificador H.264/AVC [2]. A complexidade do módulo de estimação de movimento é devida às inovações inseridas, que têm o objetivo de atingir elevadas taxas de compressão.

Uma das principais inovações na estimação de movimento do H.264/AVC é a possibilidade de utilização de tamanhos de blocos variáveis para realizar a estimação de movimento. Ao invés de usar um macrobloco inteiro na estimação de movimento, o padrão H.264/AVC permite o uso de partições de macrobloco e partições de sub-macroblocos [3]. Para cada partição de macrobloco e sub-macroblocos é necessário um vetor de movimento, que precisa ser codificado e transmitido no bitstream. A escolha de um tamanho de partição grande implica na utilização de um número menor de vetores de movimento e também uma quantidade menor de bits são necessários para indicar o tipo de partição utilizada. Por outro lado, o resíduo gerado pode conter uma quantidade significativa de energia em áreas com muitos detalhes. A escolha de um tamanho de partição pequeno pode gerar um resíduo com quantidade de energia mínima depois da compensação de movimento, mas esta escolha utiliza um número maior de vetores de movimento, além da necessidade de identificar a partição de sub-macrobloco escolhida.

(2)

desenvolvimento de um módulo de modo de decisão dinâmica para estimação de movimento em hardware, de modo que seja escolhido o tamanho de partição que apresentar a maior eficiência de codificação.

Este projeto será realizado em parceria com a Universidade Federal do Rio Grande do Norte, a qual desenvolverá uma versão do módulo de decisão dinâmica com software embarcado. Os alunos do grupo de pesquisa de Sistemas Embarcados e de Tempo Real (GSET) do curso de Ciência da Computação da Universidade do Estado do Rio Grande do Norte – UERN, Campus Avançado de Natal, mantêm estreitos laços de pesquisa junto aos alunos da UFRN no tocante ao desenvolvimento de módulos em linguagem de descrição de hardware (HDL) para codificação de vídeo, porém ainda não dispõem de um laboratório específico para o desenvolvimento das atividades pertinentes ao desenvolvimento de projetos de hardware. Este projeto permitirá a criação do Laboratório de Sistemas Embarcados e de Tempo Real (LABSET) proporcionando acesso a uma tecnologia de ponta, a partir da aquisição de ferramentas de lógica programável, componentes, e permitindo uma possível inserção da UERN na engenharia nacional de desenvolvimento de equipamentos para o Sistema Brasileiro de TV Digital (SBTVD). Outro aspecto importante na criação do LABSET é a sua contribuição na melhoria do ensino de graduação, uma vez que atenderá a demanda das disciplinas de Circuitos Digitais, Sistemas digitais e microprocessadores, arquitetura de computadores, bem como da disciplina de sistemas embarcados e de tempo real que está sendo inserida na grade curricular do curso de Ciência da Computação.

Metodologia:

Este projeto será desenvolvido juntamente com a equipe do DIMAp/UFRN, e metodologia adotada consiste nas etapas de definição de conceitos e referências, implementação e validação. Na primeira etapa serão definidas as referências para validação do sistema de codificação, ou seja, será verificado a existência de um software que permita a geração e interpretação de uma seqüência de vídeo comprimido correta. Este software deve permitir uma análise do processo de codificação em qualquer ponto do processo. Caso não seja possível a utilização desse tipo de software, serão utilizadas referências já utilizadas em outros projetos.

A segunda etapa consiste na implementação do módulo de decisão dinâmica para estimação de movimento em hardware e software. A implementação em hardware será realizada pela equipe de Ciência da Computação UERN (CC-UERN), enquanto que a implementação em software será realizada pela equipe DIMAp/UFRN. A implementação em hardware será prototipada em linguagem de descrição de hardware e utilizará ambientes de desenvolvimento e conjuntos de prototipação em FPGA.

A terceira e última etapa, denominada validação, consistirá de seqüências de teste geradas em tempo real. Estratégia de ação:

Devido à complexidade de desenvolvimento do projeto e a experiência dos integrantes dos grupos de desenvolvimento, foi definido que a equipe da UERN desenvolveria em linguagem de descrição de hardware o módulo hardware e a equipe da UFRN desenvolveria uma versão do módulo de decisão dinâmica com software embarcado. A estratégia adotada será operacionalizada por meio da implantação do laboratório de Sistemas Embarcados e de Tempo Real na UERN, do aprofundamento do conhecimento dos recursos permitidos pelo padrão H.264, desenvolvimento e geração de produtos ou modelos que poderão ser utilizados tanto pela academia como pela indústria.

Ameaças e oportunidades:

A dificuldade prevista para a obtenção dos resultados é a elevada complexidade do padrão H.264/AVC, que ao mesmo tempo oferece oportunidades de implementações que podem atender uma gama considerável de aplicações que variam desde video-telefonia até transmissão de televisão e armazenamento.

Resultados esperados:

O padrão H.264/AVC atinge as mais elevadas taxas de compressão dentre os padrões de codificação de vídeo existente. Muitas aplicações para codecs H.264/AVC vão desde celulares até TV digital, inclusive, algumas soluções comerciais para HDTV já estão disponíveis. Em geral, as soluções comerciais contêm segredos industriais, que não são reportados na literatura. Portanto, busca-se com essa pesquisa soluções de hardware para estimação de movimento, que possam contribuir para os problemas de complexidade do padrão H.264/AVC, e disponibilidade de informações que auxiliem a academia no desenvolvimento de produtos para novos sistemas, por exemplo, o Sistema Brasileiro de TV Digital (SBTVD) que adota esse padrão.

Este projeto, além de contribuir fortemente para a consolidação do grupo de pesquisa de Sistemas Embarcados e de Tempo Real da UERN – Campus Avançado de Natal, permitirá a inserção da UERN no desenvolvimento de tecnologia nacional na área de tecnologia da informação.

Publicações em congressos qualificados são resultados, também, esperados por este projeto. Referências bibliográficas:

[1] INTERNATIONAL TELECOMMUNICATION UNION. ITU-T Recommendation H.264/AVC (03/05): advanced video coding for generic audiovisual services, 2005.

[2] Puri, A., Chen, H. and Luthra, A., Video Coding using the H.264/MPEG-4 AVC Compression Standard”, Signal processing: Image communication, vol.19, pp 793-849, Oct, 2004.

[3] Richardson, I., H.264/AVC and MPEG-4 Video Compression – Video Coding for Next-Generation Multimedia. Chichester: John Wiley and Sons, 2003.

[4] Wiegand, T., Sullivan, G. J., Bjntegaard, G. and Luthra, A., Overview of the H.264/AVC video coding standard, Circuits and Systems for Video Technology, vol. 13, Issue 7, pp 560- 576, July, 2003.

[5] Hamblen, J. O., Hall, T. S. and Furman, M. D., Rapid Prototyping of Digital Systems, Quartus II ed., Springer, 2006. [6] Brown, S., Vranesic, Z., Fundamentals of Digital Logic with VHDL Design, Second Edition, Mc Graw-Hill, 2005. [7] Special Issue on Digital TV, Journal of the Brazilian Computer Society, Number 4, Vol. 12, March, 2007.

Palavras-Chave:

Padrão H.264/AVC, Estimação de Movimento, Sistemas Embarcados, Arquiteturas VLSI. Produtos, avanços e aplicações esperadas:

Codificador baseado no padrão H.264 cujo módulo de estimação de movimento decide dinamicamente o tamanho das partições dos macroblocos e sub-macroblocos.

Existência de financiamento de outras fontes: Inexistente

Identificação da equipe técnica: Coordenadora: Karla Darlene Nepomuceno Ramos – UERN

Pesquisador: Ivan Saraiva Silva – UFRN Alunos da UERN:

Adriano Emanuel Gurgel – CPF 046.065.774-79 Christiane de Araújo Nobre – CPF 066.600.664-46 Flávio Henrique S. Cabral – CPF 056.591.314-09 Waldney Souza de Andrade – CPF 066.865.964-50 Wellington Alexandre Fernandes – CPF 054.451.274-00 Alunos da UFRN:

(3)

Karla Darlene Nepomuceno Ramos:

Possui graduação em Administração de Empresas pela Universidade Estadual do Ceará (1987), mestrado em Sistemas e Computação pela Universidade Federal do Rio Grande do Norte (2002) e doutorado em Engenharia Elétrica pela Universidade Federal do Rio Grande do Norte (2007). Atualmente é professora adjunta da Universidade do Estado do Rio Grande do Norte. Tem experiência na área de Ciência da Computação, com ênfase em Arquitetura de Sistemas de Computação, atuando principalmente nos seguintes temas: sistemas integrados, redes-em-chip e métodos formais.

Ivan Saraiva Silva:

Possui graduação em Engenharia Elétrica (1989) e Mestrado em Engenharia Elétrica (1990) pela Universidade Federal da Paraíba. Possui Diplôme d'Études Approfondies (Mestrado) em Microeletrônica e MicroInformática (Microélectronique et Microinformatique) pela Universidade Pierre et Marie Curie (Paris VI) (1991) e Doutorado em Informática também pela Universidade Pierre et Marie Curie (Paris VI) (1995). Atualmente é professor Associado I da Universidade Federal do Rio Grande do Norte. Tem experiência na área de Ciência da Computação, com ênfase em Concepção de Sistemas Integrados, atuando principalmente nos seguintes temas: Sistemas integrados, concepção VLSI, arquiteturas reconfiguráveis.

Instituições parceiras e descrição das atividades:

A Universidade Federal do Rio Grande do Norte está representada neste projeto pela equipe do Departamento de Informática e Matemática Aplicada que detém conhecimento e experiência no desenvolvimento de componentes de hardware e software para TV Digital de Alta Definição.

Como principal atividade a equipe da UFRN desenvolverá uma versão do módulo de decisão dinâmica com software embarcado Pesquisadores parceiros e descrição das atividades:

Ivan Saraiva Silva coordenará em parceria com a coordenadora do projeto o desenvolvimento do módulo de decisão dinâmica com software embarcado, que contará com a investigação de algoritmos alternativos.

Empresas parceiras e descrição das atividades: Inexistente

Indicadores de avaliação do andamento do projeto: - definição das referências para validação do sistema de codificação;

- implementação do módulo de decisão dinâmica para estimação de movimento em hardware e software; - validação que consistirá de seqüências de teste geradas em tempo real;

- módulos do modo de decisão do codificador H.264/AVC em hardware e software; - submissão de artigos em eventos da área

Interesse e participação do setor produtivo: Orçamento Previsto:

20000

Justificativa do Orçamento:

O orçamento foi elaborado com o intuito de construir um laboratório com os recursos mínimos necessários para atender às necessidades do desenvolvimento da pesquisa proposta, inclusive da solicitação das placas de desenvolvimento, visto que o projeto em hardware deve ser executado e testado em placas FPGA.

Cronograma do projeto

Etapa Atividade Previsão de Início Previsão de término

1 Criação do laboratório 01/11/2007 31/12/2007

Resultado Previsto Executores

Laboratório composto por 3 microcomputadores equipados com kits de desenvolvimento.

Karla Darlene Nepomuceno Ramos Adriano Emanuel Gurgel Christiane de Araújo Nobre Flávio Henrique S. Cabral Waldney

Souza de Andrade Wellington Alexandre Fernandes

Custo estimado 16.836,00

2

Definir as referências para validação do sistema de

codificação

01/01/2008 29/02/2008

Definição das referências para validação do sistema de codificação

Coordenadora: Karla Darlene Nepomuceno Ramos – UERN Pesquisador: Ivan Saraiva Silva – UFRN Alunos da UERN: Adriano

Emanuel Gurgel Christiane de Araújo Nobre Flávio Henrique S. Cabral Waldney Souza de Andrade Wellington Alexandre Fernandes

Alunos da UFRN: Silvio Roberto Fernandes de Araújo Miklécio Bezerra da Costa

Custo estimado 0

3

Implementação do módulo de decisão dinâmica para estimação

de movimento em hardware e software

01/03/2008 28/02/2009

(4)

Módulo de decisão dinâmica para estimação de movimento em hardware e software implementados

Karla Darlene Nepomuceno Ramos – UERN Ivan Saraiva Silva – UFRN Alunos da UERN: Adriano Emanuel Gurgel Christiane de Araújo Nobre Flávio Henrique S. Cabral Waldney Souza de Andrade

Wellington Alexandre Fernandes Alunos da UFRN: Silvio Roberto Fernandes de Araújo Miklécio Bezerra da Costa

Custo estimado 0

4 Validação e ajustes 01/03/2009 31/07/2009

Módulos do modo de decisão validados.

Custo estimado 0

5 Publicações 01/06/2009 31/10/2009

Artigos aceitos em congressos, simpósios da área

Custo estimado 3.164,00

Orçamento

Material de Consumo

Despesa Quantidade Valor Individual Valor Total

Sub-Total: R$ Diárias

Sub-Total: R$ Passagens e despesas de Locomoção

Passagens/Diárias 1 3164 3164

Sub-Total: R$ 3164 Auxílio Financeiro a pesquisador

Sub-Total: R$ Bolsista

Sub-Total: R$ Consultoria

Sub-Total: R$ Material Permanente

Despesa Quantidade Valor Individual Valor Total UP2-DEVKIT/UNIV-Hardware 4 92,76 371,04 Monitor 17” LCD L1753T DVI prata

LG, Garantia 1 an 3 599 1797

No-break Stay 700 Especial BIV/115

Cinza 3 246 738

Impressora Jato de tinta MI005 1 800 800 Cadeira giratória tipo secretária com

regulagem de 3 200 600

Armário tipo escritório em aço 1 400 400 Computador Core 2 duo 2.4 GHz

LOGIN; garantia 1 an 3 2399 7197

UP2-DEVKIT/UNIV-CD 4 6 24

DK-NIOS-2S60N/UNIV-Software 1 2005,02 2005,02

(5)

DK-DE2-2C35N/UNIV-Software 1 653,8 653,8

DK-NIOS-2S60N/UNIV-CD 1 6 6

DK-NIOS-2S60N/UNIV-Hardware 1 853,3 853,3

Rack para micro 3 200 600

Sub-Total: R$ 16836 Obras e Instalações

Sub-Total: R$ Obrigações Tributárias

Sub-Total: R$ Serviço de Terceiros de pessoa física

Sub-Total: R$ Serviços de Terceiros Pessoa Jurídica

Sub-Total: R$ Transferência a União

Sub-Total: R$ Transferência a União - Despesa Corrente

Sub-Total: R$ Transferência a União - Despesa de Capital

Sub-Total: R$ Total: R$ 20000

:: Fundação de Apoio à Pesquisa do Estado do Rio Grande do Norte - FAPERN:: :: BR 101 Km 94 - Centro Administrativo, s/n. Lagoa Nova. Natal - RN. CEP: 59.064-901 ::