Introdução
Neste capítulo vamos proceder à concepção de um buffer CMOS (esquemático e layout). Para a implementação do mesmo desenhamos o seu esquemático, a partir do qual extraímos a netlist, para a verificação do correcto funcionamento do circuito e posterior elaboração do layout correspondente. De seguida foi extraída a vista extracted da célula, que nos permitiu retirar a netlist associada ao nosso layout, que mais tarde foi testada em HSPICE.
Sendo assim neste capítulo iremos apresentar as seguintes etapas: I. Esquemático
II. Layout III. Simulação
I. Esquemático
Figura 1 (Esquemático do buffer)
O tamanho dos transístores foi escolhido tendo em vista Wp=2.Wn, de modo a ficarem casados. Este mesmo esquemático foi testado em HSPICE, usando áreas de dreno e fonte mínimas, de modo a comprovar o seu correcto funcionamento.
II. Layout
A concepção do layout foi realizada tendo em conta a minimização de espaço e consumo, utilizando para tal as medidas mínimas de altura e largura para as várias layers, permitidas por esta tecnologia, 0.18 µm. Foram também respeitados os tamanhos
da célula:
Altura total : 7.12 µm
Espaçamento entre alimentação: 6.16 µm
Altura da Nwell: 4.3 µm
Figura 2 (Layout do buffer)
Como o nosso grande objectivo passava pela minimização da área da célula, e uma vez que nos encontrávamos restringidos em um dos parâmetros, altura, procuramos obter uma largura o menor possível. Assim obtivemos uma largura de 1.69µm e uma
III. Simulação
Nesta simulação foram usados os modelos NMOSOX3 e PMOSOX3 típicos, ou seja da liberaria LIB_TT. Para a mesma foi usada a seguinte netlist extraída da vista extracted: * net 0 = gnd! * net 1 = /5 * net 2 = /4 * net 3 = /3 * net 4 = /2 * net 5 = /1 * capacitor(0) = /+11 C0 3 1 8.81617e-17 * capacitor(1) = /+10 C1 3 2 9.77503e-17 * capacitor(2) = /+9 C2 4 1 1.10084e-17 * capacitor(3) = /+8 C3 4 3 5.09279e-16 * capacitor(4) = /+7 C4 5 1 6.73447e-17 * capacitor(5) = /+6 C5 5 2 7.78046e-17 * capacitor(6) = /+5 C6 5 3 6.54548e-16 * capacitor(7) = /+4 C7 5 4 2.10238e-16 * pfet(8) = /+3
M8 1 5 2 2 pmosox3 w=0.66u l=0.18u ad=5.776e-13 as=5.783e-13 +pd=4.012e-06 ps=2.944e-06 nrd=0.001 nrs=0.001
* pfet(9) = /+2
M9 2 4 5 2 pmosox3 w=0.48u l=0.18u ad=5.783e-13 as=2.352e-13 +pd=2.944e-06 ps=1.556e-06 nrd=0.001 nrs=0.001
* nfet(10) = /+1
M10 1 5 3 3 nmosox3 w=0.33u l=0.18u ad=4.804e-13 as=3.2905e-13 +pd=3.796e-06 ps=1.692e-06 nrd=0.001 nrs=0.001
* nfet(11) = /+0
M11 3 4 5 3 nmosox3 w=0.24u l=0.18u ad=3.2905e-13 as=2.272e-13 +pd=1.692e-06 ps=1.848e-06 nrd=0.001 nrs=0.001
Foi realizada uma simulação seguindo o método de Monte Carlo, variando o tamanho dos transístores (W/L), em cerca de 30 %, para três diferentes temperaturas, [-40 , 25 , 125] ºC , para quatro tensões distintas [1.2 , 2.0 , 3.0 , 3.6] V a uma frequência de 100 MHz. À saída do inversor foi colocada uma carga de 7 fF.
Tempo de subida (pico-segundos):
Para 1.2 V: Para 2.0 V:
Para 3.0 V: Para 3.6 V:
Tempo de descida (pico-segundos):
Para 1.2 V: Para 2.0 V: º C \ tr Min Tip. Máx -40 160 225 295 25 170 270 340 125 220 315 345 º C \ tr Min Tip. Máx -40 95 115 150 25 110 140 200 125 140 180 290 º C\ tr Min. Tip. Máx. -40 85 90 110 25 90 105 140 125 105 130 190 ºC \ tr Min. Tip. Máx. -40 80 90 100 25 85 100 125 125 95 110 155 º C\ tf Min Tip. Máx -40 120 135 165 25 120 140 155 125 140 160 190 º C\ tf Min Tip. Máx -40 190 220 260 25 200 235 330 125 225 270 375
Para 3.0 V: Para 3.6 V: Tplh (pico-segundos): Para 1.2 V: Para 2.0 V: Para 3.0 V: Para 3.6 V: º C\ tf Min. Tip. Máx. -40 95 110 130 25 95 115 130 125 105 120 135 º C/ tf Min. Tip. Máx. -40 100 115 140 25 95 115 140 125 110 130 145 º C\ tplh Min Tip. Máx -40 125 160 185 25 140 180 220 125 170 200 280 º C\ tplh Min Tip. Máx -40 80 95 105 25 90 105 125 125 140 160 190 º C \ tplh Min. Tip. Máx. -40 65 70 80 25 70 80 90 125 75 85 100 º C\ tplh Min. Tip. Máx. -40 70 80 90 25 75 85 95 125 85 95 115
Tphl (pico-segundos): Para 1.2 V: Para 2.0 V: Para 3.0 V: Para 3.6 V: º C\ tphl Min. Tip. Máx. -40 80 90 110 25 80 95 110 125 90 105 115
Figura 3 (Tempo de delay)
º C\ tphl Min Tip. Máx -40 160 200 250 25 180 210 285 125 190 245 295 º C\ tphl Min Tip. Máx -40 100 110 135 25 100 115 140 125 110 140 160 º C\tphl Min. Tip. Máx. -40 75 85 105 25 75 90 100 125 80 95 105
Potência Dinâmica (fW): Transição de subida:
Para 1.2 V: Para 2.0 V:
Para 3.0 V: Para 3.6 V:
Figura 4 (Potência dinâmica)
º C\ pwr Min Tip. Máx -40 11 12 13 25 11 12 13 125 12 12 13 º C\ pwr Min Min Máx -40 29 30 30 25 30 31 32 125 32 32 33 º C\ pwr Min. Tip. Máx -40 97 100 104 25 98 102 106 125 101 105 107 º C\ pwr Min. Tip. Máx -40 68 70 71 25 68 70 74 125 70 71 75
Potência Dinâmica (fW): Transição de descida:
Para 1.2 V: Para 2.0 V:
Para 3.0 V: Para 3.6 V:
Figura 5 (Potência dinâmica)
º C\ pwf Min Tip. Máx -40 10 11 12 25 11 12 13 125 11 12 13 º C\ pwf Min Min Máx -40 30 31 33 25 30 32 32 125 31 33 36 º C\ pwf Min. Tip. Máx -40 99 102 107 25 99 105 110 125 102 109 115 º C\ pwf Min. Tip. Máx -40 68 71 74 25 69 72 76 125 71 75 78
