Transistor n-MOS

Eletrônica (MOS) Eletrônica

(MOS)

Prof. Manoel Eusebio de Lima

Tecnologias de Circuitos Integrados

• MOS (Metal - Oxide - Silicon)

– nMOS (N-type MOS) – pMOS (P-type MOS)

– CMOS (Complementary - type MOS)

2/8/2005 Soluções GrecO 3

Transistor n-MOS

• Em uma operação normal, uma voltagem positiva é aplicada entre fonte e dreno (Vds).

• Nenhuma corrente flui entre fonte e dreno (I_ds) com V_gs =0 por causa da junção “back to back” da junção pn.

• Para n-MOS, com V gs > V t , o campo elétrico atrae elétrons criando um canal sob o “gate” do transistor.

• O canal, abaixo do gate, é tipo p (p-type), o qual é invertido devido a atração de elétrons pelo campo elétrico na região.

V_T é a tensão mínima que permite condução de corrente através do transistor

http://www.csee.umbc.edu/~plusquel/vlsi/slides/chap2_1.html

2/8/2005 Soluções GrecO 4

Capacitor MOS – modos de operação

• Modo Acumulação

2/8/2005 Soluções GrecO 5

• Modo depleção

Capacitor MOS – modos de operação

2/8/2005 Soluções GrecO 6

• Modo inversão

Capacitor MOS – modos de operação

2/8/2005 Soluções GrecO 7

• Com V_ds diferente de zero, o canal torna-se bem pequeno na região próxima ao dreno.

• Quando V_ds <= V_gs - V_t (exemplo: V_ds = 3V, V_gs = 5V e V_t = 1V), o canal alcança o dreno (desde que V_gd > V_t ).

• Nesta situação dizemos que o transistor está na região linear , resistiva or não saturada. Nesta situação I_ds é uma função de V_gs e V_ds.

Capacitor MOS – modos de operação

2/8/2005 Soluções GrecO 8

• Quando V_ds > V_gs - V_t (exemplo: V_ds = 5V, V_gs = 5V e V_t = 1V), o canal é fechado na região do dreno (desde que V_gd < V_t ).

• Esta região é chamada região de saturação.

• I_ds é uma funcão de V_gs, quase independente de V_ds.

Capacitor MOS – modos de operação

2/8/2005 Soluções GrecO 9

Transistor MOS - operação

• Corte

– Se V_gs < V_t, então I_ds = 0

• Linear

– Se V_ds < ( V_gs-V_t), então Ids depende dos valores V_ds e V_gs

• Saturado

– Se V_ds > (V_gs-V_t), então Ids não depende de V_ds. I_ds é essencialmente constante.

Características Tensão

Características Tensão - - Corrente ( Corrente ( Vds- Vds -Ids Ids) )

tn,

tn

tn tn

tn

tn

tn

Região

Região linear oulinear ou resistiva

resistiva

Região

Região de saturaçãode saturação

Região

Região de cortede corte

Características de condução de transistores MOS

Características de condução de transistores MOS

Transistores MOS vistos como

Transistores MOS vistos como Switches Switches

>>

>>

Características elétricas da tecnologia MOS

• Circuitos lógicos MOS dissipam uma pequena quantidade de potência em função das grandes resistências existentes nos dispositivos MOSFET.

Q1 Q1

Q2 Q2

Vdd=+5V Vdd=+5V

GNDGND

Vin Vin

VinVin = 0V= 0V a) Q1

a) Q1 -- Ron(Q1) = 100 Ron(Q1) = 100 KohmsKohms b) Q2

b) Q2 -- Roff(Q2)Roff(Q2) Id =

Id = VddVdd Ron(Q1)+Ron(Q1)+RoffRoff(Q2) 0.05nA(Q2) 0.05nA Potência Pd = 0.25

Potência Pd = 0.25 nWnW

VinVin = +5V= +5V a) Q1

a) Q1 -- Ron(Q1) = 100 Ron(Q1) = 100 KohmsKohms b) Q2

b) Q2 -- Ron(Q2) = 1 Ron(Q2) = 1 KohmsKohms Id =

Id = VddVdd Ron(Q1)+Ron(Q1)+RonRon(Q2) 50 A(Q2) 50 A Potência Pd = 0.25

Potência Pd = 0.25 mWmW

≅

≅ _µ

Id

Inversor MOS

Vantagens da tecnologia MOS

• Simplicidade e baixo custo da fabricação dos transistores.

• Tamanho extremanente pequeno quando comparado a tecnologias tais como TTL e ECL.

• Baixo consumo elétrico.

• Possuem uma melhor margem de ruído que bipolar.

• Fan-out bem maior que circuitos bipolares.

• Grande faixa de alimentação (3 a 15V).

Todas as vantagens acima fazem com que seja possível acomodar em circuitos MOS uma grande quantidade de dispositivos.

Desvantagens da tecnologia MOS

• Baixa velocidade de operação quando comparada as famílias bipolares. Este fenômeno se deve a dois fatores:

– Alta resistência de saída no estado lógico 1(alto).

– Alta carga capacitiva normalmente presente nas entradas dos circuitos lógicos MOS .

Características elétricas da tecnologia CMOS

• Tecnologia CMOS é composta por dois tipos de transistores, um do tipo NMOS e outro do tipo PMOS.

• CMOS é mais rápido e consome menos potência que outros elementos da família MOS.

Vin Vin Vout Vout Vdd Vdd

Vss Vss

P P - - switch switch - - pull pull - - up up

N N - - switch switch - - pull pull - - down down Inversor CMOS

Inversor CMOS

Operação de um inversor CMOS

Vin

Vin

Vout

Vdd

Vss

Vss

C C

Q1

Q1

Q2

I I

1 1 - - Vin Vin = = Vdd Vdd

Análise do circuito:

Análise do circuito:

Vdd=+5V Vdd=+5V

0V0V

VoutVout RoffRoff

RonRon

Cálculo de Vout

Vdd = Ids(Roff+Ron) =>

Vdd = Ids.Roff+Ids.Ron =>

Vdd = Ids.Roff+Vout =>

Vout = Vdd-Ids.Roff ^≅ 0V IdsIds

Ron < 1 Kohms Roff 10¹⁰Kohms

Ids é pequeno, mas Roff é bastante grande

≅

Operação de um inversor CMOS

Vin Vin Vout Vout Vdd Vdd

Vss Vss

C C

Q1 Q1 Q2 Q2

I I

2- 2 - Vin Vin = 0V = 0V

Análise do circuito:

Análise do circuito:

Vdd=+5V Vdd=+5V

0V0V

VoutVout RonRon

RoffRoff

Cálculo de Vout

Vdd = Ids(Roff+Ron) =>

Vdd = Ids.Roff+Ids.Ron =>

Vdd = Vout+Ids.Ron =>

Vout = Vdd-Ids.Ron ^≅ Vdd=5V IdsIds

Ron < 1 Kohms Roff 10¹⁰Kohms Ids é muito pequeno

≅

Operação de um inversor CMOS

P “onP “on”” N “offN “off””

P “onP “on”” N “onN “on””

P “offP “off”” N “N “on”on”

Vout Vout

Vin Vin

VddVdd

0.5 Vdd0.5 Vdd

00 VthVth 0.5Vdd Vdd+Vtp0.5Vdd Vdd+Vtp

Ids

Ids_nn = -= - IdsIds_pp

Características elétricas da tecnologia CMOS

• A dissipação de potência em circuitos CMOS embora seja muito pequena nas condições dc, aumentam com a freqüência de operação do circuito.

• Em altas freqüências os picos de corrente no chaveamento dos transistores tendem a ocorrer com mais freqüência e a corrente média fornecida por Vdd aumenta.

Vin Vin Vout Vout Vdd Vdd

Vss Vss

C C

Q1 Q1 Q2 Q2

I I

IdId

Podemos constatar que em alta freqüências CMOS Podemos constatar que em alta freqüências CMOS começa a perder vantagens sobre as outras famílias lógicas começa a perder vantagens sobre as outras famílias lógicas

I

Lógica Combinacional

• Porta NAND

saída

saída AA

00 11 00 11 11 BB

11 1 01 0

AA BB

P P

N

N

Vcc (‘1’)

GND (‘0’)

saída

Vcc

GND A

B

Saída

Saída

GND A

B C

n

A B C ⁿ

Vcc

Porta NAND de n-entradas (A+B)

(A B)

Dual Lógico Dual Lógico

Lógica Combinacional

• Porta NOR

AA BB

N N

P

Vcc (‘1’)

GND (‘0’)

saída

P

Vcc

GND A

B

saída Saída

Vcc n

A B C

A B C ⁿ

GND

saída

saída AA

00 11 00 11 00 BB

11 0 00 0

(A B)

(A+B)

Dual Lógico Dual Lógico

Transmission

Transmission Gate Gate

• Análise do transistor tipo N como “pass transistor”

• Análise do transistor tipo P como “pass transistor”

• Análise do transmission Gate “CMOS”

Canal Canal--NN

Canal Canal--PP

Vin Vin Vout Vout

Transistor tipo N como “

Transistor tipo N como “ pass pass transistor” transistor”

Condição Inicial Vout=0 (capacitor descarregado) φ = ´0´ , Vgs=0V, assim Ids = 0 mA independente do valor de Vin

Quando φ= ´1´ , Vin = ´1 ´ e Vgs= Vdd o transistor começa a conduzir e a carregar o capacitor até Vout ~ Vdd. Como Vin > Vout, Ids flui da esquerda para a direita. Vout tende a (Vdd - Vtn) e o transistor para a região de corte(turn off), com Vgs < Vtn.

O capacitor Cl permanecerá carregado quando φ = ´0´, portanto Vout = Vdd-Vtn.

Canal-N

Vin Vout

Vgs

CI

Conclusões:

A transmissão do nível logico ´1´ é degenerado quando ele passa através de um transistor tipo n-MOS, ou seja Vout ≠ Vdd(Vin).

No entanto, quando Vin=´0´ , Vgs=Vdd e Vout=´1´ o capacitor descarrega através do transistor até Vout = 0V, desde que a relação Vgs>Vtn será sempre verdade.

Ou seja, Transistor tipo n-Mos é apropriado para transmitir nível lógico ‘0’.

Transistor tipo P como “

Transistor tipo P como “ pass pass transistor” transistor”

Condição Inicial Vout=0(capacitor descarregado) φ φ φ φ = ´1´ , Vgs=Vdd, assim Ids = 0 mA independente do valor de Vin.

Quando φφφφ= ´0´ , Vin = ´1´ o transistor começa a conduzir e a carregar o capacitor até Vout =Vdd. Como Vin > Vout, Ids flui da esquerda para a direita. Vout vai para Vdd, sem degradação do sinal. O capacitor Cl permanecerá carregado quando φ φ φ φ = ´1´.

Vin Vout

Canal-P Vgs

CI

Conclusão:

A transmissão do nível logico ´1´ não é degenerado quando ele passa através de um transistor tipo p-MOS, ou seja Vout = Vdd(Vin).

No entanto, quando Vin=´0´ e Vout=´1´ o capacitor descarrega através do transistor até Vout = |Vtp|, ponto no qual o transistor para de conduzir.

Ou seja, um transistor tipo p-MOS degrada o nível lógico ´0´.

2/8/2005 Soluções GrecO 26

Aplicação com Flip-Flops

• Flip-Flop tipo D

QQ QQ

ININ LDLD

LDLD LD = ‘1’

LD = ‘1’ -- carrega IN em Qcarrega IN em Q LD = ‘0’

LD = ‘0’ -- mantém Q mantém Q

Terminologia em circuitos digitais

• Embora existam diferentes tipos de famílias lógicas, a nomenclatura usada para identificar certos parâmetros elétricos e operacionais são padronizados:

I I

I I

V V

V V

V V

0 0 0 0

1 1

Terminologia em circuitos digitais

• I_oh - High Level Output Current - Corrente que flui na saída de uma porta lógica em nível lógico 1(alto) sob condições normais de carga.

• I_ih - High Level Input Current - Corrente de entrada de uma porta lógica quando um nível lógico 1(alto) é aplicado à entrada da porta.

• V_oh(min) - High Level Output Voltage - Nível de tensão de saída de uma porta lógica no estado lógico 1(alto).

• V_ih(min) - High Level Input Voltage - Nível de tensão de entrada necessário para se assumir nível lógico 1(alto) na entrada de um circuito lógico.

Ioh Iih

Voh Vih Vol

00 00

11

2/8/2005 Soluções GrecO 29

Terminologia em circuitos digitais

+5V

GNDGND

V_il=0

V_oh(min)

R +5V

GNDGND I_oh I_ih Out

V_ih(min) In

Tempo (seg) Tensão(V)

V_ih(min) Nível ´1´

Capacitor

X

Transistor não conduz

R_off ≈ 10¹⁰

Terminologia em circuitos digitais

• I_ol - Low Level Output Current - Corrente que flui na saída de uma porta lógica em nível lógico 0(baixo) sob condições normais de carga.

• I_il - Low Level Input Current - Corrente de entrada de uma porta lógica quando um nível lógico 0(baixo) é aplicado à entrada da porta.

• V_ol(máx) - Low Level Output Voltage - Nível de tensão de saída de uma porta lógica no estado lógico 0(baixo).

• V_il(máx)- Low Level Input Voltage - Nível de tensão de entrada necessário para se assumir nível lógico 0(baixo) na entrada de um circuito lógico.

Iol Iil

Vol Vil Voh

11 11

00

2/8/2005 Soluções GrecO 31

Terminologia em circuitos digitais

+5V

GNDGND

V_ih=´1´

R +5V

GNDGND I_ol I_il Out

V_ol(max) V_il(max) In

Tempo (seg) Tensão(V)

V_il(max) Nível ´0´

Capacitor

Transistor conduz

R_on ≈ 1 KΩ

Terminologia em circuitos digitais

• I^cc - (Supply Current) - Corrente necessária para alimentação do circuito integrado.

• Vcc (Vdd) - (Supply Voltage) - tensão de alimentação do circuito integrado.

Iol Iil

Vol Vil Voh

11 11

00

Terminologia em circuitos digitais

• Tphl - Tempo entre o sinal de entrada e o sinal de saída com a saída do circuito lógico indo de 1(baixo) para 0(baixo).

• Tplh - Tempo entre o sinal de entrada e o sinal de saída com a saída do circuito lógico indo de 0(baixo) para 1(alto).

Iol Iil

Vol Vil Voh

11 11

00

1 1

Output

0 0

Input

1 1

0 0

T T

T T

2/8/2005 Soluções GrecO 34

Terminologia em circuitos digitais

Tempo (seg) Tensão(V)

V_il(max)

Tempo (seg) Tensão(V)

V_oh(min)

T T

V_ih(min)

Tempo (seg) Tensão(V)

V_0l(max)

T T

+5V

GNDGND

V_ih In

T T

V_0l

+5V

GNDGND

V_ih In

T T

V_0h

Imunidade à ruídos

• Descargas elétricas e campos magnéticos podem induzir tensões nos fios que conectam circuitos lógicos. Estas tensões podem algumas vezes alterar o nível de tensão de entrada de um circuito lógico, modificando o nível lógico original.

• Todo circuito lógico deve surportar uma certa variação de tensão na entrada e ser imune a um acerta faixa de ruído. Esta faixa a qual o circuito deve suportar sem alteração de funcionamento é chamada Margem de ruído.

Nível Nível lógico lógico nãonão

determinado determinado

Nível Lógico 1 Nível

Nível Lógico 1 Nível Lógico 1Lógico 1

Voh

Voh(min)(min)

VnhVnh Vih(min)Vih(min) VnlVnl Vil(maxVil(max)) Vol(maxVol(max) )

Nivel

Nivel Lógico 0Lógico 0 Nível Lógico 0Nível Lógico 0

VnhVnh = margem de ruído do nível lógico 1(alto) = Voh= margem de ruído do nível lógico 1(alto) = Voh(min)(min)--VihVih(min)(min) VnlVnl = margem de ruído do nível lógico 0(baixo) = Vil(máx)-= margem de ruído do nível lógico 0(baixo) = Vil(máx)-Vol(máx)Vol(máx)