DEPARTAMENTO DE ENGENHARIA ELÉTRICA CIRCUITOS DIGITAIS I Experimento: Simulação de Circuitos no Max+Plus II

(1)

DEPARTAMENTO DE ENGENHARIA EL´ETRICA CIRCUITOS DIGITAIS I

Experimento: Simula¸c˜ao de Circuitos no Max+Plus II

1 Introdu¸

c˜

ao

O ambiente de desenvolvimento de projetos de circuitos digitais Max + Plus II é uma ferra-menta computacional de análise e de s´ıntese de circuitos que facilitam um rápido desenvolvi-mento de projeto de circuitos digitais. Por meio deste ambiente, é poss´ıvel fazer simula¸cões de circuitos lógicos e programa¸cão de dispositivos (PLDs - Programmable Logic Devices).

O objetivo deste tutorial é dar ao aluno uma breve introdu¸cão ao ambiente gráfico e de simula¸cão, sendo que informa¸cões mais aprofundadas devem ser buscadas nos tópicos de ajuda do programa.

2 Fundamentos

As fases de implementa¸c˜ao de um projeto l´ogico digital no Max + Plus II podem ser divididas em:

• Entrada de dados para o projeto (Design Entry);

• Compila¸cão e Simula¸cão (Project verification, Project processing); • Programa¸cão (Device programming).

2.1 Entrada de dados

A entrada de dados para o projeto consiste em fornecer ao programa informa¸cões sobre a fun¸cão lógica a ser implementada. Esta entrada de dados pode ser feita de diversas formas: • Gráfica, através do editor gráfico (Graphic Editor ). Neste caso, se utilizam bibliotecas com elementos básicos (primitivas) que podem ser diretamente inseridos no programa e ser interligados da maneira desejada;

• Por meio de formas de onda (Waveform Editor ). Neste caso, os dados de entrada são formas de onda que implementam alguma fun¸cão desejada. A partir das formas de onda de entrada e de sa´ıda fornecidas, o programa implementa a fun¸cão lógica. • Por meio de uma linguagem de programa¸cão(HDL - hardware description language,

linguagem de descri¸cão de hardware). Pode-se criar uma descri¸cão de um sistema digital utilizando comandos reservados de linguagens estruturadas. O editor de texto (Text Editor ) permite a programa¸cão em diversas linguagens (AHDL, VHDL ou Verilog HDL), que descrevem o funcionamento do circuito.

• Floorplan Editor, editor de planta baixa. Consiste de um editor que mostra o rotea-mento (disposi¸cão de pinos de entrada e sa´ıda, ou I/O) em rela¸cão ao dispositivo pro-gramável (FPGA) escolhido. Quando necessário uma mudan¸ca na disposi¸cão de I/O ele mostra quais mudan¸cas são poss´ıveis, mas para que se fa¸cam valer as modifica¸cões é necessário a recompila¸cão do projeto.

(2)

2.2 Compila¸

c˜

ao

A compila¸cão é composta por uma série de procedimentos realizados pelo ambiente de pro-grama¸cão para analisar, minimizar, corrigir e apontar falhas no projeto desenvolvido. O primeiro estágio de compila¸cão faz a verifica¸cão sintática e semântica do arquivo de descri¸cão de hardware (no caso de uma HDL) ou liga¸cões entre os pinos, componentes sobrepostos, dispositivos sem nomea¸cão etc..(no caso do uso do Editor Gráfico). Caso haja algum erro, o processo de compila¸cão é interrompido. O segundo passo da compila¸cão é a cria¸cão de um arquivo que possa representar o funcionamento do circuito a n´ıvel de equa¸cões, sem pre-ocupa¸cões sobre qual componente será configurado e tampouco qual o tipo de roteamento utilizado. Em muitos projetos esse estágio é o que consome mais recursos computacionais tais como memória alocada para gerar os arquivos ou mesmo tempo de compila¸cão. O ar-quivo que representa a descri¸cão das equa¸cões do circuito é chamado de Netlist. E, a partir deste, é avaliado se o componente escolhido e suas configura¸cões permitem um roteamento implementável.

Deve se ressaltar que esta fase é a mais cr´ıtica quanto a problemas na compila¸cão, pois muitas vezes op¸cões de s´ıntese e de minimiza¸cão ou até mesmo op¸cões de escolha de fam´ılia de componentes podem inviabilizar a continuidade da s´ıntese do projeto. Para garantir uma rápida configura¸cão pelo compilador, há uma sugestão de op¸cões de escolha automática de componentes para que o ambiente de programa¸cão fa¸ca a escolha mais adequada. Devido às diferen¸cas entre arquiteturas dos componentes lógico programáveis, alguns projetos podem se adequar melhor ou pior em um tipo de fam´ılia de componente.

2.3 Simula¸

c˜

ao

A simula¸cão é a fase de projeto que permite ao projetista uma análise do comportamento do circuito compilado, por meio da análise das formas de onda. Deve-se na simula¸cão escolher todas as variáveis relevantes (entradas, sa´ıdas, valores intermediários) e usar temporiza¸cões parecidas às condi¸cões a que se propõe o sistema. Atrasos de propaga¸cão devem ser analisados e também os spikes. Quando os atrasos de propaga¸cão forem maiores que o permitido, deve-se escolher fam´ılias de componentes lógicos mais rápidos. E quando a quantidade de spikes for grande, pode-se trocar de fam´ılia de componente ou escolher outras op¸cões de s´ıntese de compila¸cão e desta forma o sistema deve ser recompilado e reavaliado.

2.4 Programa¸

c˜

ao

Na programa¸cão, tem-se a efetiva programa¸cão do dispositivo lógico. Arquivos criados na fase de compila¸cão auxiliam a programa¸cão exatamente como foi configurado o dispositivo. Na programa¸cão, deve-se verificar se o componente é realmente o especificado na compila¸cão. Caso não se tenha especificado o componente (Assign ≫ Device ≫ AUTO) não se pode fazer a programa¸cão. Também deve-se verificar se as liga¸cões do cabo entre o micro e a placa gravadora, fonte de alimenta¸cão da placa, etc. estão funcionando corretamente. Antes de programar, deve-se verificar o nome que está escrito no cabo (Byte Blaster, Bit Blaster etc.) e configurar esta op¸cão na configura¸cão de hardware (Max+plus II ≫ Programmer ≫ Hardware Setup).

Neste tutorial, vamos apresentar um exemplo bastante simples de entrada de dados pelo editor gráfico e sua simula¸cão, observando as formas de onda de interesse. Numa outra oportunidade será realizada a programa¸cão de um dispositivo.

(3)

3 Editor gr´

afico

No ambiente do editor gráfico, podem-se criar projetos digitais utilizando elementos prim-itivos, ou seja, pode-se inserir cada componente existente em bibliotecas. Portas lógicas (AND, OR, NOT, NAND, etc.) e outros componentes podem ser utilizados para criar o projeto. Na verdade montaremos um esquemático do circuito lógico.

3.1 Criando um projeto no ambiente gr´

afico

Ao entrar no programa, selecione no menu MAX+plus II ≫ Graphic Editor. Será aberta uma janela gráfica (Fig. 1) onde será montado o circuito lógico a partir de elementos existentes nas bibliotecas.

Figura 1: Janela principal do Max+PlusII com a janela do editor gráfico aberta. Para entrar com os componentes, pode-se fazer um clique duplo na janela gráfica, ou com o botão direito pressionado, selecionar a op¸cão Enter Symbol, ou pelo menu Symbol ≫ Enter Symbol. Será aberta uma janela (Fig. 2) onde há diversas bibliotecas de s´ımbolos (Symbol Libraries), com arquivos de s´ımbolos (Symbol Files). Clicando, por exemplo, em c:\maxplus2\max2lib\prim\. Aparecerão diversos arquivos de s´ımbolos. Selecionando, por exemplo, o and2, será inserido na janela gráfica o s´ımbolo de uma porta AND com duas entradas (Fig. 3).

Antes de prosseguir, é uma boa medida salvar o arquivo e relacioná-lo a um projeto (project). Todos os arquivos de um mesmo projeto devem estar numa mesma pasta porque o ambiente de programa¸cão não tem a capacidade de relacionar arquivos de um mesmo projeto em pastas diferentes.

Salve o arquivo a partir do menu File ≫ Save as, e grave-o em seu diretório (por ex-emplo C:\alunos\Vodalus\Maxplus), com o nome de tutorial.gdf (Fig. 4). O projeto vai relacionar vários arquivos que serão produzidos ou utilizados pelo ambiente de desenvolvi-mento para executar outras tarefas como a compila¸cão e a simula¸cão. Sempre é necessário relacionar o arquivo de trabalho com um projeto. Isto é feito a partir do menu File ≫ Project ≫ Set Project to Current File. Note que o nome do arquivo na barra superior da janela será modificado.

(4)

Figura 2: Janela para sele¸c˜ao de s´ımbolos.

2 AND2

Figura 3: Porta AND.

anteriormente utilizada a entrada (Input) e a sa´ıda (Output). Para obter outra entrada, pode-se ir novamente à biblioteca, ou, no esquemático, selecionar o s´ımbolo de entrada e, pressionando-se a tecla Control, arrastar o s´ımbolo, que será duplicado. Deve-se agora interli-gar os s´ımbolos com fios. Para isto, basta posicionar o cursor do mouse sobre a extremidade do s´ımbolo que se deseja conectar. O cursor mudará para uma cruz, e com o botão esquerdo pressionado, levar o cursor até o ponto desejado. Pode-se fazer o caminho indo diretamente de um terminal a outro, ou fazê-lo por segmentos de reta. Caso se deseje apagar a liga¸cão ou componente, basta selecionar o objeto (quando este aparecerá com uma linha vermelha) e apertar a tecla Delete. A Fig. 5 mostra o componente com as entradas e sa´ıdas conectadas. Os sinais de interesse devem ser identificados para posterior utiliza¸cão, e para isso os pinos de entrada e sa´ıda devem ter nomes. No caso das entradas e sa´ıda, basta clicar sobre PIN NAME, e digitar o nome desejado, por exemplo, A e B para as entradas, e C para a sa´ıda.

Quando há muitos componentes, liga¸cões e entradas e sa´ıdas, uma alternativa que torna o esquemático mais limpo e de mais fácil depura¸cão é dar nomes aos pinos, e referenciá-los em outros pontos do circuito com o mesmo nome. Para isto, conecte uma linha nos terminais que deseja conectar, sem fechar a conexão entre os terminais. Na extremidade da linha, clique com o botão direito do mouse e selecione Edit Node Name, e coloque o nome desejado (A, B ou C). Repita para o terminal que deseja conectar. Desta forma, o programa saberá que esses dois pontos devem ser conectados. O resultado ficará como indicado na Fig. 6.

(5)

Figura 4: Gravando o arquivo. VCC 4 PIN_NAME INPUT VCC 3 A INPUT 2 AND2 5OUTPUT PIN_NAME

Figura 5: Componente com entradas e sa´ıdas conectadas.

4 Compilador

O processo de compila¸cão é uma análise da viabilidade do projeto. No processo de com-pila¸cão, são criados vários arquivos que podem ser posteriormente utilizados para outras etapas de simula¸cão e implementa¸cão. A primeira análise é a semântica, que verifica conexões desnecessárias, pinos e fios sem conexão, nome do projeto e de outros componentes corretos, palavras erradas nos editores de texto, variáveis não declaradas, bibliotecas não encontradas etc.

A segunda fase da compila¸cão é a cria¸cão em arquivos espec´ıficos o projeto a ser imple-mentado no FPGA, suas liga¸cões, e o tipo de componente FPGA mais adequado quanto ao tamanho, freqüência de trabalho etc. Por fim, o compilador cria arquivos necessários para a programa¸cão do FPGA, e também, o arquivo de relatório (*.RPT), que mostra com detalhes todo o processo de compila¸cão, escolha de op¸cões de compila¸cão, resultados de otimiza¸cão de circuitos tamanho dos circuitos, memória necessária para a compila¸cão etc.

Para compilar o projeto, clique no ´ıcone com uma fábrica, do disquete com uma chaminé, ou acesse o menu Max+plusII ≫ Compiler. Será aberta uma janela (Fig. 7) onde deve-se teclar em Start. Caso não haja problemas, serão criados outros arquivos, que po-dem ser visualizados em Max+plusII ≫ Hierarchy Display. O arquivo .RPT é uma

(6)

B A B A C C VCC 3 A INPUT VCC 4 B INPUT 2 AND2 5OUTPUT C

Figura 6: Atribuindo nomes aos dois lados de um fio.

espécie de arquivo de relatório (report), que mostra como foram criados os circuitos im-plementáveis, configura¸cões de compila¸cão, quantidade de células lógicas implementadas, roteamento (pinagem) do componente escolhido etc. Abra este arquivo (clicando duas vezes no rpt) e veja as informa¸cões nele contidas. O arquivo .FIT mostra como foi projetado o cir-cuito implementável a n´ıvel de portas lógicas primitivas. O arquivo mostra as configura¸cões no momento de compila¸cão.

Se o projeto compilou sem problemas (aten¸cão, sempre haverá um aviso quando estiver selecionada a op¸cão automatic device), pode-se proceder para a etapa de verifica¸cão das formas de onda. E é criado o arquivo s´ımbolo ( .SYM) que é a representa¸cão gráfica do projeto como um único componente discreto.

(7)

5 Simulador - Waveform Editor

O simulador, como o nome sugere, verifica os resultados de sa´ıda do circuito de acordo com as entradas. Abra o Editor de Forma de Onda (Max+plusII ≫ Waveform Editor, Fig. 8), clique com o botão direito em qualquer ponto da tela, e selecione Enter Nodes from SNF. Pressionando-se a tecla List, aparecerão todas as entradas (I) e sa´ıdas (O) do circuito em Available Nodes & Groups. Selecione todos e clicando na seta à direita, passe todos para Selected Nodes & Groups. Dessa forma, as entradas e a sa´ıda serão selecionadas para a análise das formas de onda.

Figura 8: Janela do editor de forma de onda.

Agora vamos atribuir formas de onda às entradas para verificar a sa´ıda. É interessante que as entradas assumam todas as combina¸cões poss´ıveis. Isso é obtido da seguinte maneira: selecione uma das entradas, clicando em A, por exemplo. A linha toda ficará selecionada. Nos ´ıcones à esquerda da janela principal, clique no correspondente ao que se assemelha a um X com um C, que é um gerador de onda quadrada. Na janela que se abrirá, há várias informa¸cões sobre o sinal que será gerado: intervalo, contagem binária, per´ıodo. O per´ıodo (Count Every), não deve ser maior que o intervalo. O fator de multiplica¸cão (Multiplied By), aumenta o per´ıodo da onda quadrada a ser gerada. Para este caso, mantenha os valores default.

Repita para o sinal de entrada B, modificando apenas o fator de multiplica¸cão para 2. Note que o per´ıodo da onda de B é o dobro em rela¸cão a A. A combina¸cão de valores (00, 01, 10, 11) pode ser vista pelas formas de onda e pelo cursor azul sobre as formas de onda.

Antes de simular o circuito, salve o arquivo e depois vá em Max+plusII ≫ Simulator, ou clique no ´ıcone do menu superior que se parece com um computador com uma forma de onda. Outra op¸cão é utilizar o ´ıcone com o disquete e a forma de onda, que salvará o arquivo e realizará a simula¸cão. Caso não ocorram erros, aparecerá na tela a forma de onda de sa´ıda em C (Fig. 9). Note que os atrasos de propaga¸cão dos sinais são considerados na

(8)

tempo vis´ıvel atrav´es do menu View ≫ Time Range.

Figura 9: Simula¸c˜ao e formas de onda de entrada e sa´ıda.

6 Editor de texto

No ambiente do editor de texto, pode-se descrever o circuito por meio de uma das linguagens de descri¸c˜ao de hardware dispon´ıveis: AHDL, VHDL, Verilog HDL. Cada linguagem tem suas particularidades, e seu uso depende do tipo de projeto e do estilo do projetista. Por exemplo, uma porta AND de duas entradas, programado em AHDL, ´e descrita pela listagem: SUBDESIGN and_1 ( A, B : INPUT; C : OUTPUT; ) BEGIN C = A AND B; END;

Como em qualquer linguagem de programa¸cão, existem palavras reservadas que não podem ser utilizadas como variáveis do programa, por exemplo: input, output, and, clear, if, then, else.

(9)

7 Programa¸

c˜

ao

Na programa¸cão, o circuito que foi simulado será implementado em hardware no FPGA. No kit didático utilizado há um FPGA (EPM7128SLC84-7) com conexões para entrada e sa´ıda de sinais, além de chaves, LEDs e displays. A placa deve ser alimentada por uma fonte externa e comunica-se com o computador via interface paralela (LPT-1) por meio de um cabo dedicado chamado de ByteBlasterII. Deve-se ter muito cuidado ao manejar a placa e o cabo, pois este é curto e não deve sofrer tensões mecânicas. Após a programa¸cão, tanto a alimenta¸cão quanto o cabo de interface podem ser retirados, pois o circuito fica armazenado no FPGA.

Observa¸

c˜

oes importantes:

• Cuidado ao manusear a placa e os cabos. Não encoste os dedos nos dispositivos, contatos, pinos nem na parte de baixo da placa. Coloque-a sobre uma superf´ıcie placa ou sobre o plástico de prote¸cão;

• Os LEDs s˜ao ativos em n´ıvel 0, ou seja, ao enviar um bit 0, o LED acende;

• As chaves (DIP-Switches) podem apresentar mal contato, e por esse motivo pode ser melhor utilizar as chaves do módulo verde (sem esquecer de conectar os terras) ou o gerador de fun¸cões (sem esquecer de ajustar os n´ıveis de tensão adequadamente entre 0 e 5 V).

• Para conectar o terra da placa ao terra do m´odulo verde, coloque uma das chaves da placa em n´ıvel zero e conecte este ponto ao terra do m´odulo verde, ou utilize um dos pontos de terra do CI.

Procedimentos

Após a compila¸cão e simula¸cão das formas de onda, e antes da programa¸cão do dispositivo, fa¸ca as seguintes verifica¸cões no programa:

• Assign ≫ Device. Tire a sele¸cão de Show Only Fastest Speed Grades; Selecione a fam´ılia MAX 7000S, e em seguida o FPGA EPM7128SLC84-7, que é aquele utilizado no kit didático (confirme na placa);

• Recompile o projeto, para que seja feita adequa¸c˜ao ao novo FPGA;

• Vá a Max+PLus II ≫ Programmer. Será aberta a janela de programa¸cão (que ainda não será utilizada). Verifique se o código do FPGA é o correto;

• Assign ≫ Global Project Logic Synthesis. Desabilite todas as op¸c˜oes em Auto-matic Global;

• Options ≫ Hardware Setup. Verifique se est´a configurado o ByteBlasterII e LPT1;

• Recompile o projeto, caso ainda n˜ao o tenha feito ou tenha modificado alguma con-figura¸c˜ao anterior;

(10)

• Vá a Max+Plus II ≫ Floorplan Editor. Você deve visualizar a pinagem do FPGA, e em destaque estarão as entradas e sa´ıdas do seu circuito. Verifique a pinagem alocada pelo programa para as suas variáveis de entrada e de sa´ıda. Caso queira mudar algun pino de local (drag-and-drop), use sempre os indicados como I/O. Nesse caso, você deve recompilar o projeto. Anote a numera¸cão dos pinos de entrada e sa´ıda.

• Caso os pinos não apare¸cam e/ou não consiga mudar determinado pino de local, sele-cione no menu Layout ≫ Current Assignment Floorplan e depois vá em Assign ≫ Back Annotate Project. Recompile e verifique se os pinos aparecem no Floor-plan;

• N˜ao utilize os pinos nomeados como Global Clock ou Global Clear. Caso estes pinos tenham sido atribu´ıdos, mude-os de local novamente e recompile o projeto.

• Conecte o cabo ByteBlasterII da placa `a interface paralela e ligue a fonte da placa. Cuidado com os cabos. N˜ao os estique e os manuseie apenas pelos conectores, nunca pelo cabo.

• Na janela do Programmer, caso os botões Program, Verify, Examine e Blank-Check estiverem habilitados, clique em Program. O seu circuito será implementado no FPGA e a placa poderá ser desligada sem perda de dados.

• Retire a alimenta¸c˜ao da placa e em seguida o cabo ByteBlasterII.

• Utilize a placa sobre a bancada ou sobre o módulo verde de chaves. Caso use a placa com outros dispositivos, como gerador de fun¸cões e módulo verde, conecte os terras desses instrumentos em uma das chaves que estejam em n´ıvel 0 (este é o terra da placa, que não tem pino de acesso direto ao terra).

• Conecte as entradas `as chaves e as sa´ıdas a LEDs. Fa¸ca os testes observando os LEDs ou os displays, se for o caso. Lembre-se que os LEDs do kit s˜ao ativos em zero.