N.Lau Prof. Aux. R.Escades Prof. Aux. I.Skliarova Prof. Aux. A.Borges Prof. Ass. A.Oliveira Prof. Aux. A.Ferrari Prof. Cat. V.Sklyarov Prof.

A.Ferrari Prof. Cat. V.Sklyarov Prof. Cat A.Borges Prof. Ass. R.Escades Prof. Aux N.Lau Prof. Aux I.Skliarova Prof. Aux A.Oliveira Prof. Aux

A.Ferrari Prof. Cat. V.Sklyarov Prof. Cat. A.Borges Prof. Ass. R.Escades Prof. Aux. N.Lau

Prof. Aux. I.Skliarova_{Prof. Aux.} A.Oliveira_{Prof. Aux.}

Interesses de investigação

:

Processadores especializados;

Algoritmos de pesquisa combinatória;

Electrónica de baixa potência;

Computação reconfigurável e sistemas reconfiguráveis;

Robótica;

Sistemas distribuídos;

Interesses de investigação

:

Computação reconfigurável e sistemas

digitais reconfiguráveis;

Electrónica de baixa potência

– Rui Escadas

;

Implementação em hardware e software de

algoritmos de pesquisa combinatória;

Processadores especializados

– Arnaldo

Oliveira

;

Robótica

– Nuno Lau

;

Sistemas distribuídos

– António Rui Borges

Tomografia

– António Rui Borges

4

Computação

Reconfigurável e

Sistemas Digitais

Reconfiguráveis

1.

Reutilização

– o mesmo chip pode ser usado para

implementação de sistemas diferentes;

2.

Paralelismo

– pode-se executar operações arbitrárias

em paralelo;

3.

Virtualização

– algumas partes do sistema podem ser

alteradas durante execução

–

adaptabilidade

;

4.

Configuração remota

– o funcionamento do sistema

implementado pode ser alterado remotamente;

5.

Etc.

Alta

densidade:

Eficiência:

7 Maio 2008 IEETA 6

process(clk, rst)

variable tmp, ind: integer; begin

if rst= '1' then tmp:=0; ind :=0;

elsif falling_edge(clk) then

if rs232in = '0' then ind := 1; end if; if (tmp >= 1) then

if (tmp <= 8) then LCD_symbol(tmp-1) <= rs232in; end if;

end if;

if ind = 1 then tmp := tmp + 1; end if;

if (tmp >= 9) and (rs232in = '1') then tmp := 0; ind := 0; end if; end if; result <= LCD_symbol; end process; bit-stream Carregar

“The growing system complexity will make it impossible to ship designs without errors in the future. Hence, it is essential to be able to fix errors after fabrication. In addition, reconfigurability increases reuse, since existing devices can be

reprogrammed to fulfill new tasks.”

0 10 20 30 40 50 60 70 2005 2006 2007 2008 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 % d e c ir c u it o s inte g ra d o s r e c o n fi g u rá v e is Ano

Malachy Devlin. Multi-FPGA systems for High Performance Computing applications Available at:

http://www.iee.org/oncomms/sector/electronics/Articles/Object/23057E18-0825-84BD-6C1F87BD5B887FF9 Malachy Devlin, Reconfigurable Computing Architectures for High Performance Analysis. Available at: http://conferences.iee.org/medsip/Presentations/day1/Medsip-Reconfigurable-Computing-Architectures.pdf 0 2 0 0 4 0 0 6 0 0 8 0 0 10 0 0 12 0 0 14 0 0 16 0 0 C lo c k - M H z It a nium - 2 V irt e x 2 V P 10 0 0 2 0 4 0 6 0 8 0 10 0 12 0 14 0 P o we r c o ns um pt io n - Wa t t 0 5 10 15 2 0 2 5 3 0 3 5 4 0 Peak p er f o r mance -G F LO Ps Sust ai ned p er f o r mance -G F LO Ps

7 Maio 2008 IEETA 10

Karen Parnell, Roger Bryner. Comparing and Contrasting FPGA and Microprocessor System Design and Development, WP213 (v1.1) July 21, 2004. Available at: http://direct.xilinx.com/bvdocs/whitepapers/wp213.pdf

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 pessoa-mês (pm)

55% menos

Especificação Implementação Verificação Prototipagem Avaliação

14-24 pm

Espec Implementação Verificação Prot. Aval.

Alpha Data ADM-XPL

T

renz

TE

-XC

2S

e

Celoxica RC100

_{Celoxica RC200}

7 Maio 2008 IEETA 12

Digilent FX12

Digilent NEXYS 2

DETIUA-S3

Celoxica RC10

Extenções

Interface RS232 Ler ASCII e códigos

scan do teclado Interface com monitor VGA, teclado e rato Máquina de estados finitos reprogramável Interface com LCD Interface com

7 Maio 2008 IEETA 14

1. Projecto, comparação e simulação da unidades de controlo

paralela e hierárquica para sistemas computacionais

1 2

3

2. Resolução de problemas combinatórias em software e

hardware e comparação dos resultados

Registos de uso geral

Registo de endereço X Y Máscaras X) Más car as Y Armazenamento de matrizes Pilhas -Unidade funcional RPHFSM - baixo nível Entrada/saída RPHFSM - alto nível 2.1. Desenvolvimento de um

processador para resolver problemas de pesquisa combinatoria; 2.2. Particularidade: execução de operações em paralelo; adaptabilidade; virtualização; configuração remota; 2.3. Vantagens:

bom desempenho; utilização como co-processador em “systems-on-chip”

7 Maio 2008 IEETA 16

3. Implementação e comparação de algoritmos iterativos e

recursivos em software (computador de uso geral; linguagens de programação de uso geral) e hardware (FPGA, linguagens de descrição de hardware) Software HandelC VHDL Recursive algorithms Iterative algorithms Responder perguntas: 2.1. Como implementar algoritmos recursivos em hardware e software de maneira mais eficiente; 2.2. Analisar vantagens e desvantagens de vários algoritmos (iterativos e recursivos) em hardware (em FPGA) e em software (computadores de uso geral) T em po de ex ec uçã o

4. Ferramentas multimédia para projectar sistemas reconfiguráveis. Modelação e co-simulação de sistemas reconfiguráveis utilizando software (computador de uso geral) e hardware (FPGAs).

Interface

Dispositivo

virtual

Dispositivo

físico

FPGA hardware

Software

Placa de protótipo

Host computer

7 Maio 2008 IEETA 18

7. Interacção com circuitos implementados em FPGA e configuração da FPGA remotamente utilizando RF - em colaboração com Prof. Nuno Borges Carvalho

8. Projectos para telecomunicações baseados em FPGAs - em colaboração com empresas – PT Inovação e Withus (estes projectos vão ser apresentados brevemente por

representantes da PT Inovação e Withus)

5. Implementação de sistemas reconfiguráveis para música electrónica - em colaboração com Prof. José Vieira

6. Co-processador para síntese de som e simulação acústica – em colaboração com Prof. Guilherme Campos

http://www.ieeta.pt/~skl