MARCELO DANIEL BEREJUCK
REDE INTRA-CHIP COM QUALIDADE DE SERVIÇOS PARA
USO EM TELECOMUNICAÇÕES
UNIVERSIDADE DO VALE DO ITAJAÍ
CURSO DE MESTRADO ACADÊMICO EM
COMPUTAÇÃO APLICADA
REDE INTRA-CHIP COM QUALIDADE DE SERVIÇOS PARA
USO EM TELECOMUNICAÇÕES
por
Marcelo Daniel Berejuck
Dissertação apresentada como requisito parcial à obtenção do grau de Mestre em Computação Aplicada.
Orientador: Cesar Albenes Zeferino, D.Sc.
São José (SC), agosto de 2009
A minha esposa Mirian e minhas filhas Mariana e Gabriela, que deram seu apoio incondicional aos meus esforços. A elas dedico todo meu amor e mais profundo agradecimento.
"Há homens que lutam um dia e são bons. Há outros que lutam um ano e são melhores. Há os que lutam muitos anos e são muito bons. Porém, há os que lutam toda a vida. “Esses são os imprescindíveis.”
Bertolt Brecht
“A curiosidade é mais importante que o conhecimento.” Albert Einstein
AGRADECIMENTOS
No passado sempre imaginei que poderia realizar meus sonhos se tivesse determinação. Ao longo da vida descobri que os sonhos são realizados sim com muita determinação, mas não é suficiente. Muitas vezes eles se materializam graças à ajuda de diversas pessoas que conhecemos ao longo do caminho.
No passado também imaginava que a realização de meus sonhos traria uma satisfação única! Hoje, descobri que sim, traz muita satisfação, mas não é a única. Poder olhar para trás e ver seu sonho realizado porque você conheceu pessoas diferentes que ajudaram a construí-lo é uma sensação engrandecedora, que faz com que eu sinta que meus sonhos materializaram-se e tornaram-se imortais, pois agora são conhecidos e, muitas vezes, ainda compartilhados por outros.
Tenho muito a agradecer e a muitas pessoas. Em especial agradeço à Direção da Intelbras S.A por ter acreditado em minhas propostas e financiado minhas pesquisas. Agradeço também ao professor Cesar Albenes Zeferino pelo exelente trabalho realizado como meu orientador. Cresci muito tecnicamente graças ao seu incentivo e orientação. E finalmente agradeço à minha família: minhas filhas Gabriela e Mariana e minha amada esposa Mirian, por terem apoiado meus esforços e suportado minhas ausências nos finais de semana dedicados aos estudos.
REDE INTRA-CHIP COM QUALIDADE DE SERVIÇOS PARA
USO EM TELECOMUNICAÇÕES
Marcelo Daniel Berejuck
Agosto / 2009
Orientador: Cesar Albenes Zeferino, D.Sc. Área de Concentração: Computação Aplicada
Linha de Pesquisa: Sistemas Embarcados e Distribuídos Palavras-chave: SoC, NoC, PABX.
Número de páginas: 145
RESUMO
O crescente aumento na densidade dos circuitos integrados tem permitido aos projetistas implementar múltiplos processadores de diferentes tipos em um mesmo chip. São sistemas completos em uma única pastilha de silício, normalmente conhecidos como Systems-on-a-Chip (SoCs). A interconexão de componentes nos futuros SoCs irá exigir arquiteturas de comunicação reutilizáveis e com desempenho escalável, características não encontradas nas arquiteturas usadas atualmente. Uma solução de consenso para esse problema são as Networks-on-Chip (NoCs), arquiteturas de comunicação intra-chip baseadas em redes chaveadas. Entre as principais vantagens dessa abordagem, pode-se destacar o fato de que essas redes provêem paralelismo na comunicação, largura de banda escalável e modularidade de projeto. O uso de NoC no desenvolvimento de equipamentos PABX – Private Automatic Branch eXchange - é uma solução interessante para alcançar essa escalabilidade de projeto, fator importante para ampliar a velocidade de desenvolvimento de novos produtos num mercado que tem sua expansão rumo à convergência digital entre voz, vídeo e dados. Este trabalho apresentada três propostas de mecanismos para prover qualidade de serviços (QoS) na rede SoCIN e que podem ser utilizadas em um sistema de telecomunicações do tipo PABX: chaveamento de circuitos, canais virtuais e envelhecimento de pacotes. O trabalho desenvolvido incluiu uma revisão detalhada da bibliografia e do estado-da-arte em NoCs, com foco nas redes com provimento de QoS. Para avaliação de desempenho das propostas oferecidas à rede SoCIN, foi utilizado o suporte de uma ferramenta de simulação de tráfego elaborada em SystemC. Outro critério avaliado nas implementações foi o consumo de silício que cada proposta gerou em relação à versão original do roteador da rede. Esses relatórios de consumo foram obtidos após a implementação dos modelos sintetizáveis descritos em VHDL numa ferramenta de síntese lógica. Os resultados obtidos confirmam a viabilidade de implementação da proposta e podem ser consideradas como as primeiras contribuições de mecanismos de qualidade de serviços descritas em linguagem de síntese para a rede SoCIN.
NETWORK-ON-CHIP WITH QUALITY OF SERVICES TO BE
USED IN TELECOMMUNICATIONS
Marcelo Daniel Berejuck
August / 2009
Advisor: Cesar Albenes Zeferino, D.Sc.
Area of Concentration: Applied Computer Science Reseach Line: Embedded and Distributed Systems Keywords: SoC, NoC, PABX.
Number of pages: 145
ABSTRACT
The growing increase in density of integrated circuits has enabled designers to implement multiple processors of different types on a single chip. These complete systems, built on a single silicon chip, are commonly known as Systems-on-a-Chip (SoC). The interconnection of components in future SoCs will require reusable communication architectures with scalable performance, features not found in current architectures. A solution to this problem, on which there is a consensus within the industry, is the Network-on-Chip (NoC), an intra-chip communication architecture based on switched channels. One of the main advantages of this approach is that these networks provide parallelism of communication, scalable bandwidth, and modularity of design. The use of NoCs in the development of PABX (Private Automatic Branch eXchange) equipment is an interesting solution for achieving this design scalability, an important factor for increasing the speed of development of new products in a market which is expanding towards a digital convergence of voice, video and data. This work proposes three mechanisms for providing quality of service (QoS) in the SoCIN NoC for use in a telecommunications system: circuit switching, virtual channels and packet aging. The work included a detailed review of the literature and the latest developments in NoCs, focusing on networks with QoS provisioning. To evaluate the performance of the proposed solutions to provide QoS to SoCIN, a SystemC-based simulator was used. Another criterion for evaluation in the implementations was the silicon overhead of each proposal, which was obtained after the implementation and synthesis of the VHDL descriptions of the proposed architectures. The results confirm the feasibility of implementing the proposals, and may be considered as the first contributions of mechanisms for quality of services described in language synthesis for the SoCIN network.
LISTA DE ILUSTRAÇÕES
Figura 1. Crescimento da diferença entre produtividade dos
projetistas e densidade de um chip...19
Figura 2. Representação do processo de amostragem de um sinal...27
Figura 3. Tabela de conversão utilizada no processo de digitalização
de sinais de voz...28
Figura 4. Representação de um sistema PCM básico...29
Figura 5. Estrutura básica de um quadro PCM de 32 canais...30
Figura 6. Princípio básico de um sistema TDM...31
Figura 7. Diagrama em blocos de uma central telefônica de comutação
temporal...32
Figura 8. Topologias regulares: (a) malha 2-D; (b) toróide 2-D; (c)
hipercubo 3-D...35
Figura 9. Exemplo de uma rede irregular...35
Figura 10. Modelo genérico de roteador...37
Figura 11. Modelo genérico de árbitro...39
Figura 12. Diagrama espaço-tempo de um exemplo de chaveamento de
circuito...41
Figura 13. Diagrama espaço-tempo de um exemplo de chaveamento
por pacotes...42
Figura 14. Gráfico “Vazão × Tráfego oferecido” para uma rede
genérica...46
Figura 15. Gráfico “Latência × Tráfego oferecido” para uma rede
genérica...47
Figura 16. Relação entre o tempo de chegada dos pacotes e o tempo de
reprodução...49
Figura 17. Taxonomia das Aplicações...51
Figura 18. Exemplo de Fila FIFO...53
Figura 19. Exemplo de Fila de Prioridades...53
Figura 20. Exemplo de Weighted Fair Queuing (WFQ)...54
Figura 22. Exemplo de conformação de tráfego token bucket...56
Figura 23. Exemplo de transmissão de quatro flits (A, B, C e D) com
GO-BACK-N...61
Figura 24. Visão geral da arquitetura do módulo de saída do
roteador...63
Figura 25. Arquitetura do módulo de saída do roteador...64
Figura 26. Arquitetura do roteador da Æthereal...66
Figura 27. Campos que compõem um pacote da QNoC...69
Figura 28. Canais de comunicação do roteador da QNoC...70
Figura 29. Portas de entrada e saída do roteador da QNoC...71
Figura 30. Formas de onda na transmissão da QNoC: preempção de
um pacote Real-time...72
Figura 31. Topologia da malha bidirecional na rede Hermes...73
Figura 32. Largura de banda em um roteador Hermes-CS...74
Figura 33. Arquitetura do roteador Hermes-FP...76
Figura 34. Campos dos pacotes transmitidos pela rede Hermes-FP.. .76
Figura 35. Arquitetura do roteador Hermes-DP...78
Figura 36. Campos do pacote de controle...79
Figura 37. Campos do pacote de dados...80
Figura 38. Arquitetura do roteador Hermes com suporte a o
escalonamento baseado em taxas...80
Figura 39. Exemplo de malha 2-D...82
Figura 40. Enlace da rede SoCIN...82
Figura 41. Formato do pacote da rede SoCIN...83
Figura 42. Cabeçalho da rede SoCIN: (a) campos previstos; (b)
detalhamento do campo RIB...84
Figura 43. Interfaces do roteador ParIS...85
Figura 44. Interfaces do roteador ParIS...86
Figura 45. Sistema de coordenadas adotado na rede SoCIN...87
Figura 46. Visão geral do roteador ParIS...88
Figura 47. Visão geral do bloco Xin...89
Figura 49. Sinais de entrada e saída do bloco IB...90
Figura 50. Sinais de entrada e saída do bloco IC...91
Figura 51. Visão geral do bloco Xout...92
Figura 52. Sinais de entrada e saída do bloco OFC...93
Figura 53. Sinais de entrada e saída do bloco OC...93
Figura 54. Visão interna do bloco OC...94
Figura 55. Organização detalhada do roteador ParIS...95
Figura 56. Grafo representando a comunicação entre dois núcleos..101
Figura 57. Grafo representando um sistema PABX...104
Figura 58. Representação simbólica da disposição dos elementos
básicos de um FPGA...109
Figura 59. Metade superior de um SLICE da família Virtex-II
Pro®...110
Figura 60. Exemplo de plataforma para avaliação de desempenho da
rede SoCIN...111
Figura 61. Fluxo para avaliação de desempenho...112
Figura 62. Exemplo de gráfico da ferramenta...113
Figura 63. Formato do pacote modificado...115
Figura 64. Estrutura Bloco REQ_REG alterado...117
Figura 65. Simulação funcional do roteador ParIS com Chaveamento
de Circuitos...119
Figura 66. Novos módulos com canais virtuais: (a) Xin2vc; e (b)
Xout2vc...120
Figura 67. Enlace da rede SoCIN-VC...120
Figura 68. Simulação funcional do roteador ParIS-VC: preempção de
fluxos BE por fluxos GT...122
Figura 69. Simulação funcional do roteador ParIS-VC: não
preempção entre fluxos de mesma categoria...124
Figura 70. Diagrama em blocos da arquitetura proposta com aging no
roteador ParIS...125
Figura 71. Formato do pacote modificado para aging...125
Figura 73. Estrutura interna do bloco Stampler...126
Figura 74. Interface do novo árbitro para escalonamento baseado na
idade e na classe do pacote...127
Figura 75. Estrutura interna do OC com árbitro de aging...128
Figura 76. Cenário com pacotes RT0 para validação do mecanismo de
aging...130
Figura 77. Cenário de testes para validação do árbitro de Aging –
segunda configuração...131
Figura 78. Simulação funcional do roteador ParIS-AG...132
Figura 79. Representação gráfica dos valores apresentados na Tabela
12...135
Figura 80. Tráfego padrão utilizado par avaliar o mecanismo de
LISTA DE TABELAS
Tabela 1. Polinômios padronizados...64
Tabela 2. Sinais do roteador da QNoC...69
Tabela 3. NoCs e os mecanismos implementados para garantir
qualidade de serviços...100
Tabela 4. Mapeamento do volume de dados em uma aplicação
PABX...105
Tabela 5. Nomenclatura adotada para as classes da aplicação
PABX...106
Tabela 6. Códigos de comando para suporte ao chaveamento por
circuito. ...115
Tabela 7. Codificação do campo Flit_Type...116
Tabela 8. Comparativo sobre o custo de silício – chaveamento de
circuitos…... 118
Tabela 9. Comparativo sobre o custo de silício – canais virtuais...121
Tabela 10. Classes de fluxos definidas no campo CLS...127
Tabela 11. Comparativo sobre o custo de silício – envelhecimento de
pacotes...129
Tabela 12. Custo das implementações em relação ao roteador ParIS
original com FIFOs de entrada de profundidades diferentes...134
Tabela 13. Caracterização dos fluxos usados nos experimentos...136
Tabela 14. Avaliação do impacto causado pelo chaveamento de
circuitos na rede...137
Tabela 15. Avaliação do impacto causado pelo uso de canais virtuais e
aging …...…...138
LISTA DE ABREVIATURAS E SIGLAS
ARQ Automatic Repeat Request
BE Best Effort
CAD Conversor Analógico/Digital
CDA Conversor Digital/Analógico
CPA-T Controle por Programa Armazenado – Temporal
CRC Cyclic Redundancy Check
CRT Current Routing Table
CSIP Currently Serviced Input Port
DMA Direct Memory Access
DSP Digital Signal Processor
EDF Earliest Deadline First
FIFO First-In, First-Out
Flit Flow control unit
FPGA Field Programmable Gate Array
FTP File Transfer Protocol
GSM Global System for Mobile communications
GT Guaranteed Throughput
HLP Higher Level Protocol
I/O Input/Output
IB Input Buffer
IC Input Controller
IFC Input Flow Controller
IP Internet Protocol
ITRS International Technology Roadmap for Semiconductors
LUTs Look-Up Table
MPSoC Multiprocessor System-on-a-Chip
NBS Next Buffer State
NoC Network-on-Chip
NoS Network-on-Silicon
OC Output Controller
OCN On-Chip Network
OFC Output Flow Controller
OS Output Switch
PABX Private Automatic Branch eXchange
PbD Platform-based Design
PCM Pulse Code Modulation
Phit Physical unit
QoS Quality-of-Service
RIB Routing Information Bits
SAF Store-and-Forward
SoC Systems-on-a-Chip
SoCIN System-on-Chip, Interconnection Network SPIN Scalable Programmable Integrated Network
TDM Time Division Multiplexing
UNIVALI Universidade do Vale do Itajaí
VCT Virtual Cut-Through
VHDL VHSIC Hardware Description Language
VHSIC Very High Speed Integrated Circuit
LISTA DE SÍMBOLOS
µ Micro (10-6)
m Mili (10-3)
SUMÁRIO
1 INTRODUÇÃO...19
1.1 PROBLEMA DE PESQUISA...22
1.2 OBJETIVOS...23
1.2.1 Objetivo Geral...23
1.2.2 Objetivos Específicos...24
1.3 METODOLOGIA...24
1.4 ORGANIZAÇÃO DO DOCUMENTO...25
2 REVISÃO DA LITERATURA...26
2.1 CONCEITOS DE TELECOMUNICAÇÕES...26
2.1.1 Digitalização de sinais de áudio...26
2.1.2 PCM – Pulse Code Modulation...28
2.1.3 TDM – Time Division Multiplex...30
2.1.4 Central Telefônica de Comutação Temporal...31
2.2 CONCEITOS DE REDES DE INTERCONEXÃO CHAVEADAS...32
2.2.1 Classificação de Redes de Interconexão...33
2.2.2 Topologia...34
2.2.3 Roteadores...35
2.2.4 Deadlock, Livelock e Starvation...44
2.3 MÉTRICAS PARA AVALIAÇÃO DE DESEMPENHO DE REDES...45
2.4 CLASSIFICAÇÃO DE APLICAÇÕES EM REDES...47
2.4.1 Aplicações de Tempo Real (Não Elásticas)...47
2.4.2 Aplicações de Tempo Não Real (Elásticas)...50
2.5 QUALIDADE DE SERVIÇOS...51
2.5.1 Super-dimensionamento...52
2.5.2 Política de filas...52
2.5.3 Modelo de Tráfego...54
2.5.4 Classes de Serviços...58
3 ARQUITETURAS DE REDES-EM-CHIP COM QOS...60
3.1 XPIPES...60
3.1.1 Visão geral da arquitetura...60
3.1.2 Visão geral do roteador...62
3.2 ÆTHEREAL...65
3.2.1 Visão geral da arquitetura...65
3.2.2 Visão geral do roteador...66
3.3 QNOC...67
3.3.1 Visão geral da arquitetura...67
3.3.2 Visão geral do roteador...70
3.4.1 Visão geral da arquitetura...72
3.4.2 Visão geral do roteador com Chaveamento de Circuitos (CS)...74
3.4.3 Visão geral do roteador com Prioridades Fixas (FP)...75
3.4.4 Visão geral do roteador com Prioridades Dinâmicas (DP)...77
3.4.5 Visão do roteador com escalonamento baseado em taxas (RB)...79
3.5 SOCIN...81
3.5.1 Características gerais da rede SoCIN...81
3.5.2 Tratamento de fluxos na rede SoCIN...95
3.6 ESTADO DA ARTE...96
3.7 DEFINIÇÕES DE ESCOPO DO TRABALHO...101
3.7.1 Modelamento do Sistema...101
3.7.2 Segmento de Telecomunicações alvo na SoCIN...102
3.7.3 Considerações sobre os fluxos de dados...106
3.7.4 Considerações na Rede SoCIN...107
3.7.5 Métricas de Qualidade de Serviços...107
3.7.6 Métrica de consumo de recursos de silício...108
3.7.7 Ferramenta para avaliação de desempenho...110
DESENVOLVIMENTO...114
3.8 CHAVEAMENTO DE CIRCUITOS NA SOCIN – SOCIN-CS...114
3.8.1 Arquitetura proposta...115
3.8.2 Resultados alcançados...117
3.8.3 Validação funcional...118
3.9 CANAIS VIRTUAIS NA REDE SOCIN – SOCIN-VC...119
3.9.1 Arquitetura proposta...119
3.9.2 Resultados alcançados ...121
3.9.3 Validação funcional...121
3.10 ENVELHECIMENTO DE PACOTES NA REDE SOCIN – SOCIN-AG124
3.10.1 Arquitetura proposta...124
3.10.2 Resultados alcançados ...129
3.10.3 Validação funcional...129
3.11 AVALIAÇÃO DOS MECANISMOS UTILIZADOS PARA PROVER QOS
NA REDE SOCIN...133
3.11.1 Custos de silício...133
3.11.2 Análise de desempenho...135
4 CONCLUSÕES...139
4.1 CONTRIBUIÇÕES DA DISSERTAÇÃO...140
4.2 PUBLICAÇÕES ...140
4.3 TRABALHOS FUTUROS...140
REFERÊNCIAS...142
1 INTRODUÇÃO
A complexidade dos circuitos em termos de transistores que podem ser integrados em um chip tem aumentado a uma taxa de 58% por ano (HEMANI et al., 2000). Segundo o International
Technology Roadmap for Semiconductors – ITRS, até o final desta década, os sistemas integrados
em um chip deverão utilizar até quatro bilhões de transistores operando abaixo de um volt, com freqüência de operação em 10 GHz (BENINI; DE MICHELI, 2002).
Este aumento na densidade dos circuitos integrados tem permitido aos projetistas implementar múltiplos processadores de diferentes tipos em um mesmo chip. São sistemas completos em uma única pastilha de silício, normalmente conhecidos como Systems-on-a-Chip (SoCs). Com efeito, cada vez mais surgem novas aplicações com maior complexidade aumentando ainda mais a dificuldade de implementação dos projetos. Por outro lado, a produtividade dos projetistas não tem crescido a mesma taxa que o número de transistores por chip (VAHID; GIVARGIS, 2002, p. 22), como ilustra a Figura 1. Esse problema é conhecido pelo termo “gape de produtividade” e reduzir esse gape é o principal objetivo da comunidade de automação de projetos.
1 9 8 1 1 9 8 3 1 9 8 5 1 9 8 7 1 9 8 9 1 9 9 1 1 9 9 3 1 9 9 5 1 9 9 7 1 9 9 9 2 0 0 1 2 0 0 3 2 0 0 5 2 0 0 7 2 0 0 9 C a p a ci d a d e d o C ir cu ito In te g ra d o (e m m ilh õ e s d e tr a n si st o re s/ ch ip ) 10.000 1.000 100 10 1 0.1 0.01 0.001 100.000 10.000 1.000 100 10 1 0.1 0.01 P ro d u tiv id a d e (e m m il tr a n si st o re s/ p ro je tis ta -m ê s) Gape Capacidade do CI Produtividade
Figura 1. Crescimento da diferença entre produtividade dos projetistas e densidade de um chip Fonte: Vahid e Givargis (2002, p. 22).
Para lidar com esse aumento na demanda por novas soluções, foram desenvolvidos, ao longo das últimas décadas, diversos métodos que aumentaram a produtividade dos projetistas. Um caminho para alcançar esta produtividade consiste em compor novos sistemas através do reuso de componentes de hardware previamente projetados e verificados. Tais blocos são referenciados pelos 19
termos “núcleo” (do inglês core), os quais, segundo Gupta e Zorian (1997), contêm pelo menos 5.000 portas lógicas. Por serem produtos de tecnologia sujeitos à patente e a copyright, são também chamados de blocos de IP (Intelectual Property).
Dessa forma, SoCs consistem de um conjunto de núcleos que representam funções complexas, como, por exemplo, filtros e outras primitivas. O usuário pode armazenar estes núcleos em bibliotecas específicas para reuso dos componentes de acordo com suas funcionalidades (MADISETTI; SHEN, 1997).
Outra metodologia importante para a concepção de sistemas é o conceito de Projeto baseado em Plataforma1 (PbD – Platform-based Design). Uma plataforma consiste de uma biblioteca de
componentes associadas com suas regras de composição (SANGIOVANNI-VICENTELLI et al., 2004). Essas padronizações permitem o reuso de núcleos e da infra-estrutura de comunicação, criando assim o conceito de plataforma de desenvolvimento, o qual contribui para minimizar o tempo de entrada de novos produtos no mercado (time-to-market2).
Apesar dos avanços no desenvolvimento de ferramentas e métodos, os futuros SoCs com várias dezenas de núcleos precisarão de infra-estrutura de comunicação reutilizável e com desempenho escalável, prevendo o suporte a futuras adaptações do sistema no desenvolvimento de novos produtos que possam ter tráfego de dados diferenciados. Segundo Benini e De Micheli (2002), diversas características elétricas inerentes aos processos de confecção do chip passarão a ser preponderantes para o correto funcionamento dos novos SoCs de alta densidade. Por exemplo, com baixos níveis de tensão, os circuitos ficam mais suscetíveis a ruídos e a efeitos de crosstalk digital, gerando erros na transmissão de dados. A sincronização dos futuros chips utilizando apenas uma fonte de sinal de clock será muito difícil, senão impossível. A falta de um clock único fará com que o mecanismo de comunicação entre os dispositivos seja completamente distribuído, com pequena ou nenhuma coordenação global. A interconexão (comunicação) deverá ser o fator limitante para operacionalizar os novos projetos de SoC.
1 Keutzer et al. (2000) apresentam a seguinte definição de plataforma: “Como conseqüência desta evolução do mundo
dos Circuitos Integrados, se é possível determinar um denominador comum de “hardware” (o qual nos referimos como uma plataforma de hardware) que poderia ser compartilhado por múltiplas aplicações em um dado domínio de aplicação, aumentando o volume de produção, os custos totais podem ser eventualmente (muito) menores do que no caso em que o chip é customizado para a aplicação”.
2 Segundo Vahid e Givargis (2002, p. 7), “time-to-market é a quantidade de tempo necessária para projetar e
manufaturar um sistema até o ponto em que o sistema pode ser vendido aos consumidores”.
Benini e De Micheli (2002) afirmam que as técnicas de barramentos de comunicação não serão a solução em interconexão mais adequada para os futuros SoCs. Adaptar modelos, técnicas e ferramentas de projetos de Redes de Computadores para uso em projetos de SoC é uma solução mais adequada aos desafios elétricos impostos pelos SoCs de alta densidade. Este conceito de interconexão intra-chip é conhecido como Network-on-Chip (NoC), terminologia proposta por Hemani et al. (2000). Em português, são utilizados os termos Rede-em-Chip e Rede Intra-chip.
Uma NoC consiste de um arranjo de canais ponto-a-ponto, chaveados por roteadores e compartilhados pelos núcleos do sistema, e que provêm meios para comunicação entre os núcleos por meio da comutação por circuitos ou por pacotes. As NoCs apresentam-se como uma alternativa promissora de interconexão de futuros SoCs, pois:
• Estruturam as conexões globais e, portanto suas propriedades elétricas são otimizadas e bem controladas (DALLY, 2001);
• Facilitam a modularidade devido ao uso de interface padronizada (DALLY, 2001);
• Possuem largura de banda escalável (DALLY, 2001);
• Oferecem reuso de componentes consolidados (DALLY, 2001);
• Permitem a distribuição de sinais de clock de forma mais adequada para sistemas mais complexos (ZEFERINO; SANTO; SUSIN, 2004); e
• Permitem o paralelismo nas comunicações (ZEFERINO; SUSIN, 2003).
As tecnologias de SoCs e a convergência digital levam à possibilidade de desenvolvimento de produtos de telecomunicação cada vez mais complexos, com o uso de múltiplos processadores. Equipamentos de uso pessoal, como telefones celulares, possuem diversos serviços associados ao aparelho, além da função básica de transmissão e recepção de sinais de voz como, por exemplo, o envio e recebimento de mensagens eletrônicas, aplicativos de correio eletrônico (e-mail), câmera fotográfica digital, execução de áudio em modo de compressão MP3 entre outros.
A complexidade dos serviços é ainda maior para os equipamentos de telecomunicações destinados ao uso corporativo, como centrais telefônicas do tipo PABX – Private Automatic Branch
eXchange. Originalmente, esses equipamentos eram definidos como unidades de comutação de
sinais de voz, geralmente encontrados em empresas e usados apenas internamente à corporação (por 21
isso private). Eles permitem a conexão automática (sem a interferência de um operador manual) de chamadas feitas pelos usuários entre as extensões internas (ramais) e entre essas e as linhas externas, pertencentes às operadoras de telefonia. Pode-se entender um equipamento PABX como um subsistema para a rede pública de telefonia. Com o advento da convergência digital, os equipamentos PABX estão sendo adaptados para gerenciar, além dos sinais de voz, a comutação de pacotes de dados e de sinais de multimídia como videoconferência.
Os produtos de telecomunicações estão recebendo rapidamente novos serviços de tecnologia convergente, gerando necessidades em termos de metodologias e tecnologias de projeto específicas para minimizar o time-to-market de modo a lidar de maneira mais adequada com a complexidade dos projetos e reduzir o gape de produtividade do setor.
1.1 PROBLEMA DE PESQUISA
Para atender essa demanda por um menor tempo de desenvolvimento e por uma redução nos custos do projeto, conforme já discutido, as metodologias utilizadas no projeto de SoCs são baseadas no reuso de componentes de hardware previamente projetados e verificados. O uso de NoC para interconexão desses componentes garante escalabilidade ao projeto, permitindo uma rápida adaptação do produto às necessidades do mercado.
O uso de NoC no desenvolvimento de equipamentos PABX é uma solução interessante para alcançar essa escalabilidade de projeto, fator importante para ampliar a velocidade de desenvolvimento de novos produtos num mercado que tem sua expansão rumo à convergência digital entre voz, vídeo e dados. Até o momento não se conhece nenhuma aplicação de rede intra-chip para este tipo de equipamento de telecomunicações.
Dentre as diversas alternativas de arquitetura de NoC, destaca-se a rede SoCIN
(System-on-Chip Interconnection Network) (ZEFERINO, 2003), cuja arquitetura apresenta como diferencial o
fato de poder ser dimensionada de modo a atender a requisitos de custo e desempenho da aplicação alvo. Esta se baseia em um núcleo de roteador configurável, na qual a largura dos canais e a profundidade dos buffers podem ser dimensionadas em função dos requisitos do sistema. Além disso, sua descrição foi feita em linguagem de síntese (VHDL) e em forma de módulos sintetizáveis o que permite a exploração do espaço arquitetural pela substituição das alternativas utilizadas por 22
outras que melhor atendam aos requisitos da aplicação alvo. A disponibilidade desse modelo tem fomentado o desenvolvimento de muitos projetos de pesquisa.
A arquitetura SoCIN provê suporte somente ao serviço de comunicação do tipo melhor esforço (BE – Best Effort) não oferecendo nenhuma garantia temporal às aplicações e assegurando apenas que a entrega será efetivada. Nesse tipo de serviço, todas as aplicações são tratadas de forma igual e o envio de pacotes pode sofrer atrasos arbitrários. O termo Qualidade de Serviço (QoS –
Quality-of-Service) refere-se à capacidade de uma rede de distinguir fluxos de dados diferentes e
prover níveis diferentes de serviço para estes fluxos (FOROUZAN, 2006, p. 269). Conseqüentemente, serviços do tipo melhor esforço são inadequados para satisfazer requisitos de QoS de determinadas aplicações, como no caso, por exemplo, dos fluxos multimídia (MELLO, 2006, p 16).
Uma rede utilizada em telecomunicações pode ter que tratar com diferentes tipos de fluxos, como voz, dados ou vídeo sob demanda. Tipicamente, os sinais de voz e vídeo possuem a premissa de serem entregues ao seu destino com um limite máximo de tempo, não admitindo retardos na transmissão. Por esse motivo, eles são tratados como prioritários no sistema de comutação. Falhas na entrega, seja por atraso ou por chegada de dados fora de ordem, prejudicam a qualidade dos sinais reconstruídos no destino.
O problema que é tratado neste trabalho consiste em como utilizar a rede SoCIN como infra-estrutura de comunicação em SoCs dedicados a equipamentos de telecomunicações conhecidos como PABX, para uma classe de aplicações que demande QoS em comunicação.
1.2 OBJETIVOS
1.2.1 Objetivo Geral
Disponibilizar uma versão da Rede SoCIN com garantias de QoS para aplicações de equipamentos PABX utilizados em telecomunicações, visando a sua utilização em uma plataforma de projeto para o desenvolvimento de produtos integrados em um único chip.
1.2.2 Objetivos Específicos
São objetivos específicos deste trabalho:
• Caracterizar requisitos de QoS de aplicações de Telecomunicações;
• Caracterizar soluções arquiteturais de NoCs descritas na literatura que ofereçam garantias de QoS e analisar as limitações e as necessidades da SoCIN para atender aos requisitos de QoS das aplicações caracterizadas;
• Projetar uma NoC baseada na arquitetura da rede SoCIN e nas soluções identificadas para o provimento de QoS para aplicações tipo PABX de uso em Telecomunicações;
• Implementar a arquitetura proposta utilizando linguagem de síntese VHDL e validar seu funcionamento através de simulação funcional; e
• Validar a NoC em um ambiente de simulação desenvolvido em linguagem SystemC, verificando sua capacidade de atender os requisitos de QoS das aplicações.
1.3 METODOLOGIA
Inicialmente, foi realizada uma revisão bibliográfica sobre temas tratados nesta proposta. Em telecomunicações foram estudados os requisitos de um sistema PABX e os mecanismos de funcionamento de seus principais componentes. Sobre NoCs, foi feito um estudo mais detalhado sobre o estado-da-arte para NoCs, especialmente àquelas que tratam de Qualidade de Serviços. A rede SoCIN foi estudada em mais detalhes e foram analisadas alternativas de QoS para um modelo de rede baseado nesta arquitetura.
Com base nestes estudos, foi proposta a inclusão de três mecanismos na Rede SoCIN que atendem aos requisitos de QoS da classe de aplicação alvo deste trabalho: chaveamento de circuitos, canais virtuais e envelhecimento de pacotes. Os mecanismos foram modelados com o uso da linguagem de descrição de hardware VHDL no intuito de confirmar a viabilidade de implementação de cada um deles e analisar o impacto no consumo de recursos de silício que tais implementações provocam. Em seguida, os mecanismos foram portados para um simulador SystemC da Rede SoCIN, o qual permitiu que fossem avaliados os desempenhos da implementações, confirmando, dessa forma, o atendimento dos requisitos de QoS da aplicação alvo. Como resultados destes 24
trabalhos, foram elaborados dois artigos científicos, submetidos e aceitos para publicação em anais de eventos científicos.
1.4 ORGANIZAÇÃO DO DOCUMENTO
O presente documento está organizado em cinco capítulos. No Capítulo 1, foi apresentada uma introdução ao trabalho, estabelecendo os objetivos gerais e específicos do mesmo.
No Capítulo 2, é apresentada uma revisão da literatura. Inicialmente, são tratados conceitos de telecomunicações, conceitos sobre redes de interconexão e algumas métricas para avaliação de desempenho em redes de interconexão. Também é apresentada uma classificação para aplicações em redes e o conceito de qualidade de serviços, onde estão descritos alguns mecanismos utilizados para alcançar níveis de qualidade de serviços em redes de interconexão.
No Capítulo 3, são apresentados trabalhos correlatos de redes-em-chip, descrevendo-se seis arquiteturas de NoC com diferentes métodos para provimento de qualidade de serviços. Após, é descrito o estado da arte sobre qualidade de serviços para NoCs e são discutidos os mecanismos explorados nas redes apresentadas previamente e que foram utilizadas como referências em QoS. Finalmente, são apresentas as definições de escopo adotadas para trabalho.
No Capítulo , é apresentado o desenvolvimento desta dissertação. Inicialmente, é descrita a primeira contribuição deste trabalho, a implementação de mecanismo de chaveamento de circuitos na Rede SoCIN, detalhando-se os métodos aplicados e os resultados obtidos. Após, se apresenta a segunda contribuição deste trabalho, a implementação de canais virtuais na Rede SoCIN, também descrevendo os métodos aplicados e os resultados que foram obtidos. Na sequência, de forma similar, é apresentada a técnica de análise do envelhecimento de pacotes implementada na Rede SoCIN e que é a terceira contribuição deste trabalho, fazendo as devidas considerações sobre os métodos de implementação e avaliação de resultados. Finalizando o capítulo, é feita uma avaliação dos mecanismos empregados para prover QoS na rede SoCIN, discutindo o custo de silício de cada solução e suas respectivas performances.
No Capítulo 4, é apresentada uma análise final sobre o trabalho realizado, relatando suas contribuições e apontando alternativas para trabalhos futuros.
4 CONCLUSÕES
O principal objetivo deste trabalho foi o de disponibilizar uma versão da rede SoCIN com garantias de QoS para aplicações de equipamentos PABX utilizados em telecomunicações, visando a sua utilização em uma plataforma de projetos para o desenvolvimento de novos produtos.
Não foi possível obter uma aplicação específica de equipamentos PABX que apresentasse um tráfego suficiente para sobrecarregar a rede SoCIN. No entanto, é importante para a indústria ter uma plataforma que possa suportar o desenvolvimento de novos serviços convergentes, como multimídia. Para as análises de desempenho foram usados como referência os fluxos utilizados por Bolotin et al. (2003), que possuem características de fluxos encontrados em sistemas de telecomunicações com maior tráfego.
Dos três mecanismos estudados, dois deles podem ser considerados como alternativas adequadas para prover QoS na rede para aplicações de QoS: chaveamento de circuitos e canais virtuais, desde que em sejam levados em conta alguns critérios na especificação do seu uso em projetos.
O uso de chaveamento de circuitos permite alcançar os requisitos de latência e prazo de entrega dos pacotes de um fluxo, mas outros fluxos que compartilham os mesmos canais com o circuito irão sofrer um aumento significativo de latência. Portanto, o chaveamento de circuito deve ser utilizado somente para fluxos que não compartilham canais com outros fluxos RT na rede, de modo a evitar que estes fluxos venham a não cumprir seus requisitos de prazo de entrega.
O uso de canais virtuais permite que a rede possa operar em freqüência mais baixa do que mesma rede utilizando a versão original do roteador ParIS. A operação em freqüências mais baixas apresenta dois benefícios: i) a diminuição do consumo de energia do sistema; e ii) a redução de problemas de irradiação de campos eletros-magnéticos, que é um critério importante na homologação de produtos de Telecomunicações junto à Agência Nacional de Telecomunicações Brasileira (Anatel).
4.1 CONTRIBUIÇÕES DA DISSERTAÇÃO
Esta dissertação apresentou duas colaborações distintas. A primeira foi o provimento de QoS para a rede SoCIN utilizando três técnicas distintas. Até então esta só operava como uma rede de melhor esforço. A segunda contribuição foi confirmar a viabilidade da implementação do mecanismo de arbitragem com aging em linguagem de síntese VHDL, o que não havia sido feito até agora. Porém, não foi possível encontrar aplicações de Telecomunicações que justificassem o uso de arbitragem por aging. Nos ensaios realizados, o uso de mecanismo de canais virtuais com
aging não apresentou ganhos superiores ao uso de canais virtuais com arbitragem round-robin.
Além disso, o mecanismo com arbitragem de aging apresentou um consumo de silício maior. É fato que a implementação de canais virtuais com arbitragem round-robin apresentou um custo de silício muito superior à versão original do roteador ParIS, porém esta versão oferece ganhos significativos para o atendimento de requisitos de latência e deadline que a versão original não consegue oferecer.
4.2 PUBLICAÇÕES
O resultados parciais e finais deste trabalho foram submetidos e aceitos para publicação nos anais de dois eventos na área de microeletrônica, um de abrangência regional (SIM 2009) e outro de abrangência internacional (SBCCI 2009), os quais são descritos abaixo:
• BEREJUCK, Marcelo D.; ZEFERINO, Cesar A. Analysis of the Cost of Implementation Techniques for QoS on a Network-on-Chip. In: SOUTH SYMPOSIUM ON MICROELECTRONICS, 24., Pelotas, 2009. Proceedings... 2009.
• BEREJUCK, Marcelo D.; ZEFERINO, Cesar A. Adding Mechanisms for QoS to a Network-on-Chip. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 22., Natal, 2009. Proceedings... 2009.
4.3 TRABALHOS FUTUROS
Dois trabalhos podem ser desenvolvidos a partir dos resultados obtidos nesta dissertação: a otimização do roteador com canais virtuais e o descarte de pacotes no mecanismo de envelhecimento de pacotes na rede (aging).
Na versão com canais virtuais, o sobre-custo apresentado ocorre porque a implementação foi baseada na replicação de todos os blocos funcionais do roteador ParIS. É possível reduzir significativamente este custo se forem otimizados os mecanismos de controle dos canais virtuais, compartilhando esses mecanismos entre os canais virtuais e replicando apenas os buffers e multiplexadores.
A versão com mecanismo de aging que foi implementada não descarta pacotes. Se um pacote fica um tempo maior do que o contador permite, este tempo é fixado em seu valor máximo e o pacote fica aguardando sua vez de ser roteado. A versão proposta por Corrêa (2007) em linguagem C++ permitia o descarte de pacotes que extrapolavam o tempo limite do contador de envelhecimento. Conforme foi visto na Subseção 3.7.3a Norma Q.921 estabelece limites toleráveis para perdas de pacotes de dados e voz em mecanismos de comunicação de voz e dados pelo padrão E1. Uma alternativa a ser estudada é a implementação do mecanismo de descarte de pacotes da rede SoCIN sintetizada em VHDL com canais virtuais e mecanismo de aging, avaliando o seu desempenho e considerando os limites de perdas de pacotes aceitos pela Norma Q.921.
REFERÊNCIAS
BELLAMY, John C. Digital telephony. 3.ed. [S.1.]: John Wiley & Sons, 2000.
BENINI, Luca; DE MICHELI, Giovanni. Networks on Chip. 1.ed. [S.l.]: Morgan Kaufmann, 2006.
BENINI, Luca; DE MICHELI, Giovanni. Networks on Chip: a new SoC paradigm. IEEE
Computer, v. 35, n. 1, p. 70-78, Jan. 2002.
BERTOZZI, D.; BENINI, L. Xpipes: a Network-on-chip architecture for gigascale Systems-on-chip. IEEE Circuits and Systems Magazine, v. 4, n. 2, p. 18 - 31, 2004,
BJERREGAARD, Tobias; MAHADEVAN, Shankar. A survey of research and practices of Network-on-Chip . ACM Computing Survey, v. 38, n. 1, p. 1-54, 2006,
BOLOTIN, E. et al. QNoC: QoS architecture and design process for network on chip. Journal of
Systems Architecture, v. 49, 2003.
BRUCH, Jaison Valmor; CANCIAN, Rafael Luiz ; ZEFERINO, Cesar Albenes . A SystemC-based environment for performance evaluation of Networks-on-Chip. In: SOUTH SYMPOSIUM ON MICROELECTRONICS, 23., 2008, Bento Gonçalves. Proceedings… SBC : Porto Alegre, 2008. p. 41-44.
BRUCH, Jaison Valmor; PIZZONI, Magnos Roberto; ZEFERINO, Cesar Albenes. BrownPepper: a SystemC-based simulator for performance evaluation of Networks-on-Chip. In: IFIP/IEEE INT. CONFERENCE ON VERY LARGE SCALE INTEGRATION - VLSI-SOC, 17., Florianópolis, 2009. Proceedings… 2009.
CORRÊA, Edgard F. Redes-em-Chip para sistemas embarcados visando à otimização de
medidas de Qualidade de Serviços para aplicações de tempo real. 2007. 131f. Tese (Doutorado)
- Universidade Federal do Rio Grande do Sul. Programa de Pós Graduação em Computação, Porto Alegre, 2007.
DALL’OSSO, Matteo; BICCARI, Gianluca; GIOVANNINI, Luca; BERTOZZI, Davide; BENINI, Luca. Xpipes: a latency insensitive parameterized Network-on-Chip architecture for
multi-processors SoCs. In: INTERNATIONAL CONFERENCE ON COMPUTER DESIGN - ICCD, 2003. Proceedings... [S.l.: s.n.], 2003.
DALLY, William J.; TOWLES, Brian. Route packets, not wires: on-chip interconnection network. In: DESIGN AUTOMATION CONFERENCE - DAC, 38., 2001, Las Vegas. Proceedings… New York: ACM, 2001, p. 684-689.
DALLY, William. J.; TOWLES, Brian. Principles and practices of interconnection networks. 1. ed. [S.1.]: Morgan Kaufmann, 2004,
DIELISSEN, John; GOOSSENS, Kees; RADULESCU, Andrei; RIJPKEMA, Edwin. Concepts and implementation of the Philips Network-on-Chip. In: IP-SOC, 2003, Grenoble. Proceedings… [S.l., s.n.], 2003.
DUATO, José; YALAMANCHILI, Sudhakar; NI, Lionel. Interconnection Networks. 1.ed. [S.1.]: Morgan Kaufmann, 2003.
FOROUZAN, Behrouz A. Comunicação de dados e redes de computadores. 3.ed. [S.l.]: Bookman, 2006.
GOOSSENS, Kees; DIELISSEN, John; RADULESCU, Andrei. Æthereal Network on Chip: concepts, architectures, and implementations. IEEE Design & Test of Computers, v. 22, n. 5, p. 414-421, 2005
GOOSSENS, Kees; DIELISSEN, John; RADULESCU, Andrei; GANGWAL, Om P.; PESTANA, Santiago G.; RIJPKEMA, Edwin. A design flow for application-specific Networks on Chip with guaranteed performance to accelerate SoC design and verification. In: DESIGN, AUTOMATION AND TEST IN EUROPE – DATE, 2005. Proceedings… Los Alamitos: IEEE Computer Society Press, 2005, p. 1182-1187.
GUERRIER, P.; GREINER, A. A generic architecture for on-chip packet-switched
interconnections. In: DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXIBITION, DATE, 2000, Paris. Proceedings... Los Alamitos: IEEE Computer Society Press, 2000. p. 250-256.
GUPTA, Rajesh K.; ZORIAN, Yervant. Introducing core-based system design. IEEE Design and
Test of Computers, v. 14, n. 4, p.15-25, Oct.-Dec. 1997.
HEMANI, Ahmed; JANTSCH, Axel; KUMAR, Shashi; POSTULA, Adam; ÖBERG, Johnny; MILLBERG, Mikael; LINDQVIST, Dan. Network on a Chip: an architecture for billion transistor era. In: NORCHIP, 2002. Proceedings... [S.l.: s.n.], 2002.
JESZENSKY, Paul Jean Etienne. Sistemas telefônicos. 1. ed. [S.1.]: Manole, 2007.
KARIM, A. N. F.; NGUYEN, A.; DEY, R. R. S. An interconnect architecture for networking systems on chips. IEEE Micro, v. 22, n. 5, p. 36-45, Sep.-Oct. 2002.
KEUTZER, K. et al. System-level design: orthogonalization of concerns and platform-based design.
IEEE Transactions on Computer-Aided Design of Integrated Circuits, New York, v. 19, n. 12,
p. 1523-1543, Dec. 2000.
MADISETTI, V. K.; SHEN, L. Interface design for core-based systems. IEEE Design & Test of
Computers, [S.l.], v. 14, n. 4, p. 42-51, Oct.-Dec. 1997.
MELLO, Aline V. Qualidade de serviço em Rede Intra-chip: implementação e avaliação sobre a rede Hermes. 2006. 129f. Dissertação (Mestrado) – Pontifícia Universidade Católica do Rio Grande do Sul. Programa de Pós Graduação em Computação, Porto Alegre, 2006.
MILLBERG, Mikael; NILSSON, Erland; THID, Rikard; KUMAR, Shashi; JANTSCH, Axel. The Nostrum Backbone: a communication protocol stack for Networks on Chip. In: INTERNATIONAL CONFERENCE ON VLSI DESIGN, 17., 2004. Proceedings… [S.l., s.n.], 2004.
MORAES, F. et al. HERMES: an infrastructure for low area overhead packet-switching networks on chip. Integration - The VLSI Journal, London, v. 38, n. 1, Oct. 2004.
ORDONEZ, Edward D. M.; PEREIRA, Fábio D.; PENTEADO, Cesar G.; PERICINI, Rodrigo A.
Projeto, desempenho e aplicações de sistemas digitais em circuitos programáveis. 1.ed. [S.l.]:
Bless, 2003.
PETERSON, Larry L.; DAVIE, Bruce S. Computer networks: a system approach. 4.ed. [S.1.]: Morgan Kaufmann, 2007, 806 p.
RADULESCU, Andrei; DIELISSEN, John; GOOSSENS, Kees; RIJPKEMA, Edwin Rijpkema; WIELAGE, Paul. An efficient on-chip network interface offering guaranteed services, shared-memory abstraction, and flexible network configuration. DESIGN, AUTOMATION AND TEST IN EUROPE – DATE, 2005. Proceedings… Los Alamitos: IEEE Computer Society Press, 2005,. SALMINEN, Erno; KULMALA, Ari; HÄMÄLÄINEN, Timo D.. On network-on-chip comparison. In: EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN ARCHITECTURES,
METHODS AND TOOLS, 17., 2007. Proceedings... [S.l.: s.n], 2007.
SANGIOVANNI-VINCENTELLI, Alberto; CARLONI, Luca; DE BERNARDINIS, Fernando; SGROI, Marco. Benefits and challenges for Platform-based Design. In: DESIGN AUTOMATION CONFERENCE – DAC, 2004. Proceedings... [S.l.: s.n.], 2004.
TANENBAUM, Andrew S. Redes de computadores. 4.ed. [S.l.]: Elsevier, 2003.
VAHID, Frank; GIVARGIS, Tony. Embedded system design. 1.ed. [S.l.]: John Wiley & Sons, 2002, p. 19-24.
ZEFERINO, C. A.; SUSIN, A. SoCIN: a parametric and scalable Network-on-Chip. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS, 16, 2003, São Paulo.
Proceedings... Los Alamitos: IEEE Computer Society , 2003. p. 169-174.
ZEFERINO, Cesar Albenes. Redes-em-Chip: arquiteturas e modelos para avaliação de área e desempenho. 2003. 242 f. Tese (Doutorado) – Universidade Federal do Rio Grande do Sul. Programa de Pós Graduação em Computação, Porto Alegre, 2003.
ZEFERINO, Cesar Albenes; SANTO, Frederico G. M. E.; SUSIN, Altamiro A. ParIS: a
parameterizable interconnect switch for networks-on-chip. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN – SBCCI, 17., 2004. Proceedings... Los Alamitos: IEEE Computer Society Press, 2004.
ZEFERINO, Cesar Albenes; KREUTZ, Márcio Eduardo.; BRUCH, Jaison Valmor.; PEREIRA, Thiago FelskyFelski.; KREUTZ, Márcio Eduardo; SUSIN, Altamiro Amadeu.; ZEFERINO, Cesar Albenes. . Avaliação de desempenho de Rede-em-Chip modelada em SystemC. In: WORKSHOP
EM DESEMPENHO DE SISTEMAS COMPUTACIONAIS E DE COMUNICAÇÃO, 2007, Rio de Janeiro. Anais do XXVII Congresso da Sociedade Brasileira de Computação. Porto Alegre: SBC, 2007.
