CASSIANO AUGUSTO PEREIRA MARTINS
DESENVOLVIMENTO DE HARDWARE PARA AQUISIÇÃO DE SINAIS E PROCESSAMENTO DE ALGORITMOS DE PROTEÇÃO E CONTROLE
CAMPINAS 2017
CASSIANO AUGUSTO PEREIRA MARTINS
DESENVOLVIMENTO DE HARDWARE PARA AQUISIÇÃO DE SINAIS E PROCESSAMENTO DE ALGORITMOS DE PROTEÇÃO E CONTROLE
Dissertação apresentada à Faculdade de Engenharia Elétrica e de Computação da Universidade Estadual de Campinas como parte dos requisitos exigidos para a obtenção do título de Mestre em Engenharia Elétrica, na Área de Energia Elétrica.
Orientadora PROFESSORA DRA. MARIA CRISTINA DIAS TAVARES
ESTE EXEMPLAR CORRESPONDE À VERSÃO FINAL DISSERTAÇÃO/TESE DEFENDIDA PELO ALUNO CASSIANO AUGUSTO PEREIRA MARTINS E ORIENTADO PELA PROFESSORA DRA. MARIA CRISTINA DIAS TAVARES
CAMPINAS 2017
Candidato: Cassiano Augusto Pereira Martins - RA: 162557 Data da Defesa: 11 de Dezembro de 2017
Título da Dissertação: Desenvolvimento de Hardware Para Aquisição de Sinais e Processamento de Algoritmos de Proteção e Controle
Profa. Dra. Maria Cristina Dias Tavares (Presidente, FEEC/UNICAMP) Dr. Renzo Grover Fabián Espinoza (UFPB)
Prof. Dr. Ricardo Caneloi dos Santos (UFABC)
Ata da defesa com as respectivas assinaturas dos membros encontra-se no processo de vida acadêmica do aluno.
Dedico esse trabalho à minha família, meus pais Nelson Garcia Martins, Rosiene Martins Pereira Garcia, também aos meus irmãos Ana Clara Pereira Martins e Carlos Eduardo Pereira Martins. Por se abdicarem de suas prioridades e se esforçarem me apoiando sempre para que a conclusão desse trabalho fosse possível.
À memória de Cintia Amélia de Souza, minha querida prima que muito me auxiliou, me fez ver a vida com mais clareza e empatia.
À Deus por renovar a cada manhã minhas forças e por abrir os caminhos para que eu possa alcançar meus objetivos.
Á Professora Maria Cristina Dias Tavares pela atenção e dedicação empenhada em me orientar. Sou grato por acreditar em minha capacidade e por transmitir sempre a tranquilidade, o conhecimento e a determinação necessária para conseguir o sucesso na realização do trabalho.
À CAPES pelo apoio financeiro no decorrer da pesquisa e a UNICAMP por toda estrutura disponibilizada.
Aos colegas de laboratório Ozenir Dias e Fabiano Magrin, também ao meu primo e amigo Gustavo Retuci Pinheiro pelo auxílio no desenvolvimento deste trabalho.
À Srª. Wilma Martins Garcia Souza e sua família, os quais sem o apoio a mim desprendido seria impossível chegar até aqui.
Aos meus amigos que sempre foram pacientes e proporcionaram bons momentos, me apoiando sempre que precisei.
“Quem conhece Deus não o descreve. Quem descreve a Deus não o conhece.”
Este trabalho apresenta uma plataforma genérica de testes para algoritmos de proteção e controle aplicados a sistemas elétricos de potência desenvolvidos pelos pesquisadores do Laboratório de Estudos de Transitórios Eletromagnéticos e de Proteção em Sistemas de Potência (LTRANSP) da Universidade Estadual de Campinas (UNICAMP).
Os novos algoritmos de proteção e controle desenvolvidos pelos pesquisadores do LTRANSP utilizam sinais elétricos que muitas vezes não estão disponíveis nos relés programáveis comerciais. Estes sinais podem ser tanto valores instantâneos das grandezas elétricas quanto fasores harmônicos, que normalmente não são disponibilizados pelos equipamentos comerciais. Para que as novas funções de proteção e controle, que são desenvolvidas pelos pesquisadores, possam ser testadas faz-se necessário produzir um ambiente que trate os sinais elétricos de forma genérica, permitindo acesso tanto aos sinais instantâneos quanto aos fasores harmônicos. Outra funcionalidade importante do ambiente de teste é que ele precisa disponibilizar os sinais numa elevada taxa de amostragem para poder ser utilizado em um simulador digital em tempo real, e também que tenha um ambiente para a programação dos controles.
Desta forma, pode-se dizer que o resultado da presente pesquisa é um protótipo de relé programável para testes de novos algoritmos de proteção e controle para uso em simuladores digitais em tempo real.
Palavras-chave: Plataforma de teste, Simulação digital em tempo real, RTDS, Fasores harmônicos, Sistema elétrico de potência.
This work presents a generic platform for testing protection and control algorithms applied to electrical power systems developed by the researchers of the Electromagnetic Transients and Protection in Power Systems Research Laboratory (LTRANSP) of the University of Campinas (UNICAMP).
The new protection and control algorithms developed by the LTRANSP researchers need to manipulate electrical power system signals that mostly are not available in commercial programmable relays. These signals can be either instantaneous values or harmonic phasors. To have new protection and control functions tested and enhanced it is necessary to develop a platform that can manipulate those signals in an arbitrary form. Another important feature is that the platform must deliver the signals in a high sample rate, in order to communicate with real time simulators, and also that it is a programmable platform to insert the control codes.
The developed platform functions as a programmable relay that allows the testing of new protection and control algorithms to be used in a real time digital simulator.
Keywords: Test platform, Real-time digital simulation, RTDS, Harmonic phasor, Electrical power systems.
Figura 1: Representação de filtros. ... 28
Figura 2: Comportamento do filtro. ... 29
Figura 3: MSP432P401R. ... 31
Figura 4: Diagrama de blocos do sistema de clock. ... 34
Figura 5: Modo Ascendente. ... 36
Figura 6: Intervalos de tempo no modo contínuo. ... 37
Figura 7: Saída no modo ascendente/decrescente. ... 38
Figura 8: Etapas do projeto. ... 40
Figura 9: Hardware RTDS. ... 42
Figura 10: Módulo RSCAD-Draft e biblioteca. ... 45
Figura 11: Módulo RSCAD-RunTime e biblioteca. ... 45
Figura 12: Método de religamento tradicional. ... 46
Figura 13: Silhueta da torre de transmissão... 48
Figura 14: Diagrama unifilar do sistema. ... 51
Figura 15: Sistema elétrico simulado no RTDS. ... 52
Figura 16:Ambiente de programação do CCS. ... 54
Figura 17: Ambiente de simulação do Multisim. ... 56
Figura 18: Ambiente de trabalho do FilterPro. ... 58
Figura 19: Diagrama de etapas do projeto. ... 59
Figura 20: Influência da ordem n no comportamento do filtro. ... 60
Figura 21: Input offset voltage e input offset current do amplificador operacional CA3140. ... 62
Figura 22: Input offset voltage e input offset current do amplificador operacional LM324. ... 63
Figura 23: Slew rate do amplificador operacional CA3140. ... 63
Figura 24: Slew rate do amplificador operacional 324 do amplificador operacional LM324. ... 64
Figura 25: Output voltage para alimentação de ±15V do amplificador operacional CA3140. ... 65
Figura 26: Output voltage amplificador operacional LM324. ... 65
Figura 29: Esquemático do circuito criado no Multisim. ... 67
Figura 30: Esquemático completo do circuito criado no Multisim. ... 68
Figura 31: Circuito eletrônico montado em protoboard. ... 69
Figura 32: Diagrama do teste no protoboard. ... 69
Figura 33: Teste com circuito eletrônico montado em protoboard. ... 70
Figura 34: Filtro em placa de circuito impresso. ... 71
Figura 35: Diagrama de bloco com teste da placa em circuito impresso. ... 71
Figura 36: Teste com filtro em placa de circuito impresso. ... 72
Figura 37: Teste com filtro em placa de circuito impresso conectado a placa MSP432P401R. ... 72
Figura 38: Diagrama de blocos do teste com o RTDS gerando sinal com harmônicas. 73 Figura 39: Diagrama de blocos do teste com o RTDS. ... 74
Figura 40: Teste com todos os equipamentos conectados. ... 74
Figura 41: Formas de onda obtidas no Multisim. ... 76
Figura 42: Diagrama de Bode obtido no Multisim. ... 77
Figura 43: Diagrama de Bode 2 obtido no Multisim. ... 78
Figura 44: Diagrama de Bode 3 obtido no Multisim. ... 78
Figura 45: Diagrama de Bode 4 obtido no Multisim. ... 79
Figura 46: Diagrama de Bode 5 obtido no Multisim. ... 80
Figura 47: Formas de onda de entrada e saída... 80
Figura 48: Intervalo entre as amostras. ... 82
Figura 49: Recomposição da senoide pelo Excel. ... 83
Figura 50: Sinal gerado no RTDS com harmônicas. ... 84
Figura 51: Sinal com harmônicas na saída do filtro. ... 84
Figura 52: Tensão fase-terra no terminal emissor da fase A (sob falta). ... 86
Figura 53: Corrente de falta. ... 86
Tabela 1: Disparo da interrupção de acordo com o modo. ... 39
Tabela 2: Lista de materiais. ... 41
Tabela 3: Dados dos cabos para-raios e de fase. ... 48
Tabela 4:Parâmetros básicos dos reatores de fase em derivação... 49
Tabela 5: Parâmetros básicos dos reatores de neutro. ... 49
Tabela 6: Dados dos geradores utilizados. ... 50
Tabela 7: Curva de magnetização do transformador. ... 50
Tabela 8: Principais dados do transformador. ... 50
Tabela 9: Características do sinal. ... 62
Tabela 10: Comparação de resultados ... 81
Tabela 11: Valores das amostras. ... 82
Tabela 12: Valores dos fasores. ... 83
1 INTRODUÇÃO ... 16
1.1 RELEVÂNCIA E MOTIVAÇÃO DA PESQUISA ... 16
1.2 JUSTIFICATIVA ... 18 1.3 OBJETIVO GERAL ... 18 1.3.1 Objetivos Específicos ... 19 1.4 CONTRIBUIÇÕES DA PESQUISA ... 19 1.5 ESTRUTURA DO TRABALHO ... 20 1.6 TRABALHO SUBMETIDO ... 20 2 REVISÃO BIBLIOGRÁFICA ... 21 2.1 INTRODUÇÃO ... 21
2.2 PLATAFORMAS PARA TESTE DE ALGORITMOS EM SIMULADORES EM TEMPO REAL ... 21
2.3 CONDICIONAMENTO DO SINAL ... 22
2.3.1 Amplificadores Operacionais ... 24
2.3.1.1 Características Ideais de um Amplificador Operacional ... 24
2.3.1.2 Circuitos práticos com Amplificador Operacional... 25
2.3.1.3 Parâmetros de um Amplificador Operacional ... 26
2.3.1.3.1 Limites de Sinais de Entrada ... 26
2.3.1.3.2 Taxa de Variação (Slew Rate) ... 26
2.3.1.3.3 Tensão de Saída (Output Voltage) ... 26
2.3.1.3.4 Largura de Banda (Bandwidth) ... 26
2.3.2 Filtro Ativo ... 27
2.3.2.1 Ressonância ... 30
2.3.2.2 Fator de Qualidade e Seletividade ... 30
2.4.1.1 Processamento ... 32
2.4.1.2 Clock ... 32
2.4.1.3 Conversor Analógico Digital ... 35
2.4.1.3.1 Clock Para o Sistema de Conversão ... 35
2.4.1.4 Timer_A ... 36
2.4.1.4.1 Modo Ascendente ... 36
2.4.1.4.2 Modo Contínuo ... 37
2.4.1.4.3 Modo Ascendente/Decrescente ... 37
2.4.1.4.4 Blocos de Captura e Comparação ... 38
3 MATERIAIS E MÉTODOS ... 40
3.1 REAL TIME DIGITAL SIMULATOR (RTDS) ... 42
3.1.1 Hardware Do RTDS ... 42
3.1.2 Software Do RTDS (Rscad) ... 44
3.2 ALGORITMO A SER TESTADO ... 45
3.3 DESCRIÇÃO DO SISTEMA ELÉTRICO ... 47
3.4 CODE COMPOSER STUDIO (CCS) ... 53
3.5 MULTISIM ... 55
3.6 FILTERPRO ... 57
3.7 FILTRO ... 59
3.8 AMPLIFICADOR OPERACIONAL ... 61
3.8.1 Input Offset Voltage E Input Offset Current ... 62
3.8.2 Slew Rate ... 63
3.8.3 Output Voltage ... 64
3.8.4 Largura De Banda (Bandwidth) ... 65
4 TESTES ... 67
4.3 TESTE DO FILTRO EM PLACA DE CIRCUITO IMPRESSO... 70
4.4 TESTE DA LEITURA DAS HARMÔNICAS ... 73
4.5 TESTE FINAL ... 73
5 RESULTADOS ... 76
5.1 RESULTADOS OBTIDOS NO MULTISIM ... 76
5.2 RESULTADOS DO CIRCUITO NO PROTOBOARD ... 80
5.3 RESULTADOS DO FILTRO EM PLACA DE CIRCUITO IMPRESSO .... 81
5.4 RESULTADO DA LEITURA DAS HARMÔNICAS ... 84
5.5 RESULTADOS FINAIS ... 85
6 CONCLUSÕES E SUGESTÕES PARA TRABALHOS FUTUROS ... 88
6.1 SUGESTÕES PARA TRABALHOS FUTUROS ... 89
7 REFERÊNCIAS ... 90
1 INTRODUÇÃO
1.1 RELEVÂNCIA E MOTIVAÇÃO DA PESQUISA
O Sistema Interligado Nacional, SIN, está em constante expansão. É necessário que as perturbações decorrentes dessas expansões, como a entrada de novas linhas de transmissão, unidades geradoras e componentes de proteção, sejam previamente identificadas e protegidas.
Há algum tempo as simulações digitais do sistema de proteção não eram realizadas em tempo real, isso devido à baixa velocidade de processamento dos hardwares existentes. Assim era necessário utilizar programas em malha aberta como o ATP (Alternative Transient Program) e analisar os gráficos de tensão e corrente gerados pelo software. O próximo passo consistia em aplicar esses sinais em malas de teste que iriam interagir com os relés de proteção. Essa complexidade era um limitante quando se pretendia analisar vários cenários do sistema elétrico. O estudo era demorado e oneroso, em função do custo de cada equipamento e do tempo para conexão dos mesmos. Além disso, a confiabilidade era baixa devido à possibilidade de falhas nas conexões [1].
O Real Time Digital Simulator, RTDS, [2] é um equipamento de simulação digital em tempo real que permite que simulações complexas sejam totalmente realizadas em ambiente virtual, o RSCAD, incluindo a modelagem de relés de proteção, unidades geradoras e todos os componentes de um sistema elétrico, num tempo de processamento extremamente pequeno. É possível analisar vários sinais do sistema e disponibilizá-los nas saídas do hardware, o RTDS, que é conectado aos equipamentos de proteção e controle. Desta forma podemos utilizar este simulador numa malha fechada.
O ambiente virtual do RTDS, o RSCAD, possui modelos genéricos para funções de proteção, que são adequados para vários estudos. Buscando uma precisão dos resultados ainda maior do que a fornecida pelos modelos genéricos foram desenvolvidos modelos específicos de relés por pesquisadores do LTRANSP - Laboratório de Estudos de Transitórios Eletromagnéticos e de Proteção em Sistema de Potência da Faculdade de Engenharia Elétrica e Computação da UNICAMP. Foram desenvolvidos também vários algoritmos de proteção e controle com características específicas e inovadoras. Com o
auxílio do simulador em tempo real foi possível testar a consistência dos algoritmos desenvolvidos, avaliando a resposta dinâmica do sistema elétrico de potência em tempo real.
Contudo, todo o estudo estava contido no ambiente virtual, o que, em certa medida, restringia a validação dos algoritmos. Fazia-se necessário externalizar os sinais de tensão e corrente e tratá-los em equipamentos semelhantes aos que são utilizados em campo, como os relés de proteção e controle.
Surge então a necessidade de desenvolver um hardware que seja uma plataforma de testes que possa receber os sinais gerados pelo RTDS, executando os algoritmos de proteção e controle que foram desenvolvidos pelos pesquisadores. Os testes dos algoritmos poderão, enfim, ser retirados do ambiente virtual, tornando-os mais reais. Desta forma, pode-se comparar os resultados obtidos nas simulações com os produzidos pelos algoritmos existentes, e gerar um protótipo dos relés de proteção e controle baseados nos algoritmos desenvolvidos pelo grupo de pesquisa.
Os algoritmos desenvolvidos pelos pesquisadores foram escritos em linguagem C, e buscam analisar vários problemas no sistema elétrico, como faltas em linha de transmissão, faltas internas em transformadores, correção da distorção produzida pela saturação de TC’s, alterações durante a energização do equipamento, dentre outros.
Na presente pesquisa foi desenvolvida uma plataforma de teste que realiza a aquisição do sinal gerado pelo RTDS através de uma entrada de alta impedância, filtra o sinal para eliminar os erros na aquisição dos dados e amostra o sinal. O algoritmo a ser testado é codificado na plataforma, que interage com o simulador em tempo real, realizando a função de um relé de proteção programável.
Para teste da plataforma foi codificado um algoritmo de religamento monopolar adaptativo rápido. Esse algoritmo utiliza fasores fundamental e harmônicos do sinal de entrada [1]. A plataforma, portanto, condiciona o sinal de entrada, obtém os fasores harmônicos e consegue operar conforme desejado, que neste caso consiste em identificar a extinção do defeito elétrico e religar o sistema de transmissão com segurança.
1.2 JUSTIFICATIVA
Os novos algoritmos de proteção e controle desenvolvidos pelos pesquisadores do LTRANSP a serem utilizados no simulador em tempo real precisam manipular grandezas elétricas que são fornecidas já condicionadas em valores secundários pelos equipamentos de medição de tensão e corrente, especificamente os transformadores de potencial e de corrente. Muitas vezes as novas funções de proteção e controle precisam utilizar sinais diretamente no domínio do tempo ou pode ser necessário obter fasores harmônicos, o que normalmente não é disponibilizado nos relés programáveis comerciais.
Assim é necessário o desenvolvimento de uma plataforma de teste genérica, onde seja possível tratar os sinais em qualquer formato e programá-la de acordo com a necessidade do algoritmo desenvolvido a ser testado num simulador em tempo real. Para isso, é necessário que a plataforma possa trabalhar com diferentes taxas de amostragem e que seja capaz de calcular fasores de diferentes harmônicas, ou seja, a plataforma deve permitir que o tratamento dado às grandezas a serem analisadas sejam definidos por software. É necessário que o hardware de teste tenha um bom desempenho de processamento, sabendo que o tempo de resposta é algo de suma importância nessa aplicação, uma vez que a plataforma irá interagir com um emulador do sistema elétrico numa taxa de amostragem muito elevada, especificamente um simulador digital em tempo real.
Essa plataforma de teste, ao permitir a programação dos algoritmos desenvolvidos pelos pesquisadores no laboratório, possibilita o desenvolvimento de protótipos de novos relés e controles [12].
1.3 OBJETIVO GERAL
O principal objetivo da presente pesquisa é o desenvolvimento de uma plataforma de teste genérica para programar algoritmos de proteção e controle para sistemas elétricos de potência desenvolvidos por pesquisadores do laboratório para uso no simulador digital em tempo real.
1.3.1 Objetivos Específicos
Para aplicar os algoritmos de proteção e controle em sistemas elétricos ou no simulador RTDS é preciso que a plataforma de testes tenha um processamento rápido, preciso e exato para a aquisição das medidas, condicionamento dos sinais e execução do algoritmo. O objetivo deste trabalho é desenvolver um hardware que possa ser conectado ao Simulador Digital em Tempo Real (RTDS), que execute os novos algoritmos de proteção e controle desenvolvidos. Para alcançar esse resultado foram estabelecidos os objetivos secundários listados abaixo:
• Modelar um sistema elétrico de potência no RTDS;
• Desenvolver uma plataforma que condicione os sinais elétricos e execute os algoritmos em uma elevada taxa de amostragem;
• Utilizar a plataforma para testar um algoritmo como se fosse um relé digital programável.
1.4 CONTRIBUIÇÕES DA PESQUISA
Este trabalho tem como principal contribuição desenvolver uma plataforma de teste que realiza a aquisição de um sinal elétrico em alta taxa de amostragem, tratamento do sinal para eliminar os erros na aquisição dos dados e amostragem o sinal. O algoritmo a ser testado é codificado na plataforma, que interage com o simulador em tempo real, realizando a função de um relé de proteção programável.
Para teste da plataforma foi codificado um algoritmo de religamento monopolar adaptativo rápido. Esse algoritmo utiliza fasores fundamental e harmônicos do sinal de entrada [18]. A plataforma, portanto, condiciona o sinal de entrada, obtém os fasores harmônicos e consegue operar conforme desejado, que neste caso consiste em identificar a extinção do defeito elétrico e religar o sistema de transmissão com segurança.
Ao longo do trabalho é apresentado de forma clara e sequencial as etapas para o desenvolvimento da plataforma, permitindo que o trabalho possa ser reproduzido e
utilizado em futuras pesquisas. No Apêndice A é apresentada a estimativa do custo da plataforma.
1.5 ESTRUTURA DO TRABALHO
Esta dissertação encontra-se organizada em seis capítulos, sendo o presente capítulo o introdutório, apresentando o tema da pesquisa, objetivos e motivações, as principais contribuições da pesquisa e organização do trabalho.
No capítulo 2 são apresentadas algumas pesquisas semelhantes e posteriormente é feita uma revisão sobre conceitos que serão utilizados no desenvolvimento do projeto.
No capítulo 3 são descritas as etapas do desenvolvimento do projeto. No capítulo 4 são apresentados alguns testes realizados.
O capítulo 5 apresenta os resultados dos testes descritos no capítulo anterior. No capítulo 6 são apresentadas as conclusões do trabalho e os trabalhos futuros.
1.6 TRABALHO SUBMETIDO
O trabalho abaixo indicado foi submetido durante a pesquisa.
− Cassiano Martins, M. C. Tavares; Hardware para aquisição de sinais e
processamento de algoritmos de proteção e controle; XXIV Seminário
Nacional de Produção e Transmissão de Energia Elétrica, Curitiba • 22 a 25 de outubro • 2017 (resumo submetido).
2 REVISÃO BIBLIOGRÁFICA
2.1 INTRODUÇÃO
Diversos autores que utilizam simuladores em tempo real para o desenvolvimento de novas funções de proteção e controle (FPC) têm dificuldade de efetuar a validação dos trabalhos fora do ambiente virtual. Realizando a simulação no ambiente virtual, tem-se de fato uma validação do conceito. Porém, a implementação em hardware possibilita que a função de proteção e controle interaja com o sistema elétrico, colocando a simulação em um patamar mais próximo da realidade.
Neste capítulo apresentamos algumas pesquisas que são semelhantes à realizada nesse trabalho. Posteriormente é apresentada uma revisão bibliográfica dos conceitos que são essenciais para o desenvolvimento da plataforma de teste, tanto para o condicionamento do sinal elétrico como para a programação e teste do algoritmo.
O estudo apresentado neste capítulo foi necessário para que os problemas que surgem no desenvolvimento de uma plataforma genérica de teste sejam conhecidos e solucionados. Esta etapa demandou um grande tempo de pesquisa e envolve principalmente conhecimentos em duas áreas, sendo elas a eletrônica analógica no condicionamento de sinais e a eletrônica digital na programação do hardware de processamento. Esses conhecimentos são necessários para que o algoritmo seja executado com perfeição, pois sua execução só se dará de forma correta se o sinal condicionado chegar com integridade até a placa de processamento e se a placa estiver configurada corretamente para realizar a extração do sinal necessário para o algoritmo, que no presente estudo consistiu nos fasores. Outra característica importante é a taxa de processamento, uma vez que a plataforma deve operar em tempo real.
2.2 PLATAFORMAS PARA TESTE DE ALGORITMOS EM SIMULADORES EM TEMPO REAL
O primeiro trabalho sobre o tema no Brasil foi desenvolvido na Universidade Federal do ABC [15] que utilizou hardwares comercializados pela National Instruments, especificamente o chassi cDAQ-9172 e o cRIO-9073. Foi implementado um algoritmo
baseado em Redes Neurais Artificiais para detecção de ilhamento de geradores distribuídos. O chassi cDAQ-9172 faz a aquisição e condicionamento dos sinais e o chassi cRIO-9073 faz todo o processamento. Desta forma não foi desenvolvida a plataforma de teste, mas tão somente utilizadas ferramentas existentes. Este trabalho difere largamente do presente, uma vez que no nosso trabalho desenvolvemos o chassi de aquisição e condicionamento dos sinais e efetuamos a comunicação com o chassi de processamento.
Outro trabalho identificado foi desenvolvido na Universidade Federal de Campina Grande [16], especificamente um hardware para condicionamento de sinal que utilizou um DSP (Digital Signal Processor) para executar o algoritmo, algo muito parecido com o que foi desenvolvido no presente trabalho. A finalidade do hardware foi executar um algoritmo para religamento tripolar, detectando a passagem por zero do sinal de cada fase para realizar o religamento. O presente trabalho difere do anterior por ser uma plataforma de teste que pode tratar diversos algoritmos, enquanto que no trabalho [16] o hardware é dedicado para o religamento tripolar controlado. Pretende-se que na plataforma ora desenvolvida diferentes algoritmos possam ser implementados, tendo sido, contudo, codificado somente um algoritmo teste de religamento monopolar adaptativo rápido para validar o funcionamento da plataforma. No futuro ela será expandida de modo a ser utilizada para outros testes de FPC.
2.3 CONDICIONAMENTO DO SINAL
O sinal que é analisado pela plataforma de teste genérica é um sinal do sistema elétrico de potência simulado em um ambiente digital que opera em tempo real, o RTDS. Esse simulador possui um hardware onde sinais da simulação podem ser disponibilizados fisicamente (externalizados). Estes sinais digitais são transformados para sinais analógicos de baixa potência que podem ser amplificados através de uma caixa amplificadora e aplicados a relés comerciais. Alguns relés também são capazes de receber esses sinais em níveis reduzidos, dispensando a utilização da caixa de amplificação.
Nesse trabalho não será utilizado a caixa de amplificação, uma vez que o objetivo é testar os algoritmos desenvolvidos no laboratório, concluiu-se que a etapa de amplificar os sinais para depois atenuá-los não traria grandes contribuições ao trabalho.
Mesmo não amplificando esses sinais, são necessários alguns cuidados antes que o sinal seja inserido na placa que realizará a conversão analógico-digital. É necessário que o hardware que realizará a leitura desse sinal possua uma alta impedância de entrada, para que o sinal não sofra distorções e atenuações. Adicionalmente é necessário realizar uma filtragem desse sinal. Como o sinal é gerado através de chaveamentos é possível que o sinal contenha harmônicas de altas frequências. Além disto, durante a transmissão do sinal do simulador até a placa processadora pode ocorrer interferências, e ainda na própria simulação do sistema elétrico de potência podem haver harmônicas de altas frequências indesejadas ao algoritmo. Durante o processo de conversão analógico-digital, se não for obedecido o critério de Nyquist, o tratamento digital não será capaz de distinguir alguns sinais, podendo gerar sinais espúrios. Os sinais e as harmônicas a serem utilizadas no algoritmo necessitam ter no máximo a metade da frequência de amostragem para que o critério de Nyquist seja obedecido e o tratamento digital possa distinguir corretamente todos os sinais [1].
Surge então a necessidade de produzir um filtro passa-baixa, que nesse caso foi escolhido como um filtro anti-aliasing. O efeito aliasing é um fenômeno que ocorre durante o processo de conversão analógico-digital, onde componentes do sinal de frequências superiores se superpõem às componentes do sinal de frequências inferiores, o que ocorre quando da não observância do critério de Nyquist.
A seguir são apresentados os condicionantes que definiram as características dos amplificadores utilizados.
− Para garantir que o hardware possua uma alta impedância de entrada utilizou-se um amplificador operacional MOSFET, que possui uma impedância de entrada da ordem de 1,5 TΩ [19].
− Para implementar o filtro anti-aliasing foi utilizado outro amplificador operacional, sendo que suas características serão discutidas no capítulo 3. Para projetar esse filtro e entender todos os cuidados a serem observados durante o desenvolvimento da plataforma de teste genérica foi realizado um estudo sobre amplificadores operacionais que é apresentado no item 2.3.1. Nesse estudo são apresentadas as características ideais de amplificadores operacionais, os circuitos que podem ser implementados com esses amplificadores e, por fim, os parâmetros importantes que devem ser observados na escolha dos amplificadores operacionais para a implementação de um circuito digital.
Os filtros podem ser passivos, ativos ou digitais. Nesse trabalho são utilizados filtros ativos e digitais. Existe também uma grande variedade de respostas e topologias de filtros ativos, então no item 2.3.2 é apresentado um estudo realizado sobre filtros.
2.3.1 Amplificadores Operacionais
“Um amplificador operacional, ou amp-op, é um amplificador diferencial de ganho muito alto com impedância de entrada muito alta e impedância de saída baixa” [4].
O termo amplificador operacional foi utilizado pela primeira vez em 1941 em uma patente de Karl D. Swartzel, da Bell Labs. Esse amplificador era capaz de realizar a operação de soma dos sinais de entrada. Os amplificadores operacionais nasceram da necessidade de amplificar sinais em linhas telefônicas. As linhas telefônicas, muitas vezes com milhares de quilômetros de comprimento, necessitavam de amplificadores para reforçar o sinal. Para isso, eram utilizados circuitos com componentes em um tubo a vácuo, conhecidos como válvulas. Assim vários desses circuitos eram implementados ao longo da linha. Esses amplificadores possuíam ganho constante e limitado, além de serem muito sensíveis a umidade e variações de temperatura. O engenheiro Harry Black, teve a ideia de implementar um circuito com ganho controlável através de uma realimentação negativa, daí obteve-se a concepção dos amplificadores operacionais [3].
A necessidade de realizar operações matemáticas, tais como, soma, subtração e integração em computadores analógicos, popularizaram os amplificadores operacionais na eletrônica. Com o surgimento dos semicondutores, os tubos à vácuo foram substituídos por transistores, diminuindo o tamanho dos componentes [3].
2.3.1.1 Características Ideais de um Amplificador Operacional
Dentre as características ideais dos amplificadores operacionais, podemos destacar [5]:
• Resistência de entrada infinita; • Resistência de saída nula;
• Ganho de tensão infinito;
• Resposta de frequência infinita (CC a infinitos Hertz); • Insensibilidade à temperatura (DRIFT nulo).
Sabe-se que não é possível atingir as características ideais, porém, com os avanços tecnológicos os amplificadores operacionais sofreram melhoramentos que tornaram possíveis um bom desempenho. Entre os vários modelos de amplificadores operacionais, cada um foi implementado com foco no melhoramento de alguns parâmetros, tentando manter o mesmo nível de qualidade nos demais elementos, ou seja, foram desenvolvidos modelos específicos para uso em determinadas aplicações. Assim, o preço dos amplificadores operacionais varia muito e, em conformidade com o que se espera do componente, cabe ao projetista definir o componente ótimo para sua aplicação.
2.3.1.2 Circuitos práticos com Amplificador Operacional
O amplificador operacional pode ter diferentes aplicações, isso dependerá de conexões dos sinais de entrada e do tipo de realimentação. Entre essas aplicações pode-se definir um amplificador inversor, amplificador não-inversor, pode-seguidor unitário, amplificador somador, integrador e diferenciador.. Além das aplicações apresentadas abaixo, os amplificadores podem ser utilizados para implementar comparadores, osciladores, temporizadores, geradores de onda dente-de-serra e filtros ativos [5].
Os amplificadores operacionais foram utilizados neste projeto por garantirem uma alta impedância de entrada no filtro ativo desejado, porém é importante ressaltar que há uma grande variedade de circuitos que podem ser implementados utilizando amplificadores operacionais.
2.3.1.3 Parâmetros de um Amplificador Operacional
2.3.1.3.1 Limites de Sinais de Entrada
São os limites mínimos de tensão e de corrente, denominados em inglês de Input
Offset Voltage e Input Offset Current. Abaixo desses limites não se pode garantir que
haja amplificação do sinal de entrada.
2.3.1.3.2 Taxa de Variação (Slew Rate)
É a máxima taxa de variação da tensão de saída por unidade de tempo, pode ser entendida como um tempo de resposta. É um fator importante, pois pode limitar a operação do amplificador em altas frequências e em aplicações que não podem haver atrasos [5][6].
2.3.1.3.3 Tensão de Saída (Output Voltage)
Este parâmetro indica a máxima e a mínima tensão que o amplificador operacional pode disponibilizar em sua saída. Embora o amplificador seja alimentado, por exemplo, com uma tensão de +15 V e -15 V, essas tensões não podem ser disponibilizadas nas saídas devido às perdas internas [6].
2.3.1.3.4 Largura de Banda (Bandwidth)
Esse parâmetro está ligado ao slew rate e corresponde à faixa de frequência que o amplificador operacional pode operar, porém, a largura de banda varia com o valor de amplificação. A largura de banda tende a ser menor para altos valores de amplificação; nos manuais ela é apresentada para o ganho unitário [6].
2.3.2 Filtro Ativo
Como dito no item 2.3, neste trabalho é necessário realizar a conversão analógico-digital de um sinal, e ainda extrair os fasores das harmônicas contida neste sinal. Para isso é necessário obedecer ao teorema de Nyquist, onde o sinal deve ser amostrado com o dobro da frequência do sinal que se deseja converter. Assim, é necessário utilizar um filtro passa-baixa que elimine as frequências maiores do que a metade da frequência de amostragem, pois na conversão analógico-digital não será possível distinguir esses sinais. Se as altas frequências não forem eliminadas pode ocorrer o efeito aliasing, onde sinais de frequências elevadas se superpõem aos sinais de frequências menores. Então, o filtro utilizado nesse trabalho é um filtro anti-aliasing [1]. Há outras características muito importantes que devem ser estudas para que se obtenha do filtro a resposta esperada. Nesta seção é apresentada uma breve conceituação do filtro foi implementado.
“Um filtro elétrico é um quadripolo capaz de atenuar determinadas frequências do espectro do sinal de entrada e permitir a passagem das demais. ” [5].
Os filtros ativos possuem muitas vantagens sobre os filtros passivos, como um excelente desempenho quando se pretende filtrar e amplificar sinais com amplitudes muito baixas e tamanho físico reduzido quando se pretende trabalhar com sinais de baixas frequências. Implementando filtros em cascata pode-se obter filtros de características complexas [5].
Os Filtros podem ser classificados pela função executada, sendo elas [5]:
• Passa-baixa: O filtro permite a passagem de sinais abaixo de uma frequência de corte;
• Passa-alta: Permite a passagem de sinais acima de uma frequência de corte; • Rejeita-faixa: O filtro permite a passagem de sinais abaixo de uma frequência
de corte e acima de outra frequência de corte, rejeitando os sinais que se encontram no intervalo entre as duas frequências;
• Passa-faixa: Elimina sinais abaixo de uma frequência de corte e acima de outra frequência de corte, permitindo a passagem de sinais compreendido no intervalo entre essas duas frequências.
A representação desses filtros se dá conforme apresentado na Figura 1.
Fonte: Antonio Pertence Junior, 5ª ed., p. 192. Figura 1: Representação de filtros.
A Figura 2 traz um exemplo do comportamento do filtro, em um gráfico de ganho por frequência, exibindo as faixas de corte, transição e passagem.
Como foi dito no início dessa seção, os filtros ativos possuem vantagens sobre os filtros passivos, sendo que essas duas definições são feitas pela classificação dos filtros em função da tecnologia empregada. Os filtros passivos são construídos com componentes passivos, sendo eles, resistores, indutores e capacitores.
Já os filtros ativos atualmente são construídos, na maioria das vezes, com amplificadores operacionais. No passado os filtros ativos foram construídos com válvulas ou transistores. Tais elementos não permitiam o mesmo desempenho que obtemos hoje com os amplificadores operacionais, visto que o avanço na construção dos componentes eletrônicos permitiu a criação do amplificador operacional, que
revolucionou a área pela qualidade, redução do tamanho físico e desempenho otimizado em uma faixa ampla de frequência.
Fonte: Antonio Pertence Junior, 5ª ed., p. 194. Figura 2: Comportamento do filtro.
Os filtros ativos ainda podem ser classificados pela topologia do circuito, sendo elas Cauer, Sallen Key, Realimentação Múltipla, Variáveis de Estado e Biquadrático. A topologia de Cauer é a única que utiliza indutores, nas outras, são utilizados resistores e capacitores [5] [7].
Há ainda uma classificação quanto a resposta que é obtida pelo filtro. O filtro Butterworth possui faixas de passagem e rejeição planas, sua transição se dá de maneira menos acentuada se comparada às outras classificações. Já os filtros Chebyshev possuem oscilações na banda de passagem e na banda de rejeição, porém sua transição é um pouco mais acentuada. Já os filtros Cauer ou elípticos possuem um número menor oscilações na faixa de passagem e na faixa de rejeição, porém sua transição é abrupta. O número de oscilações e a faixa de rejeição variam de acordo com a ordem do filtro [5] [7].
Existem também os filtros digitais, o algoritmo teste utiliza um filtro digital como citado no item 2.3, porém a implementação desse tipo de filtro não faz parte do escopo deste trabalho. Então, nesse parágrafo faz-se apenas uma breve citação, para que a função desse filtro seja compreendida. Esses filtros necessitam que o sinal analógico seja convertido para digital, assim o sinal terá uma sequência de valores binários que representará uma amostra do sinal analógico, então o filtro digital toma a decisão de eliminar ou amplificar tais sinais. O filtro digital utilizado nesse trabalho é um filtro passa-faixa, que separa as harmônicas que são utilizadas no algoritmo. Pode-se ou não
converter o sinal novamente em um sinal analógico e disponibilizá-lo na saída. A utilização desse tipo de filtro exige um conhecimento em análise e processamento de sinais digitais. Os filtros digitais são implementados em códigos de programação e muitas vezes, como no caso desse trabalho, são utilizados para obter um sinal do qual se pretende extrair informações e processá-las, assim não é necessário que seja convertido novamente em sinal analógico [5].
2.3.2.1 Ressonância
Nos filtros ativos existe um valor de frequência onde se observa a impedância mínima (reatâncias indutiva e capacitiva do circuito se cancelam para esta frequência), nesse ponto é definida a frequência ressonante. Esse ponto é utilizado para definir as frequências de corte de um filtro, que serão as frequências onde o sinal terá metade da potência do ponto de frequência ressonante.
2.3.2.2 Fator de Qualidade e Seletividade
Utiliza-se a frequência de ressonância para se definir um fator de qualidade do filtro. A largura de faixa do filtro é definida pela relação entre a frequência de ressonância pelo fator de qualidade do filtro. Assim, quanto maior o fator de qualidade, menor será a largura de faixa desse circuito, ou seja, o filtro terá maior seletividade [5].
2.4 CONVERSÃO ANALÓGICO-DIGITAL E PROCESSAMENTO
A etapa seguinte após o condicionamento do sinal descrito no item 2.3 é a codificação do algoritmo. Nessa parte do projeto são realizadas a amostragem do sinal, a conversão digital-analógico e também é nessa fase projeto que o algoritmo teste é programado e executado. Todas essas etapas são realizadas na placa de desenvolvimento MSP432P401R da Texas Instruments.
Para que todas essas etapas sejam executadas corretamente é necessário que muitas configurações sejam realizadas. A configuração da placa é realizada por software
e para programá-la é necessário o conhecimento do hardware a ser utilizado. No item 2.4.1 é descrito o hardware utilizado, onde é analisada a capacidade de processamento do microcontrolador e todo o seu sistema de clock, um requisito essencial para codificação em tempo real. É importante ressaltar que para a inserção dos futuros novos algoritmos na plataforma não será necessário reprogramá-la totalmente, não sendo, portanto, necessário conhecer o hardware que é descrito nesse item.
2.4.1 Placa De Desenvolvimento MSP432P401R
Fonte: Guia do Usuário SLAU597C-Março 2015 - Revisado em março de 2017 Figura 3: MSP432P401R.
A placa de desenvolvimento MSP432P401R, exibida na Figura 3, tem por finalidade facilitar o uso do microcontrolador MSP432P401R, que é um microcontrolador de baixo consumo de energia fabricado pela TEXAS INSTRUMENTS. Essa placa é subdividida em duas partes, uma é um gravador com depurador que fica responsável pela comunicação entre o microcontrolador e o computador, a outra parte é responsável por, entre outras funções, possibilitar o acesso às portas de entrada e saída do microcontrolador. A Placa possui três botões, sendo um reset e os outros dois são disponibilizados para serem utilizados com funções definidas
pelo programador. Além dos botões são disponibilizados dois leds que ficam à disposição do programador.
A placa também possui todos os periféricos necessários para o funcionamento do microcontrolador como: alimentação, osciladores, comunicação UART com o computador via USB e ainda disponibiliza 5 V e 3,3 V para o usuário [8].
2.4.1.1 Processamento
O microcontrolador ARM Cortex-M4F MSP432P401R de 32 bits trabalha com um clock de até 48 MHz, suporta até 64 fontes de interrupção, possui 256 kB de memória flash, 64 kB de SRAM e 32 kB de ROM, quatro temporizadores de 16 bits com captura, compare, ou PWM, dois temporizadores de 32 bits e um RTC [8] e unidade de ponto flutuante compatível com IEEE 754 (FPU) para processo de ponto flutuante rápido [9].
2.4.1.2 Clock
O clock do sistema pode ser definido sem componentes externos, com até dois cristais externos ou com ressonadores. Abaixo são citados alguns osciladores:
• LFXTCLK: Oscilador de baixa frequência que pode ser utilizado com cristais de 37.768 Hz, ressonadores ou fontes de clock externa de até 32 kHz.
• VLOCLK: Oscilador interno com frequência típica de 10 kHz.
• REFOCLK: Oscilador interno com frequência selecionável de 32,768 Hz até 128 kHz. • DCOCLK: Oscilador interno controlado digitalmente.
• MODCLK: Oscilador interno com frequência típica de 24 MHz.
• HFXTCLK: Oscilador de alta frequência que pode ser usado com cristais ou ressonadores de 1 MHz a 48 MHz.
• SYSOSC: Oscilador interno com frequência típica de 5 MHz [9].
Existem sistemas que dividem o clock gerado pelos osciladores acima. Estes sistemas permitem que através da frequência dos osciladores seja possível obter
frequências intermediárias, que são necessárias para algumas aplicações. Segue a descrição desses sistemas:
• ACLK: Clock auxiliar. É selecionável pelo software como LFXTCLK, VLOCLK ou REFOCLK, pode ser dividido por 1, 2, 4, 8, 16, 32, 64 ou 128 e é restrito à frequência máxima de operação de 128 kHz.
• MCLK: Clock mestre. É selecionável pelo software como LFXTCLK, VLOCLK, REFOCLK, DCOCLK, MODCLK ou HFXTCLK, pode ser dividido por 1, 2, 4, 8, 16, 32, 64 ou 128.
• HSMCLK: Clock principal do subsistema. HSMCLK é selecionável pelo software como LFXTCLK, VLOCLK, REFOCLK, DCOCLK, MODCLK, HFXTCLK, pode ser dividido por 1, 2, 4, 8, 16, 32, 64 ou 128.
• SMCLK: Clock mestre do subsistema de baixa velocidade. O SMCLK usa a seleção de recurso de clock HSMCLK. O SMCLK pode ser dividido independentemente do HSMCLK em 1, 2, 4, 8, 16, 32, 64 ou 128, é limitado à metade da frequência máxima nominal de HSMCLK.
• BCLK: Clock de domínio de backup de baixa velocidade. O BCLK é selecionável pelo software como LFXTCLK e REFOCLK. Isto é usado principalmente no domínio de backup (Domínio composto por um conjunto de periféricos que estão disponíveis durante os modos de baixa energia do dispositivo). BCLK é restrito a uma frequência máxima de 32 kHz [9].
Para facilitar a compreensão de como o sistema de clock funciona segue o diagrama apresentado na Figura 4:
Fonte: MSP432P4xx Family – Technical Reference Manual - SLAU356A–March 2015–Revised April 201, pág. 293.
2.4.1.3 Conversor Analógico Digital
O módulo de conversão analógico-digital (ADC) suporta conversões de 14 bits e 32 buffers de conversão e controle independentes. A conversão e o armazenamento ocorrem sem nenhuma intervenção da CPU. Algumas características do conversor analógico digital são apresentadas a seguir:
• Taxa de conversão máxima de 1 Msps (amostras/segundo : sps, samples/second) na resolução máxima de 14 bits.
• Amostragem e retenção com períodos de amostragem programáveis controlados por software ou temporizadores.
• Iniciação de conversão por software ou temporizadores.
• Geração de tensão de referência selecionável pelo software (1,2 V, 1,45 V ou 2,5 V) com opção para disponibilizar externamente.
• Referência interna ou externa selecionável pelo software.
• Fontes de referência selecionáveis independentes para referência positiva. • Fonte de clock de conversão selecionável.
• Registro vetorial de interrupção para decodificação rápida de 38 interrupções ADC. • 32 registros de armazenamento de resultado de conversão.
O conversor analógico digital possui dois modos de operação selecionáveis através de bits armazenados em dois registradores, assim pode operar nos modos de energia normal. Nesse modo o conversor pode trabalhar com resolução de 8, 10, 12 ou 14 bits, suportando taxas de conversão de até 1 Msps.
O outro modo de operação é o de economia de energia, nesse modo pode-se trabalhar com conversões de resolução de 8, 10 e 12 bits, com taxas de amostragem que não ultrapassem 200 ksps [9].
2.4.1.3.1 Clock Para o Sistema de Conversão
Para que a conversão ocorra é necessário uma base de tempo para definir os intervalos entre as amostras. O clock de entrada pode ser dividido em 1, 4, 32 ou 64 usando os bits ADC14PDIV e depois pode ser dividido novamente por 1-8 usando os
bits ADC14DIV. Possíveis fontes de clock para o conversor são MODCLK, SYSCLK, ACLK, MCLK, SMCLK e HSMCLK [9].
2.4.1.4 Timer_A
O TIMER_A é um contador de 16 bits, assim pode contar de 0 até 65.536. Esse contador possui 7 registradores de captura e comparação. Assim o contador pode ser utilizado para controlar modulações por largura de pulso PWM e para gerar interrupções. As interrupções podem ser geradas pelo contador em condição de transbordo ou através dos registadores de captura e comparação [9].
O contador pode ser incrementado ou decrementado a cada flanco ascendente do sinal de clock. O sinal de clock do cronômetro pode ser originado de ACLK, SMCLK ou externamente via TAxCLK ou INCLK. A fonte de clock selecionada pode ser passada diretamente para o temporizador ou dividida por 2, 4 ou 8, e, posteriormente, pode ser adicionalmente dividida por 2, 3, 4, 5, 6, 7 ou 8.
O temporizador tem quatro modos de funcionamento: parado, ascendente, contínuo e ascendente/decrescente [9].
2.4.1.4.1 Modo Ascendente
No modo ascendente o contador conta de zero até um valor definido através do registrador TAxCCR0. Atingido o valor de TAxCCR0, o contador zera e recomeça a contagem, como descrito na Figura 5 [9]:
Fonte: MSP432P4xx Family – Technical Reference Manual - SLAU356A–March 2015–Revised April 201, pág. 592.
2.4.1.4.2 Modo Contínuo
Nesse modo de operação o contador é incrementado sempre de zero até 0FFFFh, porém as interrupções podem ser geradas por comparação com os valores armazenados nos blocos de comparação e captura TAxCCRn, sendo que o timer possui sete blocos de comparação e captura disponíveis para esse fim, podendo assim gerar sete interrupções independentes. A Figura 6 mostra o funcionamento do contador operando nesse modo.
Fonte: MSP432P4xx Family – Technical Reference Manual - SLAU356A–March 2015–Revised April 201, pág. 593.
Figura 6: Intervalos de tempo no modo contínuo.
2.4.1.4.3 Modo Ascendente/Decrescente
O modo ascendente/decrescente suporta aplicações que requerem tempos mortos entre os sinais de saída. Comparando o valor do contador com o valor dos registradores TAxCCRn tem-se o comportamento exibido na Figura 7.
Fonte: MSP432P4xx Family – Technical Reference Manual - SLAU356A–March 2015–Revised April 201, pág. 595.
Figura 7: Saída no modo ascendente/decrescente.
2.4.1.4.4 Blocos de Captura e Comparação
Como já foi dito, o timer possui sete blocos de comparação e captura TAxCCRn. Qualquer um desses blocos pode ser utilizado para capturar os dados do temporizador ou gerar interrupções.
O modo de captura é usado para gravar eventos de tempo. Ele pode ser usado para cálculos de velocidade ou medições de tempo. O modo de comparação é usado para gerar sinais de saída PWM ou interrupções em intervalos de tempo específicos, quando o valor armazenado em TAxCCRn é atingido. O modo de comparação pode ser configurado conforme descrito na Tabela 1.
Tabela 1: Disparo da interrupção de acordo com o modo.
MODO DESCRIÇÃO
Output O sinal de saída OUTn é definido pelo bit OUT. O sinal OUTn atualiza imediatamente quando OUT é atualizado. Set A saída é colocada em nível lógico alto quando o
temporizador conta para o valor TAxCCRn. Ele permanece ajustado até um reset do timer, ou até que outro modo de saída seja selecionado e afete a saída.
Toggle/Reset A saída é alternada quando o temporizador conta para o valor TAxCCRn. Ele é redefinido quando o temporizador conta para o valor TAxCCR0.
Set/Reset A saída é colocada em nível lógico alto quando o temporizador conta para o valor TAxCCRn. Ele é redefinido quando o temporizador conta para o valor TAxCCR0.
Toggle A saída é alternada quando o temporizador conta para o valor TAxCCRn. O período de saída é o dobro do período do temporizador.
Reset A saída é colocada em nível lógico baixo quando o temporizador conta para o valor TAxCCRn. Ele permanece em nível lógico baixo até que outro modo de saída seja selecionado e afete a saída.
Toggle/Set A saída é alternada quando o temporizador conta para o valor TAxCCRn. Ele é colocado em nível lógico alto quando o timer conta para o valor TAxCCR0.
Reset/Set A saída é colocada em nível lógico baixo quando o temporizador conta para o valor TAxCCRn. Ele é colocado em nível lógico alto quando o timer conta para o valor TAxCCR0.
3 MATERIAIS E MÉTODOS
Nesse capítulo são apresentados as etapas e os equipamentos necessários para a implementação da plataforma genérica de testes, representada no diagrama da Figura 8. É apresentado o simulador do sistema elétrico de potência, o RTDS, o algoritmo teste utilizado, o sistema elétrico de potência simulado, o software utilizado para programar a placa de desenvolvimento MSP432P401R e os softwares utilizados para o projeto e teste do filtro analógico. Ainda é descrito o estudo realizado para a determinação do tipo de filtro a ser implementado e para a definição dos amplificadores operacionais.
Fonte: Criado pelo autor. Figura 8: Etapas do projeto.
Como dito anteriormente no item 2.3, o objetivo deste trabalho é o desenvolvimento de um hardware que possa ler sinais disponibilizados nas saídas analógicas do RTDS (apresentado no item 3.1) e processá-los. Este seria o mesmo procedimento de um relé comercial, que recebe os sinais elétricos do sistema de potência transformados para valores secundários (da ordem de 115 V e 1 a 5 A). Nos relés estes sinais são condicionados para valores menores, da ordem de 5 V com corrente desprezível devido à alta impedância de entrada dos microcontroladores. Na presente pesquisa entende-se que os sinais já se encontram em níveis mais baixos. Esta restrição não compromete os testes, porque alguns relés permitem tratar os sinais em valores secundários ou em valores já reduzidos, o que corresponde ao presente caso. É possível utilizar uma caixa de teste para amplificar os sinais do RTDS e fornecê-los ao ambiente de teste, porém seria necessário criar um circuito que reduzisse posteriormente
os níveis desses sinais para que pudesse ser aplicado ao microcontrolador. Então, entende-se que esses passos não são necessários para alcançar o objetivo desse trabalho.
Conforme descrito no item 1.1, foi escolhido um algoritmo teste para validar a plataforma. Esse algoritmo analisa a componente fundamental, algumas harmônicas do sinal e suas derivadas para definir se a falta é permanente ou transitória. No item 3.2 o algoritmo será descrito com detalhes. Porém, nesse ponto é importante destacar que este é um algoritmo que exige muito do hardware, pois além de analisar as harmônicas do sinal, analisa também suas derivadas. No item 3.3 é descrito o sistema elétrico de potência que foi simulado no RTDS. Para programar o algoritmo na placa e configurá-la foi utilizado o Code Composer Studio, software que é apresentado no item 3.4.
No capítulo 2, o item 2.3 trata do condicionamento do sinal, nesse capítulo o item 3.5 apresenta o software utilizado para a realização de teste no ambiente virtual e o item 3.6 apresenta o software utilizado para a implementação do filtro. Nos itens 3.7 e 3.8, respectivamente, são apresentadas as etapas para a escolha do tipo de filtro e dos amplificadores operacionais.
Para implementar esse projeto, alimentar e realizar testes foram utilizados os materiais listados na Tabela 2.
Tabela 2: Lista de materiais.
Componentes e equipamentos Quantidade
Amplificador Operacional CA3140E 2
Amplificador Operacional LM324AD 6
Resistor de Precisão 1K74 5% 1/4W 12 Resistor de Precisão 30k 5% 1/8W 6 Resistor de Precisão 1k 5% 1/8W 18 Capacitor de Poliéster 100nF x 250V Panasonic 18 Osciloscópio Tektronix TDS220 1
Multímetro Minipa ET/2231ª 1
Gerador de função BK precision 4053 1
Fonte 1
Cabos -
RTDS -
Conectores -
MSP432P401R -
Nota 1: O osciloscópio possui dois canais idênticos mais um trigger externo, largura de banda de 100 MHz com taxa de amostragem de 1Gsps [13].
Nota 2: O gerador de funções possui dois canais de saídas independentes com 14 Bits e taxa de 150 Msps. As saídas fornecem sinais de 0 a 10 Vpp em 50 Ohms e até 20 Vpp em circuito aberto [14].
3.1 REAL TIME DIGITAL SIMULATOR (RTDS)
O Simulador Digital em Tempo Real (RTDS) é um simulador para transitórios eletromagnéticos em sistemas de potência, constituído por hardware e software [12]. É nesse simulador que o sistema elétrico de potência é simulado e os sinais elétricos são disponibilizados para a plataforma de teste genérica.
3.1.1 Hardware Do RTDS
A Figura 9 mostra o Hardware do RTDS.
Fonte: Criado pelo autor. Figura 9: Hardware RTDS.
Através dessa ferramenta é possível externalizar sinais de tensão e corrente do sistema elétrico simulado, assim como é possível estabelecer uma comunicação entre sinais de controle e proteção através de hardwares externos que se comunicam com o sistema elétrico. Essa funcionalidade é essencial, pois permite conectar equipamentos reais à simulação de modo a torná-la ainda mais próxima do implementado numa subestação de energia.
O hardware do RTDS é constituído por cartões de microprocessadores com arquitetura de processamento paralelo.
O cartão GTWIF é responsável pela comunicação do hardware com o computador e pela comunicação entre os cartões PB5 [12].
O cartão PB5 “é o cartão de processamento usado na resolução dos modelos matemáticos que representam os componentes do sistema de controle e os componentes do sistema de potência dentro do RTDS. O cartão PB5 executa as funcionalidades de alocação de componentes de potência e controle dentro dos processadores no instante da simulação, resolução da rede do sistema de potência e comunicação com os cartões I/O (GTAO, GTAI, GTDO, GTDI, GTFPI e GTNET).” (Dias, 2015).
O cartão GTAO (analog output) disponibiliza os sinais analógicos do RTDS para hardwares externo com amplitude de ±10 V AC e 16 bits de resolução. O cartão GTAI (analog input) tem por função receber os sinais analógicos de um hardware externo para o RTDS e possui as mesmas características de amplitude de sinal e resolução que o cartão GTAO. O cartão GTDO (digital output) externaliza os sinais digitais e o GTDI (digital input) recebe sinais digitais como entrada. O Cartão GTFPI possui 16 saídas digitais, 16 entradas digitais e 16 canais de alta tensão que suportam tensões de 0 a 250 V DC [12].
O cartão GTNET pode ser compreendido como um conversor de protocolos, ele recebe informações através da rede LAN e as envia para o cartão PB5 [12].
3.1.2 Software Do RTDS (Rscad)
O RSCAD é o ambiente computacional onde são feitas as simulações. Através dele é possível criar o sistema elétrico de potência, executar controles durante a simulação e analisar os resultados.
Existem vários módulos dentro desse software. Todos os módulos estão ligados ao módulo RSCAD-filemanager que é a interface de entrada do RSCAD. Neste módulo são feitos a organização e os compartilhamentos de projetos. No módulo RSCAD-Draft é realizada a modelagem do sistema elétrico de potência, esse módulo possui duas janelas: uma onde é feita a modelagem e outra que é a biblioteca, onde os componentes disponíveis para a simulação estão salvos. O módulo RSCAD-T-Line serve para calcular os parâmetros da linha de transmissão através de dados que são inseridos pelo usuário, como geometria da linha e dados físicos dos condutores. Existe um módulo chamado RSCAD-RunTime que executa e controla a simulação. É possível ao usuário criar rotinas de simulação onde o software automaticamente opera ações de controle no sistema. O RSCAD-Multiplot é o módulo utilizado para analisar os resultados da simulação, outro módulo é o RSCAD-Cable que é utilizado para calcular os parâmetros elétricos de cabos subterrâneos. Por fim, temos o módulo RSCAD-Cbuilder: nele é possível criar novos componentes para serem usados nas simulações [12]. A Figura 10 mostra o módulo RSCAD-Draft juntamente com a biblioteca, e a Figura 11 mostra o módulo RSCAD-RunTime.
Fonte: Criado pelo autor.
Figura 10: Módulo RSCAD-Draft e biblioteca.
Fonte: Criado pelo autor.
Figura 11: Módulo RSCAD-RunTime e biblioteca.
3.2 ALGORITMO A SER TESTADO
O algoritmo utilizado para validar o hardware desenvolvido neste trabalho foi proposto em [18].
O algoritmo controla de forma mais rápida e eficiente a manobra de religamento monopolar. Em testes desenvolvidos em [12] apresenta-se inicialmente o comportamento do método tradicional de religamento monopolar para faltas permanentes e transitórias. Para faltas permanentes o relé detecta a falta e abre a fase em falta. Quando a falta é permanente a forma de onda da tensão no terminal da fase sob falta pode ser considerada praticamente senoidal. A proteção existente utiliza um tempo morto fixo que não avalia a característica da falta, religando a fase sobre a falta após o término do tempo morto. A proteção proposta identifica a existência da falta (que não foi eliminada, ocorrendo uma manobra sem sucesso) e procede a abertura tripolar da linha. A Figura 12 representa o método de religamento convencional. O mesmo teste foi realizado com o algoritmo proposto, que classificou a falta como permanente e procedeu a abertura tripolar da linha, evitando o religamento sobre a falta [12].
Figura 12: Método de religamento tradicional.
O método tradicional foi aplicado para casos de faltas transitórias de curta e longa duração. Nas de curta duração o religamento poderia ser realizado em um tempo menor do que os 500 ms tradicionalmente definidos para o tempo morto. Para faltas de longa duração o tempo morto convencional de 500 ms não é adequado e quando utilizado promove o fechamento sobre uma falta existente, ocasionando a abertura tripolar e impedindo o religamento com sucesso. Com a aplicação do algoritmo proposto, que classifica corretamente o tipo de falta (identifica a falta como transitória e passa a monitorar o instante de extinção do defeito) e controla o tempo morto,
garantindo a extinção do defeito antes de efetuar a manobra de religamento, o religamento monopolar teve sucesso e o sistema voltou a operar normalmente.
O algoritmo detecta se a falta é permanente ou transitória analisando o sinal através dos fasores da fundamental, da terceira e da quinta harmônica e de suas derivadas. A assinatura harmônica de um sinal traz informações muito relevantes para o desenvolvimento de algoritmos de proteção e controle do sistema elétrico de potência. Um estudo realizado em [17] analisou os dados de alguns ensaios realizados na unidade de Adrianópolis dos laboratórios do CEPEL no período de 2004 a 2010, onde foram gerados uma série de arcos elétricos em um trecho de linha de transmissão de 500 kV. Com esses dados o estudo realizado em [17] levantou a assinatura harmônica dos arcos elétricos secundários, o arco elétrico gera harmônicas no lugar de defeito que se propagam pela linha, sendo as harmônicas ímpares de até sétima ordem as mais relevantes.
O algoritmo analisa o sinal somente no terminal de envio da linha protegida, embora em [17] recomenda-se a medição nos dois terminais. Sabendo que em uma falta permanente, após o transitório inicial, o sinal é puramente senoidal e conhecendo a assinatura harmônica de um arco secundário o algoritmo consegue distinguir entre os tipos de falta e realizar o controle.
3.3 DESCRIÇÃO DO SISTEMA ELÉTRICO
O sistema elétrico simulado é baseado na interligação Sudeste-Nordeste, com início em Serra da Mesa, em Goiás, até Sapeaçu na Bahia. O sistema opera em 500 kV e possui 1062 km de extensão, porém foi simulado um trecho de 350 km. O sistema basicamente é composto por uma linha de transmissão compensada, geradores e transformadores. A Figura 13 apresenta a silhueta da torre, o vão médio entre as torres é de 400 m, a flecha a meio vão dos condutores a 60ºC é de 26,11 m e dos para-raios a 40ºC é de 22,42 m. A resistividade do solo considerada é de 4000 Ω.m.
Fonte: Dias (2015).
Figura 13: Silhueta da torre de transmissão.
A Devido à grande extensão da linha é necessário a inserção de compensação reativa para evitar o efeito Ferranti. A Tabela 4 apresenta os parâmetros da compensação existente.
Foi adicionado também o reator de neutro, para anular ou diminuir a admitância capacitiva entre fases. Esta é a principal fonte de alimentação da corrente de arco secundário para a linha em vazio. O uso de tal reator serve também para deslocar eventuais ressonâncias devido ao elevado nível de compensação. A Tabela 5 apresenta os parâmetros dos reatores de neutro.
Tabela 3 apresenta os dados dos condutores e dos para raios da linha de transmissão. Devido à grande extensão da linha é necessário a inserção de compensação reativa para evitar o efeito Ferranti. A Tabela 4 apresenta os parâmetros da compensação existente.
Foi adicionado também o reator de neutro, para anular ou diminuir a admitância capacitiva entre fases. Esta é a principal fonte de alimentação da corrente de arco secundário para a linha em vazio. O uso de tal reator serve também para deslocar
eventuais ressonâncias devido ao elevado nível de compensação. A Tabela 5 apresenta os parâmetros dos reatores de neutro.
Tabela 3: Dados dos cabos para-raios e de fase.
Fonte: Dias (2015).
Tabela 4:Parâmetros básicos dos reatores de fase em derivação.
Fonte: Dias (2015).
Tabela 5: Parâmetros básicos dos reatores de neutro.
Fonte: Dias (2015).
Os geradores também são baseados nos dados das máquinas da Subestação de Serra da Mesa: três grupos geradores em paralelo. A potência nominal é de 472,5 MVA com tensão nominal de 15 kV. Cada grupo gerador está conectado a um transformador Δ/Y com neutro aterrado com tensões nominais de 15 kV para 525 kV [12]. A Tabela 6
apresenta os parâmetros básicos dos geradores, na Tabela 7 é exibida a curva de magnetização dos transformadores e na Tabela 8 os dados principais.
Tabela 6: Dados dos geradores utilizados.
Fonte: Dias (2015).
Tabela 7: Curva de magnetização do transformador.
Fonte: Dias (2015).
Tabela 8: Principais dados do transformador.
Fonte: Dias (2015).
A Figura 14 apresenta o diagrama unifilar do sistema e a Figura 15 apresenta o sistema proposto com todos os equipamentos.
Fonte: Dias (2015).
Fonte: Criado pelo autor.
3.4 CODE COMPOSER STUDIO (CCS)
O CCS é um ambiente de desenvolvimento integrado (IDE) para microcontroladores da Texas Instruments. “Ele inclui um compilador C / C ++ otimizado, editor de código-fonte, ambiente de compilação de projeto, depurador, perfil e muitos outros recursos.”[10]. É através desse ambiente que a placa de desenvolvimento é configurada e o algoritmo é programado. O ambiente possui duas maneiras de exibição, uma simples que permite uma visualização mais limpa e outra padrão que exibe recursos avançados. No centro de aplicativos é possível escolher softwares adicionais que também podem ser utilizados para o desenvolvimento do projeto, como por exemplo, o software Energia. O Energia é um ambiente de desenvolvimento que permite que os microcontroladores da Texas possam ser programados de maneira similar ao Arduíno. A Figura 16 mostra o ambiente utilizado para desenvolvimento deste projeto [10].
Fonte: Criado pelo autor.
O CCS ainda possui muitas funcionalidades importantes para o projeto. Através de uma funcionalidade chamada EnergyTrace é possível ver em tempo real o consumo de energia da placa MSP432P401R. Essa funcionalidade é adequada para aplicações onde o baixo consumo de energia seja um fator importante [10]. Outra funcionalidade muito importante do CCS é que quando a placa está conectada no computador é possível iniciar e pausar a execução do algoritmo a qualquer instante. Se durante a pausa o cursor for posicionado sobre qualquer variável ou vetor, o ambiente abre uma janela onde os valores armazenados nesse ponto são exibidos. Assim a depuração do código e o acompanhamento da execução correta do algoritmo são facilitados.
3.5 MULTISIM
O Multisim é uma ferramenta de simulação SPICE desenvolvida pela National Instruments. O ambiente permite a simulação de circuitos eletrônicos, tais como, eletrônica analógica, digital e de potência. O Multisim foi utilizado para testar o filtro e analisar sua resposta utilizando o diagrama de Bode, lembrando que o filtro foi projetado através do FilterPro, que é apresentado no item 3.6 O ambiente possui mais de 36.000 componentes modelados em suas bibliotecas [11]. A Figura 17 mostra como é o ambiente de simulação no Multisim.
Fonte: Criado pelo autor.
O Multisim possui em suas bibliotecas instrumentos de bancadas como osciloscópio, geradores de função entre outros. Esses instrumentos tornam a simulação muito intuitiva e próxima do que é realizado em bancada, facilitando os ajustes do projeto. Outra ferramenta interessando que o ambiente possui é o Bode Plotter, que permite a análise de filtros analógicos de maneira muito clara e simplificada.
O Utiliboard associado ao Multisim permite realizar o roteamento e a prototipagem do circuito simulado. Assim essas ferramentas auxiliam durante todo o desenvolvimento do projeto.
3.6 FILTERPRO
Esse software foi utilizado para o projeto do filtro anti-aliasing. O FilterPro é um software desenvolvido pela Texas Instruments que auxilia no projeto de filtros ativos. Existe uma outra ferramenta chamada WEBENCH Filter Design, que além de possuir os recursos do FilterPro ainda indica amplificadores operacionais que seriam adequados ao projeto, porém essa ferramenta não foi utilizada. A Figura 18 mostra o ambiente de trabalho do FilterPro.
Fonte: Criado pelo autor.
