• Nenhum resultado encontrado

Sistemas Digitais II Slides 1

N/A
N/A
Protected

Academic year: 2021

Share "Sistemas Digitais II Slides 1"

Copied!
52
0
0

Texto

(1)

Doce

Docente: Engnte: Engºº ErnestErnesto M.B. Anto M.B. Antónioónio

CIRCUITOS LÓG

(2)

C

C

i

i

r

r

c

c

u

u

i

i

t

t

o

o

s

s

L

L

ó

ó

g

g

i

i

c

c

o

o

s

s

C

C

o

o

m

m

b

b

i

i

n

n

a

a

c

c

i

i

o

o

n

n

a

a

i

i

s

s

M

M

u

u

l

l

t

t

i

i

t

t

e

e

r

r

m

m

i

i

n

n

a

a

i

i

s

s

– – 

ssãão

o cciirrccuuiitto

oss lló

óggiicco

oss

cco

om

mbbiinnaacciio

onnaaiiss,, ddo

ottaaddo

oss ddee vváárriiaass ssaaííddaass qquuee,, aapprreesseennttaam

m eem

m ccaaddaa

m

mo

om

meenntto

o,, vvaallo

orreess rreellaacciio

onnaaddo

oss eennttrree ssii ppaarraa ffo

orrm

maarreem

m uum

maa eennttiiddaaddee.. SSãão

o

ma

mais

is co

comp

mple

lexxo

os,

s, rrel

elat

ativ

ivam

amen

ente

te ao

aoss un

unit

iter

ermi

mina

nais

is,, ap

apre

rese

sent

ntan

ando

do um

um mo

modo

do ddee

fun

funcio

cioname

nameto

to mais

mais estr

estrutu

uturad

rado.

o.

Circuitos somadores

Circuitos somadores

Circuitos codificadores

Circuitos codificadores

Circuitos conversores de códigos

Circuitos conversores de códigos

Circuitos descodificadores

Circuitos descodificadores

INTRODUÇÃO

INTRODUÇÃO

Classificação:

Classificação:

(3)

Es

Estetess 44 titipposos dede cicirrccuiuitotoss popodedemm coconnststrruiuirr uumm sisiststeemama didigigitatall iintnterereessssaantnte,e, cucujojo didiagagraramama eemm blblococosos ap

apreresesentntamamosos aa seseguguirir::

--OO tetecclaladodo – –  éé uumm ddisisppoossiittiivvoo ppereriiféférriiccoo,, qquuee nnooss ppeermrmiittee iinnttrroodduuzziirr osos ddaaddooss aallfafa-n-nuummééririccooss aa sseerreemm

pr

proceocessassadosdospelpeloosissistemtemaa lóglógicoico..

-O

-O codificadorcodificador – – ccononvevertrtee aa rereprpresesenentataçãçãoo aalflfa-a-nunumémériricaca inintrtrododuzuzididaa aatrtravavésés ddoo ttececlladadoo paparara oo cócódidigogo binário.

binário. -O

-Ocicircrcuiuitotodedelólógigicacaee ararititmémétiticaca(q(queuepopodedecocompmporortatarr ososcicircrcuiuitotoss sosomamadodoreres)s) –  – prproceocessassaessessesesdaddados.os.

-O

-O cicircrcuiuitoto dedescscododifificicadadoror – –  ttrraannssffoorrmmaa oo ccóóddiiggoo bbiinnáárriioo eemm ccaarraacctteerreess aallffaa--nnuumméérriiccooss oouu ggrruuppoo ddee pad

padrõerõess recreconhonhecíecíveiveiss pelpeloo opeoperadradoror humhumanoano.. -O

-O didispspososititivivoo dede vivisusualalizizaçaçãoão – – pepermrmititee ququee oo opopereradadoror huhumamanono vivizuzualalizizee oo reresusultltadadoo dodo prprococesessasamementntoo

elaborado.

elaborado.

-C

-Cononveversrsoror dede códcódigigosos – – trtranansfsforormama seseququênênciciasas dede cócódidigogos,s, nunumm ououtrtroo cócódidigogo emem rereprpresesenentataçãçãoo bibinánáriria,a, quand

(4)

Cir

Circuicuitostos somsomadoadoresres – –  ssããoo cciirrccuuiittooss llóóggiiccooss ccaappaazzeess ddee rreeaalliizzaarr aa ooppeerraaççããoo ddee aaddiiççããoo eemm bbiinnáárriioo ddee uumm oouu mmaaiiss bbiittss ddee aaccoorrddoo ccoomm aass sseegguuiinntteess rreeggrraass::

• 0+0+0=0=0,0, cocomm trtrananspsporortete 0;0; •

• 0+0+1=1=1,1, cocomm trtrananspsporortete 0;0; •

• 1+1+0=0=1,1, cocomm trtrananspsporortete 0;0; •

• 1+1+1=1=0,0, cocomm trtrananspsporortete 1;1; •

• 1+1+1+1+1=1=1,1, cocomm trtrananspsporortete 1;1;

Semi-somador

Semi-somador

Som

Somado

adorr com

comple

pleto

to

Somador-paralelo

Somador-paralelo

Somador-subtrator

Somador-subtrator

Som

Somado

adorr de DCB

de DCB-84

-8421

21

I.1. OS CIRCUITOS SOMADORES

I.1. OS CIRCUITOS SOMADORES

Classificação:

Classificação:

(5)

Semi-somadores

Semi-somadores – –  ssããoo cciirrccuuiittooss ssoommaaddoorreess ccoomm aa ccaappaacciiddaaddee ddee ooppeerraarr aappeennaass ddooiiss bbiitsts ee ddisisppoonniibbiilliizzaarr oo rreesusullttaaddoo ddaa sosommaa (S(S)) ee oo ttrraannspspoorrttee rreesusullttaannttee ddeesssasa sosommaa (C(C))..

Símbolo, Esquema

Símbolo, Esquema e Te Tabela-de-verdadeabela-de-verdade do semi-somadordo semi-somador

Expressão booleana do semi-somador Expressão booleana do semi-somador

Por exemplo:

Por exemplo:

a

a

)

)

(

(

1

1

+

+

1

1

)

)

1010

:

:

(1)

(1)

1010

= (1)

= (1)

22;;

Logo:

Logo:

S=1

S=1

1 =

1 =

0 e

0 e

C=1.1=1.

C=1.1=1.

Assim o resultado C=1 e S=0 (nesta

Assim o resultado C=1 e S=0 (nesta ordem) corresponde a 2, em

ordem) corresponde a 2, em

decimal.

decimal.

 

I.1.1. O SEMI-SOMADOR

I.1.1. O SEMI-SOMADOR

(6)

Som

Somadoadoresres comcomplepletostos – – sãsãoo cciirrccuuititooss ssomomaaddoorreess ccoomm aa ccaappaaccididaadede ddee oopeperraarr ttrêrêss bbiittss ee ddisisppoonnibibiilliizzaarr oo rreesusullttaaddoo ddaa ssomomaa ((SSnn)) ee oo ttrraannspspoorrttee rreesusullttaannttee ddeesssasa sosommaa ((CCnn).). PPoorr nnoorrmmaa oo tterercceeiirroo bbitit ccoorrrreessppoonnddee aaoo ttrraannssppoortrtee ddaa ssomomaa aanntteerrioiorr (C(Cn-1n-1).).

Símbo

Símbolo, Esquemlo, Esquema e a e TTabelaabela-de-v-de-verdadeerdade do somadordo somador complcompletoeto

Expre

Expressão boolssão booleana do somadoreana do somador complecompletoto

SS

nn

=

= A

A

nn

BB

nn

C

C

n-1n-1

(C

(C

nn

)) =

= A

A

nn

.B

.B

nn

+

+ A

A

nn

.C

.C

n-1n-1

+

+ BB

nn

.C

.C

n-1n-1    

I.1.2. O SOMADOR COMPLETO

I.1.2. O SOMADOR COMPLETO

(7)

C

Coomm uumm sisisstteemmaa eemm ccaassccaattaa,, éé ppoossssívíveell aaddiicciioonnaarr nnúúmmeerrooss ccoomm mmaaiiss ddee 11 bbiitt..

Sistema

(8)

Somadores-paralelos

Somadores-paralelos – – sãsãoo cciirrccuuititooss ccoomm ccaappaaccididadadee dede aaddiciciiononaarr nnúúmmeerrooss ccoomm 44 bbiittss ccaaddaa.. ÉÉ ccoonnssttiittuuííddoo ppoorr 44 ssoommaaddoorreess ccoommpplleettooss lliiggaaddooss eemm ccaassccaattaa ee ddooiiss ggrruuppooss ddee 44 bi

biesestátáveveisis dodo titipopo D,D, qqueue fufuncncioionanamm ccomomoo cécélulullasas dede ararmmaazezenanammenentoto ddosos núnúmmeerrosos..

Símbolo e Esquema do

Símbolo e Esquema do somador-paralsomador-paraleloelo

I.1.3.

(9)

Etapas para a

Etapas para a realização da operação no somador-paralelorealização da operação no somador-paralelo

IIni

nicciiam

am--ssee o

oss 88 fflliipp--ffllo

oppss aa 00,, ffaazzen

enddo-

o-ssee ttam

ambbém

ém C

C

-1-1

=0;

=0;

T

Trraannssffeerreem

m--ssee o

oss bbiittss ddee uum

maa ddaass ppaarrcceellaass ppaarraa o

o rreeggiisstto

o A

A,,

pe

perf

rfaz

azen

endo-

do-se

se A=

A={{ A

A

00

,, A

A

11

,, A

A

22

,, A

A

33

};

};

T

Trraannssffeerreem

m--ssee o

oss bbiittss eexxiisstteenntteess nno

oss bbiieessttáávveeiiss ppaarraa o

oss sso

om

maaddo

orreess ee

ad

adic

icio

iona

nam-

m-ssee o

oss se

seus

us co

cont

nteú

eúdo

dos:

s: A

A

00

+

+00,, A

A

11

+

+00,, A

A

22

+ 0 e A

+ 0 e A

33

+0.

+0.

O

O rreessuullttaaddo

o ddeessttaa sso

om

maa éé ttrraannssffeerriiddo

o ppaarraa o

o rreeggiisstto

o BB,, aattrraavvééss ddaass

ssaaííddaass SS

00

,, SS

11

,, SS

22

ee SS

33

.. A

Assssiim

m ppeerrffaazz:: BB =

={{ A

A

00

,, A

A

11

,, A

A

22

,, A

A

33

}},, qquuee ppo

orr

co

conv

nven

eniê

iênc

ncia

ia pa

pass

ssar

arem

emos

os aa de

desi

siggna

narr ppor

or B=

B={{ BB

00

,, BB

11

,, BB

22

,, BB

33

};

};

T

Trraannssfe

ferreem-

m-ssee o

oss bbiits

ts ddaa sseg

eguunnddaa ppar

arccel

elaa nno

ovvaam

meent

ntee ppaarraa o

o rreg

egis

istto

o A

A..

T

Trraannssffeerreem

m--ssee o

oss bbiittss eexxiisstteenntteess nno

oss bbiieessttáávveeiiss A

A ee BB ee aaddiicciio

onnaam

m--ssee o

oss

se

seus

us co

cont

nteú

eúdo

dos:

s: A

A

00

+B

+B

00

,, A

A

11

+B

+B

11

,, A

A

22

+B

+B

22

,, A

A

33

+B

+B

33

;;

gg)) O

O rreessuullttaaddo

o ddeessttaa sso

om

maa qquuee éé o

o vvaallo

orr pprreetteennddiiddo

o,, éé ttrraannssffeerriiddo

o ppaarraa

o

o rreeggiisstto

o BB,, aattrraavvééss ddaass ssaaííddaass SS

00

,, SS

11

,, SS

22

ee SS

33

..

a)

a)

b)

b)

c)

c)

d)

d)

e)

e)

f)f)

(10)

EEsstteess ppo

oddeem

m sseerr aacco

oppllaaddo

oss ddee m

mo

oddo

o aa aaddiicciio

onnaarreem

m nnúúm

meerro

oss cco

om

m 88,, 1122 o

ouu

ma

mais

is bi

bits

ts

Assoc

(11)

Somador-subtractor

Somador-subtractor – –  éé uumm cciirrccuuiittoo ccaappaazz ddee rreeaalliizzaarr aa ssoommaa ee aa ssuubbttrraaccççããoo ddee nnúúmmeerrosos bbiinnáárriiooss,, uusasannddoo aa ffoormrmaa ddee 2º2º ccoommpplleemmenenttoo.. ÉÉ ccoommppooststoo ppoorr uumm ssomomaaddoorr ppaarraalleelloo ddee 44 bbiittss ee uummaa llóóggiiccaa ppaarraa sseelleecccciioonnaarr ooss vvaalloorreess aaddeeqquuaaddooss àà rreeaalliizzaaççããoo ddaa operação.

operação.

Símbolo e Esquema do

Símbolo e Esquema do somador-subtractsomador-subtractoror

I.1.4.

(12)

Etapas para a

Etapas para a realização da operação realização da operação no somadorno somador-subtractor-subtractor

a 0,

a 0, atratravéavés das es das entrntradaadas assís assíncncroronasnas;;

g) g)

22

1.1.

Para Para a operação de a operação de soma soma A+B) entre A+B) entre dois números dois números binários de quatro binários de quatro bitsbits cada:

cada: a)

a) IniIniciaciam-sm-se os 8 fe os 8 fliplip-f-floplopss b)

b) TTransfransferem-erem-se os dados de use os dados de uma das pama das parcelarcelas para o regs para o registo B, peisto B, perfazenrfazendo B={do B={ BB00, B, B11, B, B22, B, B33};};

c)

c) TTransfransferem-erem-se os bits se os bits exiexistentestentes nas saís nas saídas nãdas não compo complemenlementadas dos bitadas dos biestáveestáveis,is, para as entradas

para as entradas superiores do somadorsuperiores do somador-paralelo-paralelo de 4 bits, de 4 bits, fazendo ADD=1 fazendo ADD=1 ee SUB=0. Isto processa-se através das portas AND 1, 2, 3,

SUB=0. Isto processa-se através das portas AND 1, 2, 3, e 4;e 4; d)

d) ExecExecuta-se uta-se a adiça adição doão dos cons conteúdos teúdos dos redos registos gistos de cimde cima e de a e de baixbaixo Bo B00+0,+0, BB11+0, B+0, B22+0 e B+0 e B33+0;+0;

e)

e) TTransfransfere-se ere-se o reo resultadsultado deso desta sta soma oma para para o reo registo gisto A, A, atravatravés daés das saís saídas das SS00, S, S11,, SS22 e Se S33. Assim perfaz A={ B. Assim perfaz A={ B00, B, B11, B, B22, B, B33};};

f)

f) TTransfransferem-erem-se novase novamentmente para e para o regio registo B, sto B, os bits os bits da segda segunda unda parcparcela e ela e faz-sefaz-se ADD=1 e SUB

ADD=1 e SUB=0, de m=0, de modo a que odo a que sejam os valores não-complsejam os valores não-complementadosementados aa serem

serem seleccionados para os somseleccionados para os somadores, através das portas Aadores, através das portas AND 1, 2, ND 1, 2, 3 e 4;3 e 4; T

Tranransfesferemrem-se o-se os bis bits ets exisxistententes ntes nos bios biestestáveáveisis A e B A e B parpara os sa os somaomadordoreses ee executam-se

(13)

h)

h) TTransfransfere-se o resere-se o resultadultado desta somo desta soma que é o vala que é o valor pretenor pretendidodido, para o reg, para o registoisto A, através das saídas S

A, através das saídas S00, S, S11, S, S22 e Se S33.. a)

a) IniIniciaciam-sm-se os 8 fe os 8 fliplip-f-floplopss a 0, a 0, atratravéavés das es das entrntradaadas assís assíncncroronasnas;; b)

b) TTransfransferem-erem-se os dados de use os dados de uma das pama das parcelarcelas para o regs para o registo B, peisto B, perfazenrfazendo B={do B={ BB00, B, B11, B, B22, B, B33};};

c)

c) TTransfransferem-erem-se os bits se os bits exiexistentestentes nas saís nas saídas não das não compcomplemenlementadas dos bitadas dos biestáveestáveis,is, para as entradas

para as entradas superiores do somadorsuperiores do somador-paralelo-paralelo de 4 bits, de 4 bits, fazendo ADD=1 fazendo ADD=1 ee SUB=0. Isto processa-se através das portas AND 1, 2, 3,

SUB=0. Isto processa-se através das portas AND 1, 2, 3, e 4;e 4; d)

d) ExecExecuta-se uta-se a adiça adição doão dos cons conteúdos teúdos dos redos registos gistos de cimde cima e de a e de baixbaixo Ao A00+0,+0, A

A11+0, A+0, A22+0 e A+0 e A33+0;+0; e)

e) TTransfransfere-se ere-se o reo resultadsultado deso desta sta soma oma para para o reo registo gisto A, A, atravatravés daés das saís saídas das SS00, S, S11,, SS22 e Se S33. Assim perfaz A={ A. Assim perfaz A={ A00, A, A11, A, A22, A, A33};};

f)

f) TTransfransferem-erem-se novase novamentmente para e para o regio registo B, sto B, os bits os bits da segda segunda unda parcparcela e ela e faz-sefaz-se ADD=0 e SUB=1, de modo a que sejam os valores

ADD=0 e SUB=1, de modo a que sejam os valores complementados a seremcomplementados a serem seleccionados para os

seleccionados para os somadores, através das portas ANsomadores, através das portas AND 5, 6, D 5, 6, 77 e 8;e 8; g)

g) TTranransfesferemrem-se o-se os bis bits ets exisxistententes ntes nos bios biestestáveáveisis A e B A e B parpara os sa os somaomadordoreses ee executam-se

executam-se as as adições adições dos dos seus seus conteúdos: conteúdos: AA00++ 00+1, A+1, A11++ 11+1, A+1, A22++ 22+1+1 e A3+ e A3+ 33 +1.+1.  B  B B B BB  B  B 2.

(14)

h)

h) TTransfransfere-se o resere-se o resultadultado desta somo desta soma que é o vala que é o valor pretenor pretendidodido, para o reg, para o registoisto A, através das saídas S

A, através das saídas S00, S, S11, S, S22 e Se S33 3.

3. A+ +B) A+ +B) ou ou A A + + -B) -B) são realizadas são realizadas com com as mesmas as mesmas etapas etapas mas, mas, fazendofazendo-se-se inicialmente ADD=0 e SUB=1 ou ADD=1 e

inicialmente ADD=0 e SUB=1 ou ADD=1 e SUB=0, em momentosSUB=0, em momentos apropriados ou em mais que uma vez.

(15)

S

Soommaaddoorr ddee DDCCBB – –  éé uumm cciirrccuuiittoo ccaappaazz ddee rreeaalliizzaarr aa ssoommaa ddee nnúúmmeerrooss nnaa rreepprreesseennttaaççããoo ddee DDeecciimmaall CCooddiiffiiccaaddoo eemm BBiinnáárriioo.. ÉÉ ccoommppoossttoo ppoorr uumm ssoommaaddo orr--ppaarraalleelloo ddee 44 bbiittss ee uummaa llóóggiiccaa ppaarraa ddeetteeccttaarr aa ooccoorrrrêênncciiaa ddee ssoommaass iinniicciiaaiiss mmaaiioorreess qquuee nnoovvee oouu eemm ccaassooss qquuee hhaajjaa ttrraannssppoorrttee nnoo bbiitt mmaaiiss ssiiggnniiffiiccaattiivvoo aappóóss uummaa ssoommaa inicial.

inicial.

Símbo

Símbolo e Esquema do solo e Esquema do somadormador de DCBde DCB

I.1.5. O SOMADOR DE DCB

I.1.5. O SOMADOR DE DCB

(16)

Cir

Circuicuitostos codcodificificadoadoresres – – sãosão paparrtteses ddooss ssisistetemmaass ddigigiitataisis qquuee susurrggemem ddaa nnececeesssisiddaaddee dede ttrraannssffoorrmmaarr aa iinnffoorrmmaaççããoo ddoo ttiippoo aallffaa--nnuumméérriiccoo,, ffoorrnneecciiddaa ppeellooss ddiissppoossiittiivvooss pe

peririféfériricocoss dodo sisiststememaa didiggititaall ,, emem bbininárárioio..

EEisis ababaiaixxoo oo esesqqueuemmaa sisimmbóbóllicicoo dede umum ccododifificicaadodor:r:

Símbolo Símbolo

Esquema Esquema

O esquema lógico de cada codificador, é diferente dependendo de

O esquema lógico de cada codificador, é diferente dependendo de

vários factores, entre os quais o tipo de tra

vários factores, entre os quais o tipo de transformações que se pretende

nsformações que se pretende

implementar.

implementar.

I.2. OS

(17)

Circuitos codificadores comuns (sem-prioridade)

Circuitos codificadores comuns (sem-prioridade)

Circuitos codificadores de prioridade

Circuitos codificadores de prioridade

Classificação:

Classificação:

(18)

Etapas para a sua implementação

Etapas para a sua implementação

1.

1. EspEspeciecificficaçãação e o e quaquantintificficaçãação do das as varvariáviáveis eis de de ententradradaa 2.

2. EspEspeciecificficaçãação e o e quaquantintificficaçãação dao das vs variariáveáveis dis de se saídaídaa 3.

3. CoCodifdificicaçação ão dadas s vavaririáváveieiss 4.

4. CoConsnstrtruçução da tabão da tabelela-a-dede-v-vererdadadede 5.

5. ExExpliplicitcitaçação dão das as exexprepressõessões bos booleoleanaanass 6.

6. CriCriaçãação do o do circircuicuito to de de impimplemlemententaçãaçãoo

1. Especificação e quantificação das variáveis de entrada

1. Especificação e quantificação das variáveis de entrada

O

O nnúúmmeerroo ddee vvaarriiáávveeiiss ddee eennttrraaddaa ((pp),), ccooiinncciiddee ccoomm oo nnúúmmeerroo ddee sí

símmbobollosos qqueue sese prpreetetendndee ccododifificicarar ..

EExxememplploo 1:1: CiCircrcuiuitoto ccododifificicadadoror ccapapazaz dede ccododifificicarar aa papallavavrara IGIGOROR.. T

Tememosos 44 sísímmbobololoss ddififererenentetess (I(I,,G,G,OO ee R)R),, lologgoo p=p=4.4.

EExxememplploo 2:2: CiCircrcuuititoo cocodidifificacadodorr ccapapaazz dede ccododifificicarar aa papallavavrara DIDIAMAMANANTETE.. T

Tememosos 88 símsímbobololoss (D(D,I,I,A,A,M,M,,AA,,NN,,TT ee EE)),, ddooss qquuaaiiss oo ssíímmbboolloo AA ffooii rreeppeettiiddoo.. PPoorréémm ssóó pprreecciisasammooss ddee uummaa vvaarriiáávveell ppaarraa ccaaddaa ttiippoo ddee

símmbbololoo.. LoLoggoo ccononsisidederarareremmosos ccomomoo vavaririáváveieiss dede eentntraraddaa osos 77 sísímmbobollosos ddiiffeerreenntteess (D(D,,II,,AA,,MM,,NN,,TT ee EE)),, isisttoo éé pp==77..

I.2.1.

(19)

2. Especificaçã

2. Especificaçã

o e

o e

quantificação

quantificação

das variá

das variá

veis de sa

veis de sa

ída

ída

Determina-se o nú

Determina-se o número de mero de variáveis de saídas (m) variáveis de saídas (m) em função do em função do número denúmero de variáveis de

variáveis de entrada (p), entrada (p), pela fórmula: pela fórmula: p <= p <= 22mm..

Assim para o exemplo 1 (IGOR): 4 <= 2

Assim para o exemplo 1 (IGOR): 4 <= 222 , logo: m=2., logo: m=2.

3. Codificação das variáveis

3. Codificação das variáveis

As var

As variáveis diáveis de entre entrada podada podem ser aem ser activactivas em Highs em High (1) ou L(1) ou Lowow (0),(0), depen

dependendo do tdendo do tipo de ciipo de circuito rcuito associaassociado às tecldo às teclas -as - FiFig.g. abaixabaixo.o.

As variáveis de

As variáveis de saída, podemos escolhê-las tambésaída, podemos escolhê-las também activas em m activas em HighHigh (1) ou(1) ou Lo

Loww (0(0).).

Assim para o nosso exemplo (IGOR), podemos escolher os

Assim para o nosso exemplo (IGOR), podemos escolher os códigos: I=00;códigos: I=00; G=01; O=10 e R=11.

(20)

4. Construção da

4. Construção da

tabela-de-verda

tabela-de-verda

de

de

T

Tabela-de-verdade 1: Entradas abela-de-verdade 1: Entradas activas em activas em High (1).High (1).

Em cada instante (linha da tabela-de-verdade), se pretende uma só

Em cada instante (linha da tabela-de-verdade), se pretende uma só teclatecla premida, por isso

premida, por isso tem-se uma tem-se uma só tecla activa só tecla activa em Highem High (1), estando as (1), estando as outrasoutras em

em LoLoww (0(0).).

Por seu turno, às variáveis de saída associa-se, a cada activação de uma Por seu turno, às variáveis de saída associa-se, a cada activação de uma

variável de entrada, uma combinação de bits do código escolhido. variável de entrada, uma combinação de bits do código escolhido. Escolheu-se

se ZZ00=0=0 ee ZZ11 =0=0 parapara II,, ZZ00 =0=0 ee ZZ11 =1=1parapara GG,, ZZ00 =1=1 ee ZZ11 =0=0parapara OO ee ZZ00

=1 =1 ee ZZ11 =1=1parapara R .R . E Ennttrraaddaas s SSaaííddaass II GG OO RR ZZ00 ZZ11 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1

(21)

T

Tabela-de-verdade 2: Entradas abela-de-verdade 2: Entradas activas em activas em Low (0).Low (0).

Em cada instante (linha da tabela-de-verdade), se pretende uma só

Em cada instante (linha da tabela-de-verdade), se pretende uma só teclatecla premida, por isso

premida, por isso tem-se uma tem-se uma só tecla activa só tecla activa em Lowem Low (0), estando as (0), estando as outrasoutras em

em LoLoww (1(1).).

A codificação das variáveis de saída pode

A codificação das variáveis de saída pode ser igual:ser igual: ZZ00 =0=0 ee ZZ11 =0=0 para Ipara I,, ZZ00

=0

=0 ee ZZ11 =1=1parapara GG,, ZZ00 =1=1 ee ZZ11 =0=0parapara OO ee ZZ00 =1=1 ee ZZ11 =1=1 parapara R .R .

E Ennttrraaddaas s SSaaííddaass II GG OO RR ZZ00 ZZ11 0 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1

(22)

5. Explicitação das

5. Explicitação das

express

express

ões booleanas

ões booleanas

• QQuuaannddoo aass vvaarriiáávveeiiss ddee eennttrraaddaa ee ddee ssaaííddaa ssããoo aaccttiivvaass eemm HHiigghh ((H

Hiigghh--H

Hiigghh)) aass eexxpprreessssõõeess ffiinnaaiiss ddaass vvaarriiáávveeiiss ddee ssaaííddaa ssããoo ddiissjjuunnççõõeess ddaass va

variáriáveveisis dede enentrtradadaa acactitivavadadass ee nãnão-co-comomplplememenentatadadas.s.

• QQuuaannddoo aass eennttrraaddaass ssããoo aaccttiivvaass eemm HHiigghh ee aass ssaaííddaass aaccttiivvaass eemm LLooww

((HHiigghh--LLooww)) eessssaass eexxpprreessssõõeess ssããoo ccoonnjjuunnççõõeess ddee vvaarriiáávveeiiss aaccttiivvaaddaass ee complementadas.

complementadas.

• QQuuaannddoo aass eennttrraaddaass ssããoo aaccttiivvaass eemm LLooww ee aass ssaaííddaass eemm LLooww ((LLooww--LLooww))

aass eexxpprreessssõõeess ssããoo ccoonnjjuunnççõõeess ddaass vvaarriiáávveeiiss aaccttiivvaaddaass ee nnãão o--complementadas.

complementadas.

• QQuuaannddoo aass eennttrraaddaass ssããoo aaccttiivvaass eemm LLooww ee aass ssaaííddaass aaccttiivvaass eemm HHiigghh

((LLooww--HHiigghh)) aass eexxpprreessssõõeess ffiinnaaiiss ssããoo ddiissjjuunnççõõeess ddee vvaarriiáávveeiiss complementadas.

complementadas.  V

 Voltandooltando aoao nossonosso exemploexemplo (IGOR),(IGOR), teremosteremos asas seguintesseguintes expressõesexpressões parapara osos seg

seguinuintestes cascasos:os:

aa)) HHiigghh--HHiigghh:: ZZ00= O= O++RR ee ZZ11=G+R=G+R

bb)) LLooww--LLooww:: ZZ00== II..GG ee ZZ11=I.O=I.O

cc)) HHiigghh--LLooww:: ZZ00== ee ZZ11==

dd)) LLooww--HHiigghh:: ZZ00== ee ZZ11==

G G  I 

 I ..  I  I ..OO  R

 R O

(23)

6. Criação do circuito de

6. Criação do circuito de

implementaçã

implementaçã

o

o

PPararaa aa ccririaçaçãoão dodo ccirirccuiuitoto dede imimplplememenentataççãoão,, vavalele ccononvevertrterer asas eexxprpreessssõeõess bboooolleennaass ppaarraa aa ffoorrmmaa ddee eessqquueemmaa llóóggiiccoo..

FFaçaçamamosos enentãtãoo osos esesququememasas dodo nonossssoo cocodidifificacadodorr eexexempmplolo,, nanass vavaririanantetess Hi

Highgh--HiHighgh,, LoLoww--LoLoww ee HiHighgh--LoLoww ::

Esquema do codificador , Hi 

Esquema do codificador , Hi  gh-High:  gh-High: 

II GG OO RR R R R R R R R R ZZ00 ZZ11 ZZ00

=

= O+

O+R e

R e

ZZ11

=G+R

=G+R

++

(24)

--Esquema do codi

Esquema do codificador , Low-Low: ficador , Low-Low: 

Esquema do codificador , Hi 

Esquema do codificador , Hi  gh-Low:  gh-Low: 

R R RR RR RR II GG OO RR R R RR RR RR II GG OO RR  I   I  G G O O ZZ00 ZZ11 ZZ00 ZZ11 II GG OO RR R R RR RR RR ZZ11 ZZ00 Ou Ou

ZZ00

=

= I.

I.G

G ee

ZZ11

=I.O

=I.O

G G  I   I .. ZZ00== ZZ11==  I  I ..OO G G  I   I .. ++ --++ -- ++

(25)

--Etapas para a sua implementação

Etapas para a sua implementação

Os

Os cocodidifificacadodoreress dede prprioioriridadadede sãsãoo imimplplememenentatadodoss didifefererentntememenentete dodoss anteriores.

anteriores.

EEststeses ccododifificicadadororeses susurgrgemem paparara mmininimimizizaarr aa ococororrêrênncciaia dede ererrrosos ddee co

codidificficaçaçãoão,, reresulsultatantnteses nana seseququênênciciaa dodoss acacciciononamamenentotoss duduplplosos,, ququee m

moottiivvaamm qquuee mmaaisis ddoo qquuee uummaa tteeccllaa,, sseejjaa pprreemmiiddaa eemm ssimimuullttâânneeoo..

PPararaa tatall,, esestatabebeleleccemem-s-see nnívíveieiss dede prprioioririddadadeses paparara alalggununss dodoss sísímmbobollosos ee cacasoso oc

ocororraramm sisimumultltananeaeammenentete dodoisis ouou mamaisis sísímbmbololosos,, dádá-s-see prprevevalalênênciciaa dede aaprpresesenentataççããoo dede ccódódigigoo àà sasaídída,a, aoao sísímmbobololo ccomom mmaaioiorr prprioioriridadadede..

1. Especificação e quantificação das variáveis de entrada

1. Especificação e quantificação das variáveis de entrada

O

O nnúmúmereroo dede vavaririáváveieiss dede enentrtradadaa (p(p)) esestatabebellecece-e-sese,, babasisicacammenentete,, cocommoo nono ca

casoso dodo cocodidifificacadodorr sesem-m-prprioriorididadade.e. Ex

Exememplplo:o: CiCircrcuiuitoto cocodidifificacadodorr cacapapazz dede cocodidifificacarr aa papalalavrvraa IGIGOROR.. T

Tememosos 44 sísímmbobololoss ddififererenentetess (I(I,,G,G,OO ee R)R),, lologgoo p=p=4.4.

I.2.1. OS

(26)

Etapas para a sua implementação

Etapas para a sua implementação

Os

Os cocodidifificacadodoreress dede prprioioriridadadede sãsãoo imimplplememenentatadodoss didifefererentntememenentete dodoss anteriores.

anteriores.

EEststeses ccododifificicadadororeses susurgrgemem paparara mmininimimizizaarr aa ococororrêrênncciaia dede ererrrosos ddee co

codidificficaçaçãoão,, reresulsultatantnteses nana seseququênênciciaa dodoss acacciciononamamenentotoss duduplplosos,, ququee m

moottiivvaamm qquuee mmaaisis ddoo qquuee uummaa tteeccllaa,, sseejjaa pprreemmiiddaa eemm ssimimuullttâânneeoo..

PPararaa tatall,, esestatabebeleleccemem-s-see nnívíveieiss dede prprioioririddadadeses paparara alalggununss dodoss sísímmbobollosos ee cacasoso oc

ocororraramm sisimumultltananeaeammenentete dodoisis ouou mamaisis sísímbmbololosos,, dádá-s-see prprevevalalênênciciaa dede aaprpresesenentataççããoo dede ccódódigigoo àà sasaídída,a, aoao sísímmbobololo ccomom mmaaioiorr prprioioriridadadede..

1. Especificação e quantificação das variáveis de entrada

1. Especificação e quantificação das variáveis de entrada

O

O nnúmúmereroo dede vavaririáváveieiss dede enentrtradadaa (p(p)) esestatabebellecece-e-sese,, babasisicacammenentete,, cocommoo nono ca

casoso dodo cocodidifificacadodorr sesem-m-prprioioriridadadede;; coconsnsididereranandodo asas enentrtradadasas ee sasaídídasas acactitivavass em

em HiHighgh..

EExxememplplo:o: CiCircrcuiuitoto ccododifificicadadoror ccaapapazz dede ccododifificicaarr aa papallavavrara IGIGOROR,, emem qqueue asas lletetrarass mmaiaiss aa esesququererdada têtêmm mmaiaioror prprioioriridadadede rerelalatitivavammenentete ààss sisitutuaadadass àà susuaa direita.

direita. T

Tememosos 44 sísímmbobololoss ddififererenentetess (I(I,,G,G,OO ee R)R),, lologgoo p=p=4.4.

I.2.1. OS

(27)

2. Especificaçã

2. Especificaçã

o e

o e

quantificação

quantificação

das variá

das variá

veis de sa

veis de sa

ída

ída

p <= 2 p <= 2mm ..

4 <= 2

4 <= 222 , logo: m=2., logo: m=2.

3. Codificação das variáveis

3. Codificação das variáveis

T

Tal como no al como no caso do caso do codificador sem-prioridade, codificador sem-prioridade, as variáveis as variáveis de entradade entrada pod

podem sem ser acer activativas em His em Highgh (1) o(1) ou Lowu Low (0)(0),, depen

dependendo do tidendo do tipo de cirpo de circuito acuito associassociado às tecdo às teclas -las - FiFig.g. abaixabaixo.o.

As variáveis de

As variáveis de saída, podemos escolhê-las tambésaída, podemos escolhê-las também activas em m activas em HighHigh (1) ou(1) ou Lo

Loww (0(0).).

Assim para o nosso exemplo (IGOR), podemos escolher os

Assim para o nosso exemplo (IGOR), podemos escolher os códigos: I=00;códigos: I=00; G=01; O=10 e R=11.

(28)

4. Construção da tabela-de-verdade

4. Construção da tabela-de-verdade

T

Tabela-de-abela-de-verdade verdade : : 

ii.. QQuuaannddoo II eessttáá aaccttiivvoo ((22ªª lliinnhhaa)),, oo ccóóddiiggoo ((0000)) aa ssii aassssoocciiaaddoo aappaarreeccee ÀÀ ssaaííddaa,, in

indidifefererentntememenentete dodo esestatadodo dadass ououtrtrasas vavaririáváveieiss (i(indndifeifererentntememenentete sisigngnifificicaa X)X)..

iiii.. QQuuaannddoo GG eessttáá aaccttiivvoo,, oo ccóóddiiggoo ((0011)) aa ssii aassssoocciiaaddoo aappaarreeccee àà ssaaííddaa,, aappeennaass ssee II es

estitiveverr dedesasactctivivadadoo (0(0),), nãnãoo sesendndoo rerelelevavantntee oo esestatadodo dadass ououtrtrasas vavaririáváveieiss dede memenonorr prioridade.

prioridade.

iiiiii.. QQuuaannddoo OO eessttáá aaccttiivvoo,, oo ccóóddiiggoo ((1100)) aa ssii aassssoocciiaaddoo aappaarreeccee àà ssaaííddaa,, ssee II ee GG eessttiviveerreemm ddeessaacctitivvaaddooss ((00)),, nnããoo sseennddoo rreelleevvaannttee oo eeststaaddoo ddaass oouuttrraass vvaarriiáávveeiiss dede menor

menor priorprioridadeidade.. E Ennttrraaddaas s SSaaííddaass II GG OO RR ZZ00 ZZ11 VV 1 X X X 0 0 1 1 X X X 0 0 1 0 1 X X 0 1 1 0 1 X X 0 1 1 0 0 1 X 1 0 1 0 0 1 X 1 0 1 0 0 0 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 X X 0 0 0 0 0 X X 0

(29)

iivv.. RR aaccttiivvoo,, nnããoo hhaavveennddoo oouuttrraass vvaarriiáávveeiiss ddee mmeennoorr pprriioorriiddaaddee,, oo ccóóddiiggoo aa ssii aassssoocciiaaddoo ((1111)) aappaarreeccee àà ssaaííddaa,, qquuaannddoo ttooddaass aass oouuttrraass vvaarriiáávveeiiss eessttiivveerreemm desa

desactivctivadaadass (0)(0)..

vv.. NNoo ccaassoo ddee nneennhhuummaa ddaass vvaarriiáávveeiiss eessttaarr aaccttiivvaaddaa,, oo ccóóddiiggoo aa aassssoocciiaarr ppooddee sseerr qquuaallqquueerr ((iissttoo éé XX)).. NNeessttee ccaassoo,, oo ccóóddiiggoo ddeevvee sseerr aannoottaaddoo ccoommoo nnããoo--vváálliiddoo,, at

atriribubuinindodo-s-see 00 àà vavaririávávelel VV..

5. Explicitação das expressões booleanas

5. Explicitação das expressões booleanas

PPelelaa foformrmaa cocomomo aa tatabebelala-d-de-e-veverdrdadadee coconsnstrtruíuídada sese apapreresesentnta,a, asas sasaídídasas de

devevemm seserr eexpxpllicicititadadasas pepelloo mmapapaa dede KaKarnrnaaugugh.h. RRepepararee-s-see ququee mmuiuitotoss dodoss te

termrmosos esestãtãoo aaprpresesenentataddosos imimplplicicititamamenentete.. ApApenenasas osos tetermrmosos dede orordedemm 00 ee 11 est

estãoão exexplíplícitcitos.os.

X 0 0 0 X 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0000 0011 1111 1100 00 00 01 01 11 11 10 10 ZZ 00 (I,G,O,R)(I,G,O,R) ZZ 00 ==  I  I ..GG

(30)

X 1 0 0 X 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0000 0011 1111 1100 00 00 01 01 11 11 10 10 ZZ11 (I,G,O,R)(I,G,O,R) ZZ11 == 1 1 2 2 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0000 0011 1111 1100 00 00 01 01 11 11 10 10 V (I,G,O,R) V (I,G,O,R) 11 3 3 O O  I   I  G G  I   I ..  .. 2 2 4 4 V= G+I+O+R = I+G+O+R V= G+I+O+R = I+G+O+R

(31)

6. Criação do circuito de

6. Criação do circuito de

implementaçã

implementaçã

o

o

II GG OO RR R R R R R R R R ZZ00 ZZ11 ++ --ZZ00 ==

ZZ11 == I  I ..GG I  I ..OO

V= G+I+O+R = I+G+O+R V= G+I+O+R = I+G+O+R  I   I  G G G G  I   I .. O O V V

(32)

C

Coonnvveerrssoorreess ddee CCóóddiiggooss – –  ssããoo ppaarrtteess ddooss ssiisstteemmaass ddiiggiittaaiiss qquuee ttrraannssffoorrmmaamm aa in

infoformrmaçaçãoão eexixiststenentete nunumm cócódidigogo paparara ououtrtroo cócódidigogo emem rereprpresesenentataçãçãoo bibinánáriria.a. Ex

Exememplploo dede cócódidigogoss ququee popodedemm trtranansfsforormamarr-s-see enentrtree sisi:: GrGrayay,, bibinánáririo-oo-ordrdininárárioio,, DC DCBB--88424211,, DDCCBB--EEXXCC 33,, AASSCCIIII ddee sseettee bbiitts,s, eettcc..

Símbolo Símbolo

Esquema Esquema

O esquema lógico de cada conversor de códigos, é diferente

O esquema lógico de cada conversor de códigos, é diferente

dependendo de vários factores, entre

dependendo de vários factores, entre os quais o tipo de transformações

os quais o tipo de transformações

que se pretende

que se pretende implementar

implementar..

I.3. O CIRCUITO CONVERSOR DE CÓDIGO

I.3. O CIRCUITO CONVERSOR DE CÓDIGO

(33)

Etapas para a sua implementação

Etapas para a sua implementação

1.

1. EspEspeciecificficaçãação e o e quaquantintificficaçãação do das as varvariáviáveis eis de de ententradradaa 2.

2. EspEspeciecificficaçãação e o e quaquantintificficaçãação dao das vs variariáveáveis dis de se saídaídaa 3.

3. CoCodifdificicaçação ão dadas s vavaririáváveieiss 4.

4. CoConsnstrtruçução da tabão da tabelela-a-dede-v-vererdadadede 5.

5. ExExpliplicitcitaçação dão das as exexprepressõessões bos booleoleanaanass 6.

6. CriCriaçãação do o do circircuicuito to de de impimplemlemententaçãaçãoo

1. Especificação e quantificação das variáveis de entrada

1. Especificação e quantificação das variáveis de entrada

Ex

Exememplplo:o: ImImplplememenentetemomoss umum cicircrcuiuitoto coconvnverersosorr dodo O

O ccóóddiiggoo ddee oorriiggeemm ((GGrraayy)) tteemm 44 bbiittss.. LLooggoo:: ..

m e

m e a a p ,p , o io i o mo m m em e

códidigogo dede oror gegem.m.

Gr

Grayay paparara DCDC -8-8-4-4-2-2 1.1.

 p=  p=

(34)

2. Especificação e quantificação das variáveis de saída

2. Especificação e quantificação das variáveis de saída

O

O cócóddigigoo dede dedeststininoo (D(DCBCB--8-8-4-4-2-2-1)1) tetemm sesemmprpree 1100 cocommbbininaçaçõeõess ccomom 44 bbitits,s, eennttããoo oo ccóóddiiggoo ddee eennttrraaddaa ccoonnvvéémm qquuee ssee ccoonnssiiddeerree ttaammbbéémm,, ccoomm 44 bbiittss ddee m

mododoo aa sese ccononsisidederarareremm totoddasas aass ccomombbininaaçõçõeess dodo cócóddigigoo dede sasaídídaa (d(desestitinno)o).. O

Obbss:: CCaassooss hhaavveerráá,, eemm qquuee oo nnúúmmeerroo ddee bbiittss ddee eennttrraaddaa oouu ssaaííddaa ddeeppeennddee ddoo nnúúmmeerroo ddee bbiitsts uusasaddooss ppeelloo oouutrtroo llaaddoo ((ppoorrtoto)) ddoo sisisstteemmaa..

3. Codificação das variáveis

3. Codificação das variáveis

A

Ass vvaarriiáávveeiiss ddee eennttrraaddaa ppooddeemm sseerr aaccttiivvaass eemm HHiigghh ((11)) oouu LLooww ((00)).. EEssttaa co

consnsididereraçaçãoão éé irirrerelelevavantnte,e, poporqrqueue aa esestatass vavaririáváveieiss asassosociciamamosos umumaa co

combmbininaçaçãoão dede bibitsts cocorrrresespopondndenentete aa umum cócódidigogo.. As

As vavaririáváveieiss dede sasaídída,a, popodedemmosos esesccololhêhê--lalass tatammbébémm acactitivavass emem HHigighh (1(1)) ouou LLowow (0(0).).

A

Asssisimm ppaarraa oo nnoossssoo ccaassoo,, tteerreemmooss ppoorr eexxeemmppllo:o: 11110000 ((GGrraayy)) -- >> 11000000 ((DDCCBB),), só

só paparara avavananççarar uumama dadass coconnveversrsõeões.s.

m e m e a a m ,m , o io i o mo m m em e cód cód gogo dede dedestst nono m=4. m=4.

(35)

4. Construção da tabela-de-verdade

4. Construção da tabela-de-verdade

T

Tabela-de-veabela-de-verdade rdade para o Conversor de Código Gray-DCBpara o Conversor de Código Gray-DCB-8-4-2-1: -8-4-2-1: 

E Ennttrraaddaass: : GGrraay y SSaaííddaass: : DDCCBB A B C D Z A B C D Z00 ZZ11 ZZ22 ZZ33 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 0 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 1 1 0 0 1 1 1 1 1 X X X X 1 1 1 1 X X X X 1 1 1 0 X X X X 1 1 1 0 X X X X

(36)

5. Explicitação das expressões booleanas

5. Explicitação das expressões booleanas

 SSee sese pprreetteennddeerr iimmpplleemmeennttaarr ccoomm ddeevvee ttrraannssccrreevveerr--ssee aass

ffuunnççõõeess ddee ssaaííddaa ppaarraa oo ddiiaaggrraammaa ddee VVeeiittcchh--KKaarrnnaauugghh ee pprroocceeddeerr aa ssimimppllififiiccaaççããoo,, paparraa oobbteterr aass eexxppreressssõõeess ssoobb aa ffoorrmmaa

ou

ou DDeeppooiiss ttrraannssccrreevvee--ssee aass ffuunnççõõeess ppaarraa aass

eemm ccoonnffoorrmmiiddaaddee ccoomm oo ttiippoo ddee ppoorrttaass llóóggiiccaass qquuee ssee pr

pretetenendada ususarar,, nana lólógigicaca poposisititivava ouou nenegagatitivava..

 SSee ssee pprreetteennddeerr iimmpplleemmeennttaarr ccoomm ouou ttrraannssccrreevvee--ssee aass

eexpxpreressssõeõess dede sasaídídaa paparara asas

IImmplplememenentetemmosos nonoss dodoisis mmététododoos:s: prprimimeieirroo cocomm poportrtasas lólóggicicaass NNANANDD ee ddeeppooiiss ccoomm DDMMUUXX ee ppoorrttaass NNAANNDD ee ppoorr ffiimm ccoomm MMUUXX,, nnaa llóóggiiccaa ppoossiittiivvaa..

0 0 1 X 0 0 1 X 0 0 1 X 0 0 1 X 0 0 X X 0 0 X X 0 0 X X 0 0 X X 0000 0011 1111 1100 00 00 01 01 11 11 10 10 po

portrtasas lólógigicaca ,,

elem

elemententarar conconjunjuntivativa disjuntiva

disjuntiva.. o-

o-elementares elementares

MUX

MUX DMUXDMUX,, form

formasas cancanóniónicascas disjdisjuntuntivaiva ..

(37)

0 1 0 X 0 1 0 X 0 1 0 X 0 1 0 X 0 1 X X 0 1 X X 0 1 X X 0 1 X X 0000 0011 1111 1100 00 00 01 01 11 11 10 10 ZZ 11 ==  A A.. B B 0 1 0 X 0 1 0 X 0 1 0 X 0 1 0 X 1 0 X X 1 0 X X 1 0 X X 1 0 X X 0000 0011 1111 1100 00 00 01 01 11 11 10 10 ZZ22 ==  A A.. B B..C C  B B..C C  2 2 1 1

(38)

0 1 0 X 0 1 0 X 1 0 1 X 1 0 1 X 0 1 X X 0 1 X X 1 0 X X 1 0 X X 0000 0011 1111 1100 00 00 01 01 11 11 10 10

ZZ 33 == B B..C C .. D D B B..C C .. D D A A.. D D B B..C C .. D D A A.. B B..C C .. D D

1-1- ImImplplememenentataçãçã coco poportrtasas NANANDND 1 1 2 2 3 3 4 4 5 5 ZZ00 = A= A ZZ11 == (( A A..BB))

ZZ22 ==  A A.. B B..C C  B B..C C  A A.. B B..C C .. B B..C C 

ZZ3=3=  B B..C C .. D D B B..C C .. D D A A.. D D B B..C C .. D D A A.. B B..C C ..DD

 D  D C  C   B  B  A  A  D  D C  C   B  B  D  D  A  A  D  D C  C   B  B  D  D C  C   B  B.. .. .. .. .. .. .. .. .. .. .. .. .. ..  

(39)

6. Circuito de implementação

6. Circuito de implementação

A A BB CC DD ZZ 11 ZZ 22 ZZ00 ZZ 33

(40)

22-- IImp

mpllem

emen

enttaaçã

ção

o cco

om

m D

DM

MU

UX

X ee ppo

orrta

tass N

NA

AN

ND

D::

aa)) T

Trraannssffo

orrm

meem

mo

oss aass eexxpprreessssõ

õeess ppaarraa aa ffo

orrm

maa ccaannó

ónniiccaa ddiissjjuunnttiivvaa,, aa

ppar

arttir

ir ddo

o m

map

apaa ddee Ka

Karrna

nauugghh o

ouu ddaa ttab

abel

ela-

a-dde-

e-vver

erddaadde.

e.

ZZ 00 == PP1212 ++ PP1313

ZZ 11== PP44 ++ PP55++ PP66 ++ PP77 ZZ 22== PP22 ++ PP33 ++ PP44 ++ PP55

ZZ 33== PP11 ++ PP22++ PP44 ++ PP77 ++ PP1313

b)

b) T

Tra

rans

nsffor

orme

memo

moss pe

pela

la op

oper

eraç

ação

ão ppri

rimi

miti

tiva

va NA

NAND

ND::

ZZ 00 ==P12P12..P13P13

ZZ 11 == P  P 44.. P  P 55.. P  P 66..77 ZZ 22 == P  P 22.. P  P 33.. P  P 44..55

(41)

Circuito do Conversor de

Circuito do Conversor de

Código Gray-

Código Gray-

DCB-8421, com DMUX

DCB-8421, com DMUX

e portas NAND, na variante convencional e na lógica positiva

e portas NAND, na variante convencional e na lógica positiva

(42)

Ci

Circrcuiuitostos DeDescscododifiificacadodoreress – –  ssããoo ppaarrtteess ddooss ssiisstteemmaass ddiiggiittaaiiss qquuee ttrraannssffoorrmmaamm aa in

inffoorrmmaçaçããoo rereppreresesennttaaddaa nnumum ccóóddigigoo emem rereppreresseennttaaççããoo bbinináárriiaa,, eemm ininffoormrmaaççããoo ddoo tip

tipoo alalfafa-n-numuméréricicaa pepercrcepeptívtívelel pepelolo ututililizaizadodorr huhumamanono..

EExxeemmpplloo ddee aallgguummaass ttrraannssffoorrmmaaççõõeess:: bbiinnáárriioo--ddeecciimmaall,, DDCCBB--ddeecciimmaall,, DDC CBB--77--segme

segmentos,ntos, bináribinário-ASCo-ASCII.II.

Símbolo Símbolo

Esquema Esquema

O esquema lógico de cada descodificador, é diferente dependendo de

O esquema lógico de cada descodificador, é diferente dependendo de

vários factores, entre os quais o tipo de tra

vários factores, entre os quais o tipo de transformações que se pretende

nsformações que se pretende

implementar.

implementar.

I.4. O

(43)

1. Especificação e quantificação das variáveis de saída

1. Especificação e quantificação das variáveis de saída

PPeleloo fafacctoto dede sese prpreetetendnderer rereprpresesenentatarr aa ininfoformrmaçaçããoo dodo sisiststememaa qquauateternrnárárioio,,

S

S  ,  , SS  ,  , SS e e SS ..

DESCODIFICADOR BINÁRIO-QUATERNÁRIO

DESCODIFICADOR BINÁRIO-QUATERNÁRIO

2. Especificação e quantificação das variáveis de entrada

2. Especificação e quantificação das variáveis de entrada

22pp>=m.>=m.

R

Resesulultata p=p=2:2:

m e m e a a m ,m , o io i o mo m m em e m bm b descodificar. descodificar. m=4: m=4: nú

númeme de vade va áváv dede ntnt adada a p p dede erermiminana emem ununçãçã dodo núnúmeme da

da vava áváv dede aíaí a,a, dede acacorordodo coco xpxp eses ãoão  E

(44)

3. Codificação das variáveis

3. Codificação das variáveis

A

Ass vvaarriáiávveeisis ddee ssaaííddaa ppooddeemm seserr aaccttiivvaass eemm HHigighh ((11)) oouu LLooww (0(0),), ddeeppeennddeennddoo do

do titipopo dodo cicircrcuiuitoto asassosociciadadoo aoaoss didispspososititivivosos dede vivisusualalizizaçaçãoão.. As

As vavaririáváveieiss dede enentrtradadaa,, popodedemmosos esesccololhêhê--lalass tatammbébémm acactitivavass emem HHigighh (1(1)) ouou eemm LLooww ((00)).. NNeeststaa ffaassee,, esesttaa ccoonnssidideerraaççããoo éé irirrreelleevvaannttee ppoorrqquuee,, aa ccaaddaa

va

variriávávelel éé asassosocciaiadada uummaa ccomombibinnaçaçãoão dede bibitsts..

4. Construção da tabela-de-verdade

4. Construção da tabela-de-verdade

E Ennttrraaddaas s SSaaííddaass E  E  00 00 11 00 00 00 00 00 11 00 11 00 00 11 11 00 00 00 11 00 22 11 11 00 00 00 11 33

Display

Display

 ou Mostrador)

 ou Mostrador)

S S SS SS SS

(45)

5. Explicitação das expressões booleanas

5. Explicitação das expressões booleanas

A

A papartrtirir dada tatabebellaa-d-de-e-veverdrdaadede obobtêtêmm-s-see asas eexxprpresessõsõeses dadass vavaririáváveieiss dede sasaídídaa qqueue sese seseguguemem::

SS00 == SS11 == SS22 == SS33 == 1 1 .. 0 0 E  E   E   E  1 1 .. 0 0 E  E   E   E  1 1 .. 0 0 E  E   E   E  1 1 .. 0 0 E  E   E   E 

(46)

EE00

6. Circuito de Implementação

6. Circuito de Implementação

EE11 SS00 SS11 SS22 SS 33

0

0

SS 00 SS11 SS22 SS33

1

1

2

2

3

3

EE00 EE11 Descodificador Descodificador

EEssqquueem

ma

a LLó

óggiicco

o

R

Reepprreesseennttaaççãão

o ssiim

mbbó

ólliiccaa

Mostrador Mostrador com filamentos com filamentos

(47)

DESCODIFICADOR

DESCODIFICADOR DCB-7-SEGMENT

DCB-7-SEGMENTOS

OS



FFormado por 7

ormado por 7 LEDs

LEDs

Dois tipos: Ânodo Comum e Cátodo Comum.

Dois tipos: Ânodo Comum e Cátodo Comum.

Mostrador de 7-segmentos

Mostrador de 7-segmentos

Ânodo Ânodo Cátodo Cátodo

(48)

DESCODIFICADOR

DESCODIFICADOR DCB-7-SEGMENT

DCB-7-SEGMENTOS

OS

1. Especificação e quantificação das variáveis de saída

1. Especificação e quantificação das variáveis de saída

PPeello

o ffaacctto

o ddee o

o m

mo

ossttrraaddo

orr ddiissppo

orr ddee

,, o

o nnúúm

meerro

o

ddee vvaarriiáávveeiiss ddee ssaaííddaa éé

::

2. Especificação e quantificação das variáveis de entrada

2. Especificação e quantificação das variáveis de entrada

N

No

o ccas

aso

o do

do D

DC

CBB--77--sseg

egme

ment

nto

oss,, o

o nnúúm

meerro

o ddee vvaarriiáv

áveeis

is de

de eenntr

traaddaa nnão

ão

ddeeppeennddee ddo

o nnúúm

meerro

o ddee vvaarriiáávveeiiss ddee ssaaííddaa,, m

maass ssiim

m ddo

o nnúúm

meerro

o ddee

ssím

ímbbo

olo

loss qquuee ssee pprreetten

enddee vviissuuaalilizzaarr nno

o m

mo

ossttrraado

dorr.. O

O ccó

ódi

diggo

o D

DC

CBB éé

ap

aprrop

opri

riad

ado

o pa

para

ra re

repr

pres

esen

enta

tarr 10

10 sí

símb

mbol

olos

os do

do si

sist

stem

emaa de

deci

cima

mal.l.

Portanto,

Portanto,

E E   ,  , E E   ,  , E E  e e E E 

3. Codificação das variáveis

3. Codificação das variáveis

A

Ass vvaarriiáávveeiiss ddee ssaaííddaa ppo

oddeem

m sseerr aaccttiivvaass eem

m H

Hiigghh ((11)) o

ouu LLo

ow

w ((00)),,

de

depe

pend

nden

endo

do do

do ti

tipo

po de

de mo

most

stra

rado

dorr di

disp

spon

onív

ível

el..

PPaarraa aass vvaarriiáávvei

eiss de

de eenntr

trad

adaa aa cco

odi

diffic

icaaççãão

o éé iirrrrel

elev

evaannte

te,, sseend

ndo

o

ne

neces

cessá

sári

rio

o ap

apena

enass es

escr

crev

ever

er-s

-see o

o có

códig

digo

o DC

DCBB-8

-8-4

-4-2

-2-1

-1..

7

7 sesete te segsegmentmentosos  m

 m  a a

  p

(49)

4. Construção da tabela-de-verdade

4. Construção da tabela-de-verdade

EEnnttrraaddaass

SSaaííddaass

MostradorMostrador

tipo cátodo tipo cátodo comum comum EE00

EE

11

EE

22

EE

33

aa

b

b c

c d

d e

e ff

gg

00

00

0

0

0

0

11

11

11

1

1

1

1

11

00

00

00

00

11

00

11

11

00

00

00

00

00

00

11

00

11

11

00

1

1

1

1

00

11

00

00

11

11

11

11

11

11

00

00

11

00

11

0

0

0

0

00

11

11

00

00

11

11

00

11

00

11

11

00

11

11

00

11

11

00

1

1

1

1

0

0

1

1

0

0

11

11

11

11

11

00

1

1

1

1

11

11

11

11

00

00

00

00

11

00

00

00

11

11

11

1

1

1

1

11

11

11

00

00

11

11

11

11

00

00

11

11

(50)

5. Explicitação das expressões booleanas

5. Explicitação das expressões booleanas

T

Tra

rans

nsccre

reve

vem

mos

os aa fu

funç

nção

ão bo

bool

oleean

anaa ddaa fo

form

rmaa ddee ttab

abeela

la-d

-de-

e-ve

verrda

daddee pa

para

ra aa

fo

form

rmaa ca

canó

nóni

nica

ca dis

disju

junti

ntiva

va::

a (E a (E00, E, E11 , E, E22 , E, E33) = P) = P00++ PP22++ PP33 ++ PP55++ PP66++ PP77 ++ PP88++ PP99

;;

b (E b (E00, E, E11 , E, E22 , E, E33) = P) = P00++ PP11++ PP22 ++ PP33++ PP44++ PP77 ++ PP88 ++ PP99

;;

c (E c (E00, E, E11 , E, E22 , E, E33) = P) = P00++ PP11++ PP33 ++ PP44++ PP55++ PP66 ++ PP77 ++ PP88++ PP99

;;

d (E d (E00, E, E11 , E, E22 , E, E33) = P) = P00++ PP22++ PP33 ++ PP55 ++ PP66++ PP88

;;

e (E e (E00, E, E11 , E, E22 , E, E33) = P) = P00 ++ PP22++ PP66++ PP88

;;

f (E f (E00, E, E11 , E, E22 , E, E33) = P) = P00++ PP44++ PP55 ++ PP66++ PP88++ PP99

;;

g (E g (E00, E, E11 , E, E22 , E, E33) = P) = P22 ++ PP33++ PP44 ++ PP55 ++ PP66++ PP88++ PP99

;;

(51)

6. Circuito de implementação

6. Circuito de implementação

O

O dedesesenhnhoo dodo cicircrcuiuitoto dedescscododifificicadadoror DCDCBB-7-7-s-segegmementntosos cocomm DMDMUXUX ee poportrtasas NA

(52)

Implemen

Implemente um circuito desc

te um circuito descodificad

odificador Biná

or Binário -

rio - Decimal.

Decimal.

1-1-TRABALHO PARA CASA

TRABALHO PARA CASA

Referências

Documentos relacionados

A tabela da página seguinte apresenta os principais doadores dos prefeitos eleitos das capitais estaduais, com os respectivos porcentuais com que contribuíram para o total

As autoras descrevem a criação de um Wiki central onde constam: um guião para a elaboração de um Wiki através do Pbworks (anteriormente Pbwiki), as regras e prazos do trabalho

Our contributions are: a set of guidelines that provide meaning to the different modelling elements of SysML used during the design of systems; the individual formal semantics for

Tabela 6 – Distribuição da carteira de Capitais Diferidos por Model Points 20 Tabela 7 – Parâmetros necessários à projeção dos valores atuais futuros 21 Figura 7 –

restantes matérias, sendo estas individuais, os alunos poderão trabalhar de forma mais. diferenciada dentro

Lança de lado e sem balanço o peso, apoiado na parte superior dos metacarpos e nos dedos, junto ao pescoço, com flexão da perna do lado do peso e inclinação do tronco sobre

Relativamente ao PS, tal como referi em cima, irei ter uma atenção especial à formação das equipas, tentando que estas sejam homogenias, mas tendo três campos a

Roda na cabeça do plinto (passa as pernas o mais alto possível e receção equilibrada apoiando os pés alternadamente no chão); Rolamento à retaguarda, saída com