Plano de Ensino. Leandro Schwarz Endereço eletrônico:

(1)

DEPARTAMENTO ACADÊMICO DE ELETRÔNICA

CURSO TÉCNICO INTEGRADO DE ELETRÔNICA

Leandro Schwarz Atualizado em 8 de fevereiro de 2011

http://www.ifsc.edu.br/~schwarz

Plano de Ensino

Disciplina: Eletrônica Digital I

Semestre: 2011/1

Turma: 6040522

Carga horária: 80 horas

Professor: Leandro Schwarz ([email protected])

Endereço eletrônico: http://www.ifsc.edu.br/~schwarz

1. Objetivos

A Unidade de Ensino Eletrônica Digital I deve tratar os conceitos necessários à evolução de problemas lógicos envolvendo combinações de eventos. Os aspectos lógicos serão preponderantes aos do hardware. O aluno, ao final da Unidade de Estudo deve ser capaz de, identificando um problema, fazer todo o processo de desenvolvimento até obter o diagrama lógico da solução.

1.1. Competências

Identificar e caracterizar circuitos integrados digitais e implementar circuitos eletrônicos digitais de pequena complexidade.

1.2. Habilidades

 Identificar as funções lógicas dos circuitos integrados, bem como suas especificações básicas em catálogos, folhas de dados e manuais escritos em português e inglês;

 Conhecer e caracterizar as propriedades e aplicações dos principais circuitos integrados digitais;

 Identificar e aplicar as principais estruturas de circuitos digitais combinacionais;

 Escolher os circuitos integrados adequadamente para cada aplicação e identificar as respectivas pinagens e características;

 Efetuar a montagem de circuitos seguindo os procedimentos experimentais com organização lógica, seqüencial e no prazo previsto;

 Efetuar medidas e/ou observações de níveis lógicos, comparando e analisando os resultados obtidos com os planejados;

 Localizar e corrigir falhas, defeitos ou erros de ligação, possibilitando a adequada reflexão e interpretação do experimento.

1.3. Bases Tecnológicas

 Sistemas de numeração: binário, decimal, octal, hexadecimal;  Funções lógicas e portas lógicas;

 Famílias de circuitos lógicos;  Circuitos combinacionais;

 Simplificação de circuitos lógicos;

 Códigos, codificadores e decodificadores;  Circuitos aritméticos, ULA;

(2)

Leandro Schwarz Atualizado em 8 de fevereiro de 2011 http://www.ifsc.edu.br/~schwarz

2. Ementa

A ementa da disciplina está apresentada junto ao cronograma de atividades no item 6. Da mesma forma, pode ser encontrada na página do curso, disponível em http://www.ifsc.edu.br/~schwarz.

3. Avaliação

A avaliação da disciplina de Lógica Combinacional consistirá em três avaliações escritas, pelos relatórios das aulas práticas e pelo relatório de projeto que deverá ser entregue ao final do semestre. O projeto consiste na síntese, simulação e apresentação de um sistema combinacional.

3.1. Média Parcial

A média parcial da disciplina será calculada por:

100

15

25

03

20

02

20

01

20 AE

AE

PJ

MR

MP





















Com:

AE: avaliação escrita;

PJ: nota do projeto;

MR: média dos relatórios.

Será considerado APTO (aprovado) o aluno que obtiver freqüência igual ou superior a 75% e o conjunto das competências da disciplina e média parcial igual ou superior a 60% (nota 6,0) no conjunto dos instrumentos de avaliação (conforme a expressão acima).

3.2. Recuperação

A recuperação é constituída de uma prova escrita com o conteúdo acumulativo da disciplina. Terá direito a realizar a prova de recuperação o aluno que obtiver nota igual ou superior a 2,0 (dois) e possuir freqüência igual ou superior a 75%.

A média final da disciplina será calculada por:

2 NR

MF





Com: MF: média final; NR: nota de recuperação.

Será considerado APTO (aprovado) o aluno que obtiver freqüência igual ou superior a 75% e o conjunto das competências da disciplina e média parcial igual ou superior a 60% (nota 6,0) no conjunto dos instrumentos de avaliação (conforme a expressão acima).

4. Considerações gerais

Os relatórios das atividades devem ser entregues na aula seguinte a da atividade em equipes de no máximo 2 alunos. A reposição de atividades só é

(3)

DEPARTAMENTO ACADÊMICO DE ELETRÔNICA

CURSO TÉCNICO INTEGRADO DE ELETRÔNICA

permitida com entrega de atestado médico na secretaria do curso dentro de 48 horas da realização da atividade (para o caso de entrega de relatórios), serão realizadas em horário a ser marcado com o docente da disciplina.

Todo material solicitado deve ser entregue em versão impressa e em versão eletrônica do mesmo.

A utilização de recursos como Internet, relatórios de turmas anteriores, livros, revistas, dentre outros, é incentivada, desde que respeitadas as normas de referências bibliográficas a fim de evitar plágio. Caso seja constatada a ocorrência de plágio, o trabalho receberá nota zero.

Os roteiros e todas as demais informações sobre a disciplina encontram-se no sítio http://www.ifsc.edu.br/~schwarz.

5. Bibliografia

[1] TOCCI, R.J.; WIDMER, N.S.; MOSS, G.S. Sistemas Digitais: Princípios e Aplicações. Prentice-Hall do Brasil, 2007, ISBN-10 8576050951, ISBN-13 9788576050957.

[2] IDOETA, I.V.; CAPUANO, F.G. Elementos de Eletrônica Digital. Editora Érica, 2002, ISBN-10 8571940193, ISBN-13 9788571940192.

[3] GARCIA, P.A.; MARTINI, J.S.C. Eletrônica Digital: Teoria e Laboratório. Editora Érica, 2006, ISBN-10 853650109X, ISBN-13 9788536501093.

[4] MENDONÇA, A., ZELENOVSKI, R. Eletrônica Digital: Curso Prático e Exercícios. MZ Editora, 2004, ISBN-13 9788587385130.

6. Cronograma de Atividades

A seguir, está apresentado o cronograma de atividades previsto para o semestre letivo 2011/1. Salienta-se que este cronograma pode sofrer alterações no decorrer do desenvolvimento das atividades.

(4)

Cronograma de Atividades 2011/1 – Eletrônica Digital I

Mês Créditos Dia Local Tema Assunto

2 2 10/02 Quinta ELD Sistemas de numeração

Sistema decimal; Sistema binário; Sistema octal; Sistema hexadecimal.

2 4 14/02 Segunda ELD Sistemas de numeração Conversão entre sistemas de numeração. 2 6 17/02 Quinta ELD Sistemas de numeração

Operações aritméticas; Sinal-magnitude; Complemento de um; Complemento de dois. 2 8 21/02 Segunda ELD Sistemas de numeração Complemento de dois; _{Códigos binários.} 2 10 24/02 Quinta ELD Álgebra de Boole

Diagramas de venn; Operações; Postulados; Identidades; Identidades auxiliares. Fevereiro

2 12 28/02 Segunda ELD Álgebra de Boole _{Expressões lógicas e minimizações} Identidades auxiliares; Teoremas de De Morgan;

Minimização de expressões lógicas. 2 14 03/03 Quinta ELD Expressões lógicas e minimizações Minimização de expressões lógicas

2 16 10/03 Quinta ELD Portas lógicas _{Expressões lógicas e minimizações}

Porta NOT; Porta AND; Porta OR; Porta NAND; Porta NOR; Porta XOR; Porta XNOR;

Simbologia IEEE / ANSI;

Minimização de expressões lógicas. 2 18 14/03 Segunda ELD Portas lógicas _{Expressões lógicas e minimizações} Atividade de laboratório 01.

2 20 17/03 Quinta ELD Portas lógicas _{Expressões lógicas e minimizações} Universalidade das portas NAND e NOR; Descrição de circuitos lógicos; Minimização de expressões lógicas. Março

(5)

DEPARTAMENTO ACADÊMICO DE ELETRÔNICA CURSO TÉCNICO INTEGRADO DE ELETRÔNICA

2 24 24/03 Quinta ELD Avaliação 01 Sistemas de numeração; Álgebra booleana; Portas lógicas.

2 26 28/03 Segunda ELD Síntese combinacional Simplificação algébrica. 2 28 31/03 Quinta ELD Síntese combinacional Simplificação algébrica. 2 30 04/04 Segunda ELD Síntese combinacional Atividade de laboratório 03. 2 32 07/04 Quinta ELD Síntese combinacional Método de Quine-McCluskey. 2 34 11/04 Segunda ELD Síntese combinacional Método de Quine-McCluskey. 2 36 14/04 Quinta ELD Síntese combinacional Atividade de laboratório 04. 2 38 18/04 Segunda ELD Síntese combinacional Diagrama de Veitch-Karnaugh. 2 40 25/04 Segunda ELD Síntese combinacional Diagrama de Veitch-Karnaugh. Abril

2 42 28/04 Quinta ELD Síntese combinacional Atividade de laboratório 05. 2 44 02/05 Segunda ELD Famílias lógicas Famílias lógicas.

2 46 05/05 Quinta ELD Famílias lógicas Parâmetros para leitura e interpretação de folha de dados. 2 48 09/05 Segunda ELD Avaliação 02 Síntese combinacional; _{Famílias lógicas.}

2 50 12/05 Quinta ELD Blocos lógicos combinacionais Codificadores/decodificadores; _{Codificador decimal/binário.} 2 52 16/05 Segunda ELD Blocos lógicos combinacionais Atividade de laboratório 06. 2 54 19/05 Quinta ELD Blocos lógicos combinacionais Display de 7-segmentos; _{Decodificador BCD/7-segmentos.} 2 56 23/05 Segunda ELD Blocos lógicos combinacionais Atividade de laboratório 07.

2 58 26/05 Quinta ELD Blocos lógicos combinacionais Multiplexadores/Demultiplexadores; _{Mux/Demux para transmissão de dados.} Maio

2 60 30/05 Segunda ELD Blocos lógicos combinacionais Atividade de laboratório 08. 2 62 02/06 Quinta ELD Blocos lógicos combinacionais

Meio somador; Somador completo; Meio subtrator; Subtrator completo;

Somador/subtrator completo;

Somador/subtrator em complemento de dois. Junho

(6)

2 66 09/06 Quinta ELD Blocos lógicos combinacionais Unidade lógica aritmética; Atividade de laboratório;

Apresentação dos temas do projeto. 2 68 13/06 Segunda ELD Blocos lógicos combinacionais Atividade de laboratório 10.

2 70 16/06 Quinta ELD Avaliação 03 Blocos lógicos combinacionais. 2 72 20/06 Segunda ELD Projetos Apresentação dos projetos. 2 74 27/06 Segunda ELD Projetos Apresentação dos projetos. 2 76 30/06 Quinta ELD Projetos Apresentação dos projetos. 2 78 04/07 Segunda ELD Recuperação

Sistemas de numeração; Álgebra booleana; Portas lógicas;

Síntese combinacional; Famílias lógicas;

Blocos lógicos combinacionais. Julho