;
JOSÉ ALBERTO NICOLAU DE OLIVEIRA
MICROSISTEMA DE APOIO A ELABORAÇÃO DE PROJETOS QUE ENVOLVAM MICROPROCESSADORES
Dissertação a p r e s e n t a d a a C o o r d e n a d o r i a de Põs-Graduação e P e s q u i s a da Prõ-Reito r i a p a r a Assuntos do I n t e r i o r da UFPb , em cumprimento ãs exigências p a r a o b t e n ção do Grau de M e s t r e em Ciências.
ORIENTADORES : ProfÇ M i s a e l E l i a s de Mo
P r o f 9 I v a n Rocha Neto
COORDENADORIA DE PÕS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA CENTRO DE CIÊNCIAS E TECNOLOGIA
UNIVERSIDADE FEDERAL DA PARAlBA
Aos meus P a i s .
Aos meus irmãos I v o , Coca e Vanda e
ã minha esposa Célia, d e d i co e s t e t r a b a l h o .
- Ao Dr. I v a n Rocha N e t o , p e l a orientação e a j u d a na redação des t e t r a b a l h o .
- Ao M. Sc. M i s a e l E l i a s de M o r a i s , p e l a orientação no desenvol. v i m e n t o d e s t e t r a b a l h o .
- Aos c o n s t i t u i n t e s do g r u p o de Sistemas D i g i t a i s da UFPb e em p a r t i c u l a r ao M. Sc. J o b e r t o Sérgio B. M a r t i n s e aos e s t a g i a r i o s A l e x e Fábio p e l a a j u d a p r e s t a d a em laboratório. - A I v o N i c o l a u de O l i v e i r a e M a r i a do S o c o r r o A l v e s O l i v e i r a pe l o e n s i n o básico e m o r a l . - A M a r i a Célia C o r r e i a N i c o l a u e I v a n i l d a A l v e s de Albuquerque p o r me a t u r a r e m e a i n d a c o l a b o r a r e m na realização d e s t e t r a b a l h o .
- Aqueles que p o s s i b i l i t a r a m que e s t e t r a b a l h o f o s s e a p r e s e n t a do, como G i l s o n e Carmen.
R E S U M O
É p r o p o s t o a execução de um m i c r o s i s t e m a de o r i entação didática, que possa também s e r usado p a r a o d e s e n v o l v i mento de p r o j e t o s que envolvam m i c r o p r o c e s s a d o r e s .
Para o SD 85 - Sistema de D e s e n v o l v i m e n t o 8 5 , f o i e s c o l h i d o o INTEL 8085 após um e s t u d o c o m p a r a t i v o e n t r e os mais u t i l i z a d o s m i c r o p r o c e s s a d o r e s das p r i n c i p a i s famílias. As f l e x i _ b i l i d a d e s e x i s t e n t e s nas U n i v e r s i d a d e s F e d e r a i s do R i o Grande do N o r t e e da Paraíba f o r a m critérios usados p a r a definição do s i s t e m a .
É a p r e s e n t a d o uma comparação de d o i s m i c r o s i s t e mas disponíveis c o m e r c i a l m e n t e - o INTELLECT e o EXORCISER - com o SD 85. São d i s c u t i d a s suas v a n t a g e n s e limitações.
São a p r e s e n t a d o s em d e t a l h e s considerações de p r o j e t o , c i r c u i t o s , f l u x o g r a m a s e programação.
F i n a l m e n t e , são f e i t a s sugestões p a r a aperfeiçoa mento e f u t u r o s d e s e n v o l v i m e n t o s .
A t e a c h i n g o r i e n t e d m i c r o s y s t e m w h i c h can a l s o be used f o r p r o j e c t development u s i n g m i c r o p r o c e s s o r s i s propo sed.
The INTEL 80 85 has been chosen f r o m a c o m p a r a t i ve s t u d y o f t h e most used m i c r o p r o c e s s o r f a m i l i e s l e a d i n g t o t h e SD 85 - System Development 85. The e x i s t i n g f a c i l i t i e s a t t h e F e d e r a l U n i v e r s i t i e s o f Rio Grande do N o r t e and P a r a i b a ha ve been c o n s i d e r e d among t h e c r i t e r i o n used t o d e f i n e t h e sys tern.
A comparinson o f two d i f f e r e n t c o m e r c i a l l y a v a i l a b l e m i c r o s y s t e m s - t h e EXORCISER and t h e INTELLECT - w i t h t h e SD 85 i s p r e s e n t e d . I t s advantages and l i m i t a t i o n s a r e d i s c u s sed. The d e s i g n c o n s i d e r a t i o n s , c i r c u i t s , f l o w c h a r t s and programming a r e p r e s e n t e d i n d e t a i l . F i n a l l y , s u g g e s t i o n s f o r improvement and f u t u r e development a r e made.
Í N D I C E •
CAPÍTULO I Página INTRODUÇÃO 1
CAPITULO I I
ANALISE DE MICROPROCESSADORES E APRESENTAÇÃO DE MI
CROSISTEMAS 4 2.1 - Características G e r a i s do yP 8085 4
2.2 - Sistema O p e r a c i o n a l do yP 8085 9
2.3 - Instruções do yP 8085 17 2.4 - Características G e r a i s dos yPs 6800, Z80 e
1802 20 2.5 - Análise C o m p a r a t i v a e n t r e M i c r o p r o c e s s a d o r e s 21 2.5.1 - A r q u i t e t u r a 21 2.5.2 - Quantidade de P a s t i l h a s A d i c i o n a i s p a r a Funcionamento Básico 22 2.5.3 - V e l o c i d a d e de Operação 23 2.5.4 - Modos de Endereçamento 23 2.5.5 - Número de Interrupções Disponíveis / Capaci_
dade de P r o j e t o s Modulares 25 2.5.6 - Entrada/Saída, F a c i l i d a d e s O f e r e c i d a s p a r a
"Intun^acc" de Dados Série/Paralelo 27
2.5.7 - Custos 28 2.6 - Apresentação dos M i c r o s i s t e m a s EXORCISER e
INTELLECT 29 2.6.1 - E x o r c i s e r 29 2.6.2 - I n t e l l e c t 29 CAPÍTULO I I I SD 85 35 3.1 - A r q u i t e t u r a do SD 85 35 3.1.1 - E s t r u t u r a Básica 35 3.1.2 - Unidade de Processamento de Dados 35
3.1.3 - Unidade de Memória 37 3.1.4 - Unidade de Entrada/Saída 3 8
3.2 - Programação Básica do SD 85 - SDBUG 43
3.2.1 - Esquema de Programação 43 3.2.2 - Grupo de Programação p a r a Comunicação Se
r i a d a de Dados 44 3.2.2.1 - Programa C o n t r o l a d o r 46
3.2.2.2 - VCM - V e r i f i q u e / M u d e Conteúdo da Memória 4 6
3.2.2.3 - EPU - Execute Programa do Usuário 48 3.2.2.4 - ICM - Imprima Conteúdo da Memória 49 3.2.2.5 - ACP - Armazene Conteúdo da F i t a P a p e l na
Memória 51 3.2.2.6 - PCM - P e r f u r e em F i t a P a p e l Conteúdo da
Memória 53 3.2.2.7 - ICR - I n f o r m e Conteúdo dos R e g i s t r a d o r e s 53
3.2.2.8 - ACG/GCM - Armazene Conteúdo Gravado em F i t a Magnética/Grave Conteúdo da Memória
em F i t a Magnética 54 3.2.2 - Grupo de Programação p a r a Comunicação Pa
r a l e l a de Dados 54 3.2.3.1 - Programa Pare 57 3.2.3.2 - Examine/Deposite Endereço 58
3.2.3.3 - Examine Próximo Endereço 58 3.2.3.4 - Examine Endereço A n t e r i o r 59 3.2.3.5 - D e p o s i t e em R e g i s t r a d o r 59 3.2.3.6 - D e p o s i t e em Endereço da Memória 60
3.2.3.7 - D e p o s i t e no Próximo Endereço 60 3.2.3.8 - Execute Programa do Usuário 61 3.2.3.9 - Execute uma Instrução do Programa do Usu
ário 62 3.2.3.10- M o s t r e o Conteúdo do R e g i s t r a d o r de Con dições 62 3.3 - Sistema O p e r a c i o n a l do SD 85 63 CAPÍTULO IV CONCLUSÃO 6 7 APÊNDICE I
Apresentação Cronológica das Famílias de M i c r o p r o
c e s s a d o r e s 70
APÊNDICE l i Página Instruções do 8085 73 APÊNDICE I I I A r q u i t e t u r a dos M i c r o p r o c e s s a d o r e s 6800, Z80 e 1802 91 APÊNDICE I V C i r c u i t o s C o n s t i t u i n t e s do SD 85 94 APÊNDICE V Fluxogramas e Programas C o n s t i t u i n t e s do SD 85 97 BIBLIOGRAFIA 150 V i i i
f i g u r a 2.1 - A r q u i t e t u r a do 8085 6 f i g u r a 2.2 - Pinagem do C l 80 85 6 f i g u r a 2.3 - Diagrama de Transições do 8085 11 f i g u r a 2.4 - Estados de Máquina do 8085 12 f i g u r a 3.1 - P a i n e l F r o n t a l do SD 85 42 f i g u r a 3.2 - Mapa de Memória do SD 85 4 5 f i g u r a 3.3 - Operação VCM 50 f i g u r a 3.4 - Operação EPU 50 f i g u r a 3.5 - Operação ICM 50 f i g u r a 3.6 - Modelo de F i t a Papel 52
f i g u r a 3.7 - Operação ACP e Operação PCM 55
f i g u r a 3.8 - Operação ICR 55 f i g u r a 3.9 - Operação ACG 56 f i g u r a 3.10 - Operação GCM 56 f i g u r a 3.11 - Diagrama de Transições do SD 85 64 Í N D I C E DE TABELAS t a b e l a 2.1 - Especificações do EXORCISER 31 t a b e l a 2.2 - Funções do EXBUG 32 t a b e l a 2.3 - Especificações do INTELLECT 33 t a b e l a 2.4 - Funções do M o n i t o r 34 Í N D I C E DE GRAFICOS
gráfico 2.1 - Relação de V e l o c i d a d e dos uPs 8085 ,
6800, Z80 e 1802 24
C A P I T U L O I
INTRODUÇÃO
Na década de 1950, a eletrônica tomou um grande i m p u l s o , com o a d v e n t o do tn.a.nòiòton (lançado em 1948) que se
d e l i n e o u , a p a r t i r de então, como o elemento básico e fundamen t a l p a r a a implementação de c i r c u i t o s , em p r o j e t o s de engenha r i a .
Já na década de 1960, os c i r c u i t o s com componen t e s d i s c r e t o s começaram a s e r substituídos p e l o s c i r c u i t o s i n t e grados de pequena e s c a l a . S u r g i r a m as famílias lógicas RTL, DTL, TTL, ECL, cada uma d e l a s mostrando vantagens e desvantagens em função das aplicações específicas e características de c u s t o e desempenho.
Mas, uma nova revolução do campo da eletrônica , i n i c i o u - s e nos anos 70, com a introdução dos c i r c u i t o s i n t e g r a dos de média e l a r g a e s c a l a os q u a i s , p o s s i b i l i t a r a m a i m p l e mentação do p r o c e s s a d o r c o n s t r u i d o p o r integração em l a r g a esca l a ou s i m p l e s m e n t e , o micn.opKoc.zbòadofi.
0 p r i m e i r o m i c r o p r o c e s s a d o r , o INTEL 4004, f o i i n t r o d u z i d o no mercado no ano de 1 9 7 1 , p e l a " I n t z l Cotipohatiorí'.
ducton.") e p r o j e t a d o i n i c i a l m e n t e p a r a aplicação de cálculo o r i e n t a d o , t e r m i n o u p o r s e r , o p i o n e i r o de várias famílias de mi c r o p r o c e s s a d o r e s com características p a r t i c u l a r e s de modo a su p e r a r limitações umas das o u t r a s com um a l t o nível de i n t e g r a ção e c u s t o s cada vez mais r e d u z i d o s . E s t a s famílias são c r o n o l o g i c a m e n t e a p r e s e n t a d a s no apêndice I , com suas r e s p e c t i v a s ca racterísticas.
O m i c r o p r o c e s s a d o r , como elemento capaz de execu t a r m u i t a s das funções da u n i d a d e c e n t r a l de processamento dos computadores c o n v e n c i o n a i s , p e r m i t i u o d e s e n v o l v i m e n t o de mA.cA.o_ òiòtamat*. A p r i m e i r a geração de micA.0 computado n.2.0 d e s e n v o l v i ^
da, u t i l i z a v a o y P 8008, de fabricação da INTEL, e e r a t i p i c a m e n t e composto de 20 c i r c u i t o s e x t r a s em padrões TTL.
A medida que os m i c r o p r o c e s s a d o r e s f o r a m a p e r f e i coados, m a i o r q u a n t i d a d e de c i r c u i t o s , a n t e s elementos e x t e r nos, f o r a m sendo i n c o r p o r a d o s na CPU (Unidade C e n t r a l de Proces samento). E s t a síntese p e r m i t e o d e s e n v o l v i m e n t o de microcompu t a d o r e s com um número b a s t a n t e r e d u z i d o de c i r c u i t o s a d i c i o n a i s .
A b a i x a v e l o c i d a d e de operação e uma r e l a t i v a m e n t e pequena c a p a c i d a d e de endereçamento de memória, são a i n d a as m a i o r e s limitações de um m i c r o p r o c e s s a d o r , no d e s e n v o l v i m e n t o de s i s t e m a s mais amplos. O d e s e n v o l v i m e n t o de novas famílias de m i c r o p r o c e s s a d o r e s v i s a m a superação d e s t a s limitações.
Tomando p o r base a relação custo/desempenho e a grande utilização do yP 8085, f o i p r o p o s t o o d e s e n v o l v i m e n t o de um MICROSISTEMA DE APOIO A ELABORAÇÃO DE PROJETOS QUE ENVOLVAM MICROPROCESSADORES.
3
P a r a e s c o l h a do yP 8085 como e l e m e n t o básico pa r a o d e s e n v o l v i m e n t o do s i s t e m a p r o p o s t o , f o i f e i t a uma análise c o m p a r a t i v a dos mais p o p u l a r e s e e f i c i e n t e s m i c r o p r o c e s s a d o r e s de 8 "bitò" e x i s t e n t e s no mercado, p r i n c i p a l m e n t e os disponí v e i s no mercado b r a s i l e i r o .
•
E s t a análise c o m p a r a t i v a tomando em consideração
a aKqu4.te.tu.tia, cuòtoò, velocidade de openaçao, quantidade de paòtiíhaò adicionai* pafia funcionamento bãòico, modo* de endene
çamento, capacidade de pnojetoi, modulaneò, entfiada/òaida, f a c i tidadeò o fenecida* pana "intenface" de dado* em òénie/panalelo
e o númeno de intenh.upçoei> diòponZveiò, f u n d a m e n t a i s p a r a uma
utilização econômica e segura de um m i c r o p r o c e s s a d o r , são mos t r a d a s no capítulo I I .
No capítulo I I , d o i s micn.0òiòtemaò , o EXORCISER
e o INTELLECT, são também a p r e s e n t a d o s p a r a p o s s i b i l i t a r uma comparação com o s i s t e m a d e s e n v o l v i d o , o SD 85 ( M i c r o s i s t e m a de A p o i o a Elaboração de P r o j e t o s que Envolvam M i c r o p r o c e s s a d o r e s ) , a p r e s e n t a d o no capítulo I I I .
Uma análise c o n c l u s i v a do SD 85, e s t a b e l e c i d a em níveis c o m p a r a t i v o s e do seu p o t e n c i a l de utilização, ê f e i t a no capítulo I V .
APRESENTAÇÃO DE MICROSISTEMAS
2.1 - CARACTERÍSTICAS GERAIS DO yP 8085
O INTEL 8085 é uma nova geração de CPU ( comple t a Unidade C e n t r a l de Processamento p a r a l e l a de 8 "bitò") desen
v o l v i d a p e l a " I n t z l Cofipofiatlon" através de aperfeiçoamentos
técnicos de sua família de m i c r o p r o c e s s a d o r e s , i n i c i a d a com o INTEL 4004 e c o n t i n u a d a p e l o s INTEL 4040, 8008, 8080 e 8080A . C o n s t r u i d o em c a n a l - N , no modo depleção, r e q u e r uma s i m p l e s t e n são de alimentação de + 5 V o l t s e v e l o c i d a d e de "clock" básica em em t o r n o de 3MHz. A p r e s e n t a comportamento dinâmico, o que o l i m i t a a um "c£ocfe" de período mínimo de 320ns e a um máximo de
2.000ns.
E s t e m i c r o p r o c e s s a d o r , p r o j e t a d o p a r a m e l h o r a r o desempenho da família 8080 , p e r m i t e a elaboração de s i s t e m a s com um número r e d u z i d o de C I s ( c i r c u i t o s i n t e g r a d o s ) , p r o p o r c i o n a d o p e l a incorporação de g e r a d o r de "clock" e u n i d a d e de c o n t r o l e
i n t e r n o s (elementos e s t e s f o r n e c i d o s p o r C I s e x t e r n o s nos s i s t e mas a n t e r i o r e s e agora l i m i t a d o s apenas p e l a anexação e x t e r n a de um c r i s t a l ou malha RC, r e q u e r i d a p e l o g e r a d o r de "clock" pa
5
r a sua ativação). Assim o m i c r o p r o c e s s a d o r c o n s i s t e b a s i c a m e n t e
de uma ALU (Unidade Aritmética/lógica), de uma Unidade, de. Con
tKolc, anexados a um gn,upo de nzgi*tfiadom* de ut>o go.n.al ( B, C, D, E, H e L) , um ncgi* tnadon de in*tKuçao, um contadon. dcpno_ gnama (PC) , um apontadon. de pilha (SP) , um >mgi*tnadoh. de condi
çõz* e um acumulado*. (A) .
A ALU e x e c u t a operações aritméticas e lógicas com dados r e c e b i d o s , e a u n i d a d e de c o n t r o l e , c o n t r o l a o f l u x o de dados a serem r e c e b i d o s e/ou e n v i a d o s p e l a ALU, através de armazenagem temporária de operandos ou dados nos r e g i s t r a d o r e s
( f i g u r a 2 . 1 ) .
No yP 8085 ( f i g u r a 2.2) o endereçamento é d i v i d i do e n t r e os 8 dígitos binários ("bit*"} mais s i g n i f i c a t i v o s da
v i a de endereço ( Ae - A n ) e os 8 " b i t * " menos s i g n i f i c a t i v o s
da v i a m u l t i p l e x a d a de endereço e dados (ADo - A D 7 ) . O reconhe c i m e n t o de um dado ou dos 8 " b i t * " menos s i g n i f i c a t i v o s de um
endereço, é f e i t o através do s i n a l ALE ("AddAC** Latch Enablc"),
e m i t i d o p e l a CPU.
Para c o n t r o l e de v i a s , o yP 8085 p r o p o r c i o n a os s i n a s luta (RD) e z*cn.tva (WR) , como também um s i n a l de " *tatu*"
p a r a r e c o n h e c i m e n t o de localização do dado comunicado, se e s t e p e r t e n c e a uma posição de memória ou a um c i r c u i t o de e n t r a d a / saída (IO/M).
O u t r a s informações de "*tatu*" dos c i c l o s bási_
cos da v i a de dados da CPU, são também f o r n e c i d o s ao usuário, através das saídas S0 e S i . A informação ê p a r c i a l m e n t e c o d i f i _ cada e p r o p o r c i o n a o uso com vantagem de tempo do t i p o de t r a n s ferência de v i a que está o c o r r e n d o , além da p o s s i b i l i d a d e de u
?ï Tf S t « TEMP i l l FUNUM (•) uta.at INS-TRUÇÃO (Si i DCCOotncA DOR oc I N ; TRUÇiO - TIMi N • " f C O N T R O L E CLK • IN CLK OUT NE ADV
CONTROL STATUS DMA
~ * n — r ~ m — * —A4W • *+• - r NO WS i U »0S , IO/M NLDA R C t I T OUT "TT5 _sts. õ ( I ) 5 1 1 — H I«) R I A -TUS • I t e (IT RES J I i Til STACK P O m r i R (Ï5T _ — n i l P R O S RAW COUNTER lNCNEIÎENTï70ICRf«IÉ»tï ARRANJO — OE RESISTRA -BORES
BU'fEB'OE fN O E Ä E 1 • UrrCR DE DADOS E ENDEREÇOS
I f
F I O 2.1 - A R Q U I T E T U R A 0 0 M » 8 0 8 5
1
t i l i z a r o s i n a l Si como R/W em t o d a s as transferências o c o r r i
d a s .
Caso o usuário d e s e j e que a t r o c a de informações com a CPU s e j a c o n t r o l a d a p e l o tempo de chegada ou de r e q u i s i _ ção de dados p o r elementos e x t e r n o s , o yP 8085 f a c i l i t a e s t a o peração, p e r m i t i n d o o uso do " K c a d y " como s i n a l pfionto pan.a en vian,/fieceben. em e n t r a d a i n t e i r a m e n t e s i n c r o n i z a d a .
E v i d e n t e m e n t e o yP 8085 não poderá constantemen t e f a z e r uso e x c l u s i v o das v i a s de endereço e de dados de um mi c r o s i s t e m a de vários m i c r o p r o c e s s a d o r e s . Nestas aplicações onde o m i c r o p r o c e s s a d o r compete com o u t r o s p a r a t e r acesso as v i a s de endereço e de dados e p a r a e v i t a r a n e c e s s i d a d e de u t i l i z a ção de c i r c u i t o s e x t e r n o p a r a r e c o n h e c i m e n t o de ocupação, o yP 8085, através da e n t r a d a "hold" ( s u s p e n d a ) , abandona as v i a s r e
q u i s i t a d a s , e m i t i n d o também um s i n a l a seus c o n c o r r e n t e s , o
"hold acknouiledge" ( r e c o n h e c i d o p e d i d o de suspensão de v i a s ) . O
r e t o r n o ao uso das v i a s só ocorrerá após o s i n a l "hold" s e r r e
movido.
O g e r a d o r de "clock" i n t e r n o r e q u e r um c r i s t a l ou malha RC e x t e r n a e oscilará em frequência duas vezes a f r e quência de operação da CPU. O o s c i l a d o r i n t e r n o g e r a um "clock"
com duas f a s e s não c o i n c i d e n t e s ("duty cycle" 5 0 % ) , onde uma das f a s e s d e s t e "clock", 4> i , é u t i l i z a d o como s i n c r o n i z a d o r do
c i r c u i t o i n t e r n o do yP 8085 e a o u t r a , (|>2 , é c o l o c a d a em d i s p o n i b i l i d a d e p a r a o r e s t a n t e do s i s t e m a , através da saída "clock oat" .
O yP 8085 a c e i t a um s i n a l de "fie&et" e x t e r n o pa
da e n t r a d a " n,2.i>ít I n " . Após r e c o n h e c e r o p e d i d o de "xzòzt", a
CPU g e r a ura s i n a l de informação p a r a o r e s t a n t e do s i s t e m a , saí da "Xtétt oat", p a r a p o s s i b i l i t a r um "fiíònt" p a r a t o d o r e s t a n t e do s i s t e m a .
O yP 8085 emprega um c i r c u i t o i n t e r n o e s p e c i a l de alimentação p a r a p e r m i t i r sua operação na v e l o c i d a d e nominal. E s t e c i r c u i t o , denominado g e r a d o r de p o l a r i d a d e do s u b s t r a t o , c r i a uma tensão de polarização n e g a t i v a . 0 c i r c u i t o emprega um o s c i l a d o r de p a r t i d a próprio e uma c a r g a "pump" (bomba) que r e
q u e r um c e r t o tempo (500 us) após a ativação do m i c r o p r o c e s s a d o r p a r a i n i c i a r c o r r e t a m e n t e o seu f u n c i o n a m e n t o . Por e s t a r a zão, é s u g e r i d o que o s i n a l de "fi&ò&t" {" h.z*tt -in" b a i x o ) s e j a
m a n t i d o d u r a n t e e s t e período.
Dois o u t r o s f a t o r e s f o r a m i n c o r p o r a d o s ao 8085 que aumentam sua v e r s a t i l i d a d e : c i n c o e n t r a d a s de requisição de interrupções e entrada/saída série de dados.
Das c i n c o e n t r a d a s p a r a interrupção ( INTR, RST 5.5, RST 6.5, RST 7.5 e TRAP) três tem mascaramento programável
(RST 5.5, RST 6.5 e RST 7 . 5 ) , q u a t r o causam a execução automáti ca de uma instrução "Rzòtait" (RST 5.5, RST 6.5, RST 7.5 e TRAP) e t o d a s seguem uma ordem lógica de p r i o r i d a d e , desde a de menor p r i o r i d a d e (INTR) até a de m a i o r (TRAP), segundo a ordem de a presentação a n t e r i o r .
Após o r e c o n h e c i m e n t o de um p e d i d o de i n t e r r u p _ ção, o yP 8085 d e s a b i l i t a novas interrupções e e n v i a um s i n a l de r e c o n h e c i m e n t o de interrupção, saída INTA, p a r a c o n t r o l e ex t e r n o . Novas interrupções só serão a c e i t a s , após a execução de uma instrução E I {" anable. IntzKfiupt") através de "òoft" ou após
9
As l i n h a s de e n t r a d a e saída em série de dados, SID e SOD, são c o n t r o l a d a s p o r " 6 o ftwatie" e p e r m i t e m a conexão d i r e t a do 8085 com periféricos de comunicação de dados em série sem auxílio de componentes e x t e r n o s , a n t e s e s t r i t a m e n t e necessá r i o s , de comutação paralela/série de dados.
2.2 - SISTEMA OPERACIONAL DO yP 8085
Observando-se a operação do yP 8085, n o t a - s e que a execução de q u a l q u e r programa c o n s i s t e b a s i c a m e n t e de uma se quência de operações l e i a e e b c f i e v a ["nead" e nWKÁ.ttn), onde ca
da operação t r a n s f e r e uma p a l a v r a ["byte") de dados e n t r e o m i c r o e uma memória p a r t i c u l a r ou um endereço de entrada/saída
(I/O) .
Com exceção de poucas l i n h a s e s p e c i a i s de c o n t r o l e , e s t a s operações de leitutia/eòcnita são as únicas comunica ções e n t r e o p r o c e s s a d o r e os o u t r o s componentes, sendo o neces sário p a r a a execução de q u a l q u e r instrução ou programa.
Cada operação " nead I wtiite" do yP 8085 ê r e f e r i d a como um c i c l o de máquina. A execução de cada instrução pelo 8085 c o n s i s t e de uma sequência de um a c i n c o c i c l o s de máquina, e ca da c i c l o de máquina c o n s i s t e de um número de três a s e i s c i c l o s de " c l o c k " (também r e f e r i d o s como e s t a d o s T ) .
A execução de q u a l q u e r instrução c o n s i s t e de uma série de c i c l o s de máquina, c u j a n a t u r e z a e sequência ê d e t e r m i nada p e l o código de operação {"op c o d e " ) , r e c o n h e c i d o p e l o p r i m e i r o c i c l o de máquina, Mi , também c o n h e c i d o como o c i c l o de buò_
Os c i c l o s de máquina possíveis são: o ciclo de
buòca do código Út opznação (OF), o de l e i a memónia (MR), o de
ebeneva na memÓnia (MW), o de l e i a de ama entnada/òaZda ( I O R ) , o
de e&cneva numa Entnada/SaZda (IOW), o de neconheça intennupção
(INA) e o em v i a ocioòa ( B I ) .
*
E s t e s s e t e t i p o s de c i c l o s de máquina podem s e r d i f e r e n c i a d o s p e l o e s t a d o das três l i n h a s de "Atatuò" (IO/M, So
e S i ) e p e l o s três s i n a i s de c o n t r o l e (RD, WR e INTA).
Cada c i c l o de máquina normalmente c o n s i s t e de três c i c l o s de " c l o c k " , com exceção do OF ("op code f e t c h " ) que c o n s i s t e de q u a t r o ou s e i s c i c l o s . O número de e s t a d o s necessã r i o s a execução de q u a l q u e r instrução é função da própria ins_ trução, do c i c l o de máquina, do c i c l o de instrução e do número de e s t a d o s e s p e r e ( T w a i t ) e suspenda ( T h o l d ) i n s e r i d o s em cada c i c l o através das l i n h a s "neady" e "kold" do m i c r o p r o c e s s a d o r . O diagrama de transições de e s t a d o do yP 8085 é mostrado na f i g u r a 2.3 que m o s t r a também os i n s t a n t e s de amostragem dos s i n a i s de interrupções e da condições "neady" e "hold" e como e l e s modi_
f i c a m a sequência básica da instrução ( T 1 - T 6 e T w a i t ) . Os poss_í
v e i s e s t a d o s de máquina são mostrados na página 2.4 j u n t a m e n t e com o s i s t e m a de v i a s .
No início de cada c i c l o de máquina o yP 8085 emi t e os três s i n a i s de "òtatuò" (IO/M, S i e S0) que d e f i n e m o t i p o de c i c l o que se seguirá. O s i n a l IO/M i d e n t i f i c a - o como sendo uma referência a memória ou a uma entrada/saída e os s i n a i s S0 e Si i d e n t i f i c a m o t i p o de operação: l e i a , eòcfieva, buòque código de openação ou pane.
O 8085 também e m i t e no início de cada c i c l o de má q u i n a , um endereço de 16 "bitò", p a r a i d e n t i f i c a r a posição
11 « E T F F I N T A NESCT F F IN T E F I G . 2 . 3 - D I A G R A M A DE T R A N S I Ç Õ E S DO yUP 8 0 8 5
S f o f u i • V Í 0 8 Control* £ • f a d o M a q u i n o SI. S O A - A . 0 19 AD — AO 0 7 PD.WR INTA A L E Ti X X X X 1 1 1 Tt X X X X X X 0 TtUAJT X X X X X X 0 TS X X X X X X 0 T« 1 0 X T S 1 1 0 T i 1 0 X T S 1 0 U 1 0 X T S 1 0 TR E S E T 1 T S T f T S T S T S TH A L T 0 T S T S T S T S T S TWOLD X T S T S T 3 T S 1 T S O 8 3 : 0 * LÓGICA " o " 1 «LÓGICA " l " T S * A L T A I M P E D Â N C I A X « N A O E S P E C I F I C A D O ( t > O N ' T C A K E " ) rt9. 2 . 4 • E S T A D O D E MÁ GUINA DO 8 0 8 6
13
de memória p a r t i c u l a r ou a p o r t a de 1/0 que o c i c l o s o l i c i t a .
No c i c l o OF (IO/M = 0, S i = 1 , S0= 1) o conteúdo do PC é p o s t o na v i a de endereço. 0 "byte." de mais a l t a ordem do PC é c o l o c a d o nas l i n h a s A8- A i 5, onde permanece até T4 . 0 "byte" de menor ordem do PC é c o l o c a d o nas l i n h a s AD0- A D 7 onde seus alimentado K.et> ["dn.iveh.ò tni-òtate") mantém a i n f o r m a ção p o r apenas um c i c l o de " c l o c k " , após o q u a l passam a um es t a d o de a l t a impedância.
Como a informação de endereço na v i a m u l t i p l e x a da A D 0 - A D 7 é de ordem transitória, pode s e r m a n t i d a externamen t e , após T i , através de um " l a t c h " que armazene a informação vá l i d a d u r a n t e a emissão do s i n a l ALE ('addheòi l a t c h enable") p r e s e n t e no e s t a d o T i de cada c i c l o de máquina.
Após os s i n a i s de "útatuò" e o endereço t e r e m s i d o e m i t i d o s e os a l i m e n t a d o r e s A D 0 - A D 7 d e s a b i l i t a d o s , o m i c r o no e s t a d o T2, e n v i a o s i n a l RD p a r a h a b i l i t a r o d i s p o s i t i v o de memória endereçado. Após um i n t e r v a l o de tempo (tempo de aceí>t>o a memÕfiia) uma informação válida estará p r e s e n t e em A D 0 - A D 7 • Durante o e s t a d o T3 os dados de A D 0 - A D 7 serão armazenados no r e g i s t r a d o r de instrução e novo s i n a l RD ê e m i t i d o d e s a b i l i t a n d o o d i s p o s i t i v o a n t e r i o r m e n t e s e l e c i o n a d o . Neste p o n t o , a CPU po derã t e r d e f i n i d o o código de operação da instrução. Como e s t e ê o p r i m e i r o c i c l o de máquina (Mi) de uma instrução, a CPU pode rá a u t o m a t i c a m e n t e p a s s a r p a r a o e s t a d o Ti,.
Durante T4, a CPU decodificará o código de o p e r a ção no r e g i s t r a d o r de instrução e decidirá se v a i p a r a T5 e de p o i s p a r a T6 nos próximos p u l s o s de " c l o c k " ou se p a r t e p a r a um novo c i c l o e i n i c i a em T i .
D u r a n t e T2, de q u a l q u e r c i c l o de máquina, o e s t a do da l i n h a "nuady" é examinado e se e s t i v e r a l t o {"hígh") fará
com que a CPU c o n t i n u e a execução n o r m a l da instrução. Caso con trãrio, a CPU entrará em T w a i t onde permanecerá até que o "mady"
s e j a r e m o v i d o . Saindo do e s t a d o de e s p e r a , o yP e n t r a d i r e t a m e n t e em T3 /, em ordem, p a r a e x e c u t a r o c i c l o de máquina c o m p l e t o , a n t e r i o r m e n t e suspenso. Um uso comum da l i n h a " mady" é para sim
p i e s paradas ( " ò i n g l u - A t e p " ) do p r o c e s s a d o r através de uma cha ve manual.
Para o c i c l o MR {"mzmony fitad") a sequência de
operações d u r a n t e T1-T3 é semelhante ao do OF, sendo que os
" 4 t a t u o " e m i t i d o s d u r a n t e T i são IO/M = 0 , S i = 1 e S0= 0 , i n d i cando uma l e i t u r a de uma posição de memória.
No f i n a l de T3, enquanto no OF a CPU muda de T3 p a r a 1 \ , em q u a l q u e r o u t r o c i c l o , a CPU muda de T3 p a r a T i de um novo c i c l o de máquina.
0 endereço da memória usada no OF é sempre o con teúdo do PC, que i n d i c a a instrução c o r r e n t e , ao passo que o en dereço usado no MR pode t e r várias o r i g e n s . O dado l i d o d u r a n t e um MR é c o l o c a d o no r e g i s t r a d o r a p r o p r i a d o e não no r e g i s t r a d o r de instrução.
Já o c i c l o IOR ( " 1 / 0 nzad"), ê idêntico ao MR a
penas com s i n a i s de "òtatuò" d i f e r e n t e s , já que IO/M = 1 . 0 en dereço u t i l i z a d o n e s t e c i c l o , é f o r n e c i d o p e l o segundo "bytí" de
uma instrução de e n t r a d a ( " I n Pont NÇ") que e s p e c i f i c a a p o r t a
empregada p a r a e n t r a d a dos dados. E s t e endereço ê d u p l i c a d o nas l i n h a s A D 0 - A D 7 e A8- A i5. V e r i f i c a - s e p o r t a n t o , que um IOR pode o c o r r e r apenas como t e r c e i r o c i c l o de máquina de uma instrução de e n t r a d a .
15
O s i n a l " K z a d y " pode s e r usado p a r a g e r a r e s t a dos T w a i t p a r a d i s p o s i t i v o s de entrada/saída, bem como p a r a d i s p o s i t i v o s de memcTria.
No c i c l o MW {"mzmoiy WK-Ltz") o yP 8085 e m i t e os
s i n a i s de "òtatuò" de m a n e i r a s i m i l a r a dos c i c l o s OF, MR eIOR,
e x c e t o que IO/M = 0, S i = 0 e So= 1 , i d e n t i f i c a n d o o c o r r e n t e ci c i o como sendo uma operação de e s c r i t a p a r a uma posição de memo r i a .
O endereço ê e m i t i d o d u r a n t e T i de m a n e i r a análo ga ao MR. No e n t a n t o , no f i n a l de T i , como a CPU deve p r o p o r c i o n a r os dados que serão e s c r i t o s na posição de memória endereça da, os a l i m e n t a d o r e s A D 0- A D 7 não serão d e s a b i l i t a d o s . 0 "bytz"
de dados ê c o l o c a d o em A D 0- A D 7 na p a r t i d a de T 2 • Neste i n s t a n t e , o s i n a l WR é e m i t i d o , "IOM" para p e r m i t i r que o dado enviado se j a armazenado no d i s p o s i t i v o de memória endereçado.
D u r a n t e T3, a l i n h a WR é e l e v a d a {"h-ígh"), desa b i l i t a n d o o d i s p o s i t i v o de memória, c o n c l u i n d o - s e a operação
Z6c.fio.voL. Os conteúdos das v i a s de dados e de endereço não são
mudados, até o próximo T j do c i c l o subsequente.
A sequência de operações do c i c l o IOW ( " 1/0
wnitz" ) é a mesma do c i c l o MW, com IO/M = 1 . O endereço u t i l i
zado no IOW ê o número da p o r t a de entrada/saída usada e que é r e c o n h e c i d o através do segundo "bytz" de uma instrução de saída
{" out pofit nÇ" ) e d u p l i c a d a nas l i n h a s ADo~AD7 e Ae~Ax 5.
D u r a n t e o "clock" do e s t a d o T p r e c e d e n t e a H1.T1
de uma instrução os "4 t a t u o " dos p i n o s TRAP, RST 7.5, RST 6.5 , RST 5.5 e INTR são sempre amostrados.
Se o c o r r e u uma interrupção válida (INTR i g u a l a um e o " f l i p - f l o p " de c o n t r o l e de interrupção d e s a b i l i t a d o ) en
tão a CPU e n t r a no c i c l o INA {"intafiKu.pt ac.knowlo.dQ2."). 0 c i c l o
INA é idêntico ao OF sendo que um s i n a l INTA é e m i t i d o em l u gar do RD. Após a emissão do INTA, a lógica de interrupção deve p r o p o r c i o n a r o código de operação da nova instrução que deve s e r e x e c u t a d a (normalmente se u t i l i z a m instruções que forçam o p r o c e s s a d o r a s a l v a r o conteúdo a t u a l do PC, em d e t r i m e n t o da nova posição de memória r e q u e r i d a p e l a interrupção).
Após r e c e b e r o código de operação, o microproces_ sador d e c o d i f i c a - o e d e t e r m i n a o número de "byte.&" a mais reque
r i d o s p a r a execução da instrução i n s e r i d a , a q u a l será f a t o r de t e r m i n a n t e do tempo de acesso.
Todos os c i c l o s de máquina do yP 8085 a n a l i s a d o s , estavam a s s o c i a d o s as operações teia e zòcfizva. E x i s t e no e n t a n
t o , uma violação a e s t a r e g r a p o r duas situações: a p r i m e i r a o c o r r e na execução de uma instrução DAD r p (some p a r de r e g i s t r a d o r e s r p com H e L) e a segunda o c o r r e d u r a n t e a geração i n t e r na do código de operação p a r a uma interrupção TRAP, RST 7.5 , RST 6.5 ou RST 5.5 .
No p r i m e i r o caso, a instrução DAD r p r e q u e r em M i , s e i s e s t a d o s e x t r a s . Como é indesejável a existência de um Mj tão e x t e n s o , a CPU g e r a d o i s c i c l o s de máquina complementa r e s , os q u a i s não tem acesso a memória ou a componentes de en trada/saída, d e f i n i d o s como c i c l o s em v i a o c i o s a ( B I ) .
No segundo c a s o , assumindo a ocorrência de um pe d i d o de interrupção válido ( a s s o c i a d o as exigências da i n t e r r u p _ ção INTR, as interrupções " R t i t a f i t " devem e s t a r desmascaradas )
17
a CPU g e r a um c i c l o B I ("Bu-ó J d l e " ) . D u r a n t e o B I deve s e r f o r n e e i d o o código de operação de uma instrução "R<it>tan.t" que cause o d e s l o c a m e n t o do PC p a r a o endereço pré-fixado, de acordo com o t i p o de interrupção r e q u e r i d a : { 2 4 } 1 6 p a r a TRAP, { 2 C } i6 p a r a
RST 5 . 5 , {34} i6 p a r a RST 6 . 5 e { 3 C } i6 p a r a RST 7 . 5 .
Em t o d o s os c i c l o s a p r e s e n t a d o s , o yP 80 85 man tem em c o n s t a n t e vigilância as l i n h a s de e n t r a d a "kold" e "n.u>eX Zn". No caso do "hold", a verificação é f e i t a d u r a n t e o " c l o c k " do último e s t a d o a n t e s de T3 ( T2 ou T w a i t ) e d u r a n t e o último
e s t a d o a n t e s de T5 . Caso o s i n a l "kold" e s t e j a "high", a CPU
entrará em T h o l d após o " c l o c k " s e g u i n t e , permanecendo n e s t e es t a d o até que h a j a a remoção do "hold". O yP 8085 usa o e s t a d o T h o l d p a r a c e s s a r momentaneamente os c i c l o s de máquina, perimi t i n d o que d i s p o s i t i v o s e x t e r n o s façam uso das v i a s de dados e de endereço.
A l i n h a "ficàct I n " é v e r i f i c a d a em cada e s t a d o T. Se e l a está b a i x a ("low") a CPU e m i t e o " ficàlt oat" e e n t r a no e s t a d o T r e s e t . O "nzòct I n " deve s e r m a n t i d o "low" p o r um m i n i mo de três períodos de "ctock" p a r a p r o p o r c i o n a r a própria s i n cronização da CPU. Quando o s i n a l " nzòzt I n " é r e m o v i d o , a CPU e n t r a sempre em M i . T i . O s i n a l "nzòzt I n " ê o único meio de t i r a r o yP 8085 de um e s t a d o T h a l t , forçado p e l a execução de uma instrução " h a l t " , e s p e c i f i c a m e n t e porque o s i n a l "nzbzt I n " p r o voca uma operação de "Inicialização" a CPU.
2.3 - INSTRUÇÕES DO yP 8085 Para um m i c r o p r o c e s s a d o r , a CPU p a r a e x e c u t a r operações através de um g r u p o de c u l a r e s e próprias. está p r o j e t a d a instruções p a r t i _
A grande d i v e r s i d a d e dos c o n j u n t o s de instruções próprias a cada família de m i c r o p r o c e s s a d o r e s , d i f i c u l t a a com patibilização e n t r e e s t a s famílias como também e s t a b e l e c e um dos critérios de comparação e e s c o l h a dos m i c r o p r o c e s s a d o r e s .
Para o yP 8085, o c o n j u n t o de instruções é com p o s t o de c i n c o d i f e r e n t e s g r u p o s : o grupo de tnanò f efiência de dado 6 que p o s s i b i l i t a t r o c a s de dados e n t r e r e g i s t r a d o r e s ou
e n t r e e s t e s e a memória, os grupos aritmético e lógico que co mandam operações aritméticas e lógicas e n t r e r e g i s t r a d o r e s e en t r e e s t e s e a memória, o grupo de detiivaçõeò {" btianch" ) que exe c u t a s u b - r o t i n a s e programas c o n d i c i o n a d o s a ocorrências especí^ f i c a s p o r manipulação do PC e, f i n a l m e n t e , o grupo de contKole
de máquina, de "òtack" e de entrada/òaZda f u n d a m e n t a l p a r a a co municação de dados e n t r e o m i c r o e o r e s t a n t e do s i s t e m a , a t r a vês de manipulação de instruções de I/O, de c o n t r o l e de p i l h a e do r e g i s t r a d o r de condições.
Os d i s p o s i t i v o s de memória anexados ao yP 8085 , devem a c e i t a r p a l a v r a s de até 8 "bítò" {"byte."), cada " byte "
correspondendo a um único endereço binário de 16 "bitò", em po
s i c i o n a m e n t o s e q u e n c i a l . Assim e s t e m i c r o p r o c e s s a d o r tem uma ca p a c i d a d e de endereçamento de 64Kbytes (65.536 "bitò") de memo
r i a , que pode c o n s i s t i r de ROM (memória apenas de l e i t u r a ) ou RAM (memória de acesso aleatório).
O comprimento das instruções do yP 8085 v a r i a de um a três "byte*". Quando a instrução é de um único "byte", es t e r e p r e s e n t a o código de operação ("op code") da operação p a r
t i c u l a r . Quando em d o i s ou três "byteò", os d o i s últimos c o n s t i
19
A execução de q u a l q u e r instrução está d i r e t a m e n
t e l i g a d a a d o i s f a t o r e s : o modo de endereçamento que s e r v e de orientação a CPU e ao programador e as condições "flagò" ( ban d e i r a s do r e g i s t r a d o r de condições) que servirão como elementos de t e s t e ao usuário e a própria CPU.
0 yP 8085 p o s s u i apenas q u a t r o modos de endereça mento: o d i l e t o , o r e g i s t r a d o r , o r e g i s trado * i n d i r e t o e o ime d i a t o .
No d i r e t o , os "bytes" 2 e 3 da instrução contém o endereço e x a t o do dado na memória. No modo r e g i s t r a d o r , a i n s trução e s p e c i f i c a o r e g i s t r a d o r ou o p a r de r e g i s t r a d o r e s em que o dado está l o c a l i z a d o . No r e g i s t r a d o r i n d i r e t o , a i n s t r u ção i n d i c a um p a r de r e g i s t r a d o r e s que contém o endereço da me mõria onde o dado está l o c a l i z a d o . No modo i m e d i a t o , a i n s t r u ção contém o próprio dado.
Para as instruções "branch", a execução d e i x a de t e r i n c r e m e n t o s s e q u e n c i a i s no mapa de memória. Quando através de endereçamento d i r e t o ou r e g i s t r a d o r i n d i r e t o , o endereço de memória c i t a d o e s p e c i f i c a o endereço da próxima instrução a s e r e x e c u t a d a , e x c e t o p a r a a instrução " R e s t a r t " .
As condições das b a n d e i r a s zero ( Z ) , b i n a i (S) ,
paridade ( P ) , t r a n s p o r t e (CY) e t r a n s p o r t e a u x i l i a r (AC) são a f e t a d a s apenas p o r instruções dos grupos aritmético e lógico Quando o r e s u l t a d o de uma operação t i v e r o v a l o r z e r o , Z = 1 , caso contrário Z - 0. Se o "bit" mais s i g n i f i c a t i v o do resul_ t a d o de uma operação t i v e r o v a l o r um, S = 1 , caso contrário S • 0. Quando a soma módulo 2 dos " b i t s " da operação é n u l a (pa r i d a d e p a r ) , P = 1 , caso contrário P = 0. O r e s u l t a d o de uma o
peração f o r n e c e n d o um t r a n s p o r t e {"cciiAy") ou r e q u e r e n d o um em
préstimo ( " b a n n o w " ) fará CY=1, caso contrário CY=0. Se uma ope ração p r o p o r c i o n a r um t r a n s p o r t e na saída do 39 p a r a o 4 9 " b i t " ,
AC=1, i s t o não o c o r r e n d o , AC=0 .
Todas as informações de número de c i c l o s de má q u i n a e de número de e s t a d o s T r e q u e r i d o s p e l a s d i v e r s a s i n s t r u ções do yP 8085, bem como informações sobre modos de endereça mento, r e g i s t r o de condições e códigos de instruções, estão c o n t i d o s na t a b e l a 1 do apêndice I I , que t r a z a l i s t a g e m p o r g r u po, de t o d a s as instruções do s i s t e m a . Os símbolos usados n e s t a l i s t a g e m , serão d e s c r i t o s na t a b e l a 2 do r e f e r i d o apêndice.
2.4 - CARACTERÍSTICAS GERAIS DOS yPs 6800, Z80 e 1802
O MC 6800, d e s e n v o l v i d o p e l a M o t o r o l a , é um mi c r o p r o c e s s a d o r monolítico, em t e c n o l o g i a NMOS, que u t i l i z a uma s i m p l e s tensão de +5V p a r a alimentação. Suas v i a s são compatí v e i s com o padrão TTL, podendo i n c o r p o r a r uma c e r t a q u a n t i d a d e de c i r c u i t o s i n t e g r a d o s c o n s t i t u i n t e s de sua família de corapo n e n t e s , sem n e c e s s i d a d e de c i r c u i t o s "buffutiò". Seu "clock" má
ximo é de 1MHz, duas f a s e s , e sua capacidade de endereçamento ê de 64Kbytes de memória.
O m i c r o p r o c e s s a d o r Z80 da Z i l o g , é c o n s t r u i d o em c a n a l N e r e q u e r uma alimentação de + 5 V . Apresenta saidas e en t r a d a s compatíveis com a lógica TTL e u t i l i z a um "clock" máximo
de 4MHz em f a s e única. P e r m i t e o endereçamento de 64Kbytes de memória.
O RCA Cosmac, CDP 1802, é um m i c r o p r o c e s s a d o r de 8 " b i t s " , c o n s t r u i d o em CMOS. Requer uma alimentação de +3V a
21
+12V e sua frequência de "clock" máxima é de 6.4MHz em f a s e úni_ ca. Também p e r m i t e um endereçamento de 6 4Kbytes de memória.
2.5 - ANALISE COMPARATIVA ENTRE MICROPROCESSADORES
2.5.1 - A r q u i t e t u r a
A a r q u i t e t u r a do 6 8 0 0 é m o s t r a d a na f i g . 1 do apêndi. ce I I I . Os dados f l u e m de/para a CPU através da v i a b i d i r e c i o n a l de dados ( D 0 - D 7 ) e os endereços são e n v i a d o s p e l a v i a de en dereços (A Q - AI 5 ) . O 6800 anexa uma ALU, um r e g i s t r a d o r de i n s trução, um PC, um SP, um r e g i s t r a d o r de condições, d o i s acumula d o r e s (A e B) e um r e g i s t r a d o r de indexação.
A a r q u i t e t u r a do Z80, mostrada na f i g . 2 do apên d i c e I I I , c o n s i s t e de um r e g i s t r a d o r de instrução, de um PC , de um SP, de d o i s r e g i s t r a d o r e s de indexação, de um r e g i s t r a d o r t i p o vzton de interrupção e de d o i s bancos de s e i s r e g i s t r a d o
r e s idênticos de 8 " b i t s " , i n c o r p o r a d o s a uma ALU, com um único acumulador e um r e g i s t r a d o r de condições. A p r e s e n t a v i a s i n d e pendentes de dados ( D 0 - D 7 ) e de endereços ( A 0 - A 1 5 ) .
A a r q u i t e t u r a do CDP 1 8 0 2 , f i g . 3 do apêndice I I I , c o n s i s t e de um a r r a n j o de d e z e s s e i s r e g i s t r a d o r e s de propósitos g e r a i s , cada um dos q u a i s armazena uma p a l a v r a de 1 6 " b i t s " ( r e g i s t r a d o r e s R) e uma ALU a u x i l i a d a p o r um único acumulador de 8
" b i t s " e de um " b i t " de condição ( " o v z n f l o w " ) . Qualquer um dos d e z e s s e i s r e g i s t r a d o r e s R, pode s e r d e s i g n a d o p a r a f u n c i o n a r co mo PC, SP, endereço de memória, f o n t e ou d e s t i n o de dados. Apre s e n t a v i a m u l t i p l e x a d a de endereços de 8 " b i t s " e uma v i a biãi
O yP 8085 embora a p r e s e n t e apenas um acumulador de auxílio a ALU, dispõe de um número m u i t o grande de r e g i s t r a d o r e s de propósitos g e r a i s , que superam e s t a limitação e p e r m i tem m e l h o r manuseio de informações p o r p a r t e do o p e r a d o r , sem n e c e s s i d a d e de busca de endereços a u x i l i a r e s de memória, p a r a armazenagem transitória de dados, como o c o r r e no MC 6800.
Além das d i s p o n i b i l i d a d e s e x i s t e n t e s no 8085 o Z80 p o s s u i mais d o i s r e g i s t r a d o r e s i n d e x a d o r e s e dispõe a i n d a de um banco a l t e r n a t i v o de r e g i s t r a d o r e s de uso g e r a l . A exis_ tência do banco a l t e r n a t i v o de r e g i s t r a d o r e s não r e p r e s e n t a uma grande vantagem uma vez que t o d a s as instruções do Z80 estão l i gadas ao j o g o p r i n c i p a l de r e g i s t r a d o r e s (os r e g i s t r a d o r e s a l t e r n a t i v o s só são a c i o n a d o s p o r d o i s comandos de transferência, que deslocam apenas dados e n t r e e l e s e os r e g i s t r a d o r e s do g r u po p r i n c i p a l ) . E n t r e t a n t o a não d i s p o n i b i l i d a d e dos i n d e x a d o r e s no 8085 d i f i c u l t a sua aplicação p a r a processamento de dados.
O 8085 a p r e s e n t a - s e bem melhor í&tlututiado que o
1802, p r i n c i p a l m e n t e p e l o número a d i c i o n a l de "bitò" de tzòtnò
de condiçõ<Lò e p o r a p r e s e n t a r funções específicas p o r grupos de r e g i s t r a d o r e s .
2.5.2 - Quantidade de P a s t i l h a s A d i c i o n a i s para Funcionamento Básico
O 6800 n e c e s s i t a da incorporação de um c i r c u i t o o s c i l a d o r que l h e forneça um "clock", com duas f a s e s , p a r a as
e n t r a d a s 0)1 e e>2 , numa frequência máxima de 1MHz.
Da mesma forma que o m i c r o p r o c e s s a d o r a n t e r i o r , o Z80 e o 1802 também n e c e s s i t a m de c i r c u i t o s e x t e r n o s que l h e s
23
forneçam "cíockò" em frequência máxima, em f a s e única, r e s p e c t i vãmente em t o r n o de 4MHz, a s e r conectado a e n t r a d a 0 e de 6. 4 M H z , a ser conectado a entrada CK.
A n e c e s s i d a d e de um g e r a d o r de "clock" e x t e r n o em
b o r a não s e j a uma limitação i m p o r t a n t e , t o r n a um s i s t e m a depen d e n t e do f u n c i o n a m e n t o c o r r e t o de mais um c i r c u i t o d i m i n u i n d o assim sua c o n f i a b i l i d a d e . O 8085 n e c e s s i t a apenas da anexação e x t e r n a de um c r i s t a l , que pode i n c l u s i v e s e r e q u i v a l e n t e ao r e q u e r i d o p e l o s g e r a d o r e s de "clock" do 6800 e Z80.
2.5.3 - V e l o c i d a d e de Operação
0 desempenho de um s i s t e m a o p e r a c i o n a l está es t r i t a m e n t e l i g a d o a v e l o c i d a d e de operação, sendo e s t a uma das p r i n c i p a i s limitações dos m i c r o p r o c e s s a d o r e s e x i s t e n t e s .
0 6800, gráfico 2 . 1 , a p r e s e n t a , mesmo com uma frequência de operação máxima i n f e r i o r a do 8085, um tempo de execução de q u a l q u e r instrução em média b a s t a n t e i n f e r i o r . Um dos f a t o r e s que t o r n a m o 8085 mais l e n t o que o 6800 ê a u t i l i
zação da v i a de dados como v i a de endereços ( p a r t e "loui") nos p r i m e i r o s c i c l o s de execução de uma instrução.
Neste a s p e c t o o Z80 e o 8085 se e q u i v a l e m .
Apesar de t r a b a l h a r em uma frequência máxima su p e r i o r a t o d o s os m i c r o p r o c e s s a d o r e s a n t e r i o r e s , o 1802 a p r e s e n t a l o n g o s tempos médios de execução.
8 0 8 3
f
2 8 0 4 6 8 0 0 -1 8 0 2 I 33 H 1- H h IO Ifj P-T m t U s ) Q B 3® - TEMPO DE E X E C U Ç Ã O DA INSTRUÇÃO MAIS R Á P I D A
E " TEMPO DE E X E C U Ç Ã O DA I N S T R U Ç Ã O MAIS L E N T A
= INTERVALO DE EXECUÇÃO DAS INSTRUÇÕES DE VELOCIDADES I N T E R M E
-DIARIAS
GRÁFICO 2.1 - R E L A Ç Ã O DE VELOCIDADE ENTRE OS >*Ps 8 0 8 5 . Z 8 0 ,
6 8 0 0 E 1 8 0 2 , PARA EXECUÇÃO MEDIA DE UMA
25
O grupo de instruções do 6800 p e r m i t e modo de en dereçamento d i r e t o , i n d i r e t o , i m e d i a t o , i n d e x a d o e r e l a t i v o , com a m a i o r i a das instruções podendo s e r e x e c u t a d a s em m u l t i - m o d o s , o que o t o r n a b a s t a n t e versátil.
Os modos de endereçamento p e r m i t i d o s p e l o grupo de instruções do Z80 são os mesmos p e r m i t i d o s p a r a o 6800, com a diferença que apenas algumas instruções podem a p r e s e n t a r exe cução em modos d i f e r e n t e s de endereçamento.
O 180 2 não a p r e s e n t a o modo de endereçamento d i r e t o e a d i c i o n a o modo "òtack" que ê usado como a u x i l i a r em en dereçamento intermediário de cálculos, d i s p o n d o dos demais me-dos do 8085. A ausência do endereçamento d i r e t o l e v a o 1802 a um nível de desempenho b a s t a n t e infcAioA aos dos o u t r o s m i c r o p r o c e s s a d o r e s a p r e s e n t a d o s .
Os m i c r o p r o c e s s a d o r e s Z80 e 6800 acrescentam aos t i p o s de endereçamento do 8085, os modos indexado e r e l a t i v o , necessários aos "Ke.locata.bl2. pn.ogh.amo" e "dynamic me.mon.y a l l o _ cationò" que os c a r a c t e r i z a m como d o i s m i c r o p r o c e s s a d o r e s v o l t a
dos p a r a o processamento de dados ["data pfioccòòing applicati onò"). Por o u t r o l a d o , o 8085 e o 1802, que não dispõem dos mo
dos acima c i t a d o s , l i b e r a m r e g i s t r a d o r e s que podem s e r usados p a r a manipulações de memória, assim c a r a c t e r i z a n d o - o s como mi c r o p r o c e s s a d o r e s v o l t a d o s p a r a as aplicações de dedicação espe cífica ( " d e . d i c a t e . d applicationò" ) .
2.5.5 - Numero de Interrupções Disponíveis/Capacidade de P r o j e t o s Mod u l a r e s
O 6800 dispõe de duas e n t r a d a s p a r a interrupções, que causam um deslocamento do c o n t a d o r do programa (PC) p a r a
UN| V F R S I P A P F F F Or,* M ÜA P A R * \B&
Pró-Kr.u.ria Iara Assni««««s do ln«"ior
Cooídencçüo Setorial de rôs-Groduaçüo Rua Apiigio Vehso.882 Tel (083) 321 7222-H 355
um endereço p r e f i x a d o da página { F F }I6 e apenas uma d e l a s é mas carável.
0 Z80 também dispõe de duas e n t r a d a s p a r a r e q u i sição de interrupção, uma das q u a i s ê não mascarável. A i n t e r rupção mascarável pode s e r disponível ao programador em três
mo-d a l i mo-d a mo-d e s . A m o mo-d a l i mo-d a mo-d e 1 ou " pou)0.fi-on mo-d e f a u l t " p e r m i t e que o
d i s p o s i t i v o que p r o v o c o u a interrupção i n t r o d u z a na v i a de da dos um dos o i t o possíveis códigos da instrução "Ro.bta.fit", que causará um deslocamento do PC p a r a d i f e r e n t e s posições pré-esta b e l e c i d a s da página {<p J)} i« . A modalidade 2 f a z com que a CPU e x e c u t e a u t o m a t i c a m e n t e um reinício na posição Íd>qb38}i6, sem a exigência de " hafidwafio" a d i c i o n a l . A modalidade 3 r e q u e r um "bi£ to" na v i a de dados p a r a s e r i n s e r i d o na v i a de endereços, o que causará uma chamada i n d i r e t a a q u a l q u e r l o c a l i d a d e de memo r i a .
0 1802 a p r e s e n t a uma única e n t r a d a de requisição de interrupção, mascarável e a t i v a d a apenas p o r " hafidwafie".
0 8085 o f e r e c e mais opções ao p r o j e t i s t a de sis_ temas, que os uPs Z80 e 6800, p e l o acréscimo de mais três i n t e r rupções mascaráveis p o r "òo ftwafie." , t o d o s obedecendo a uma o r dem p r e f i x a d a de p r i o r i d a d e . E n t r e t a n t o a inclusão d e s t a s i n t e r rupções causam um deslocamento do PC p a r a posições f i x a s da pá g i n a {<p<J>}I6, que ê o b r i g a t o r i a m e n t e a página onde está i n s e r i ^
do o "Bootòtfiap VfioQfiam" . O p r o j e t i s t a pode e l i m i n a r e s t e i n c o n
v e n i e n t e , gravando n e s t a posições, instruções "Jump" p a r a as pá g i n a s d e s e j a d a s , forçando d e s t a forma uma nova paginação. E s t a operação, tornará o s i s t e m a e x c e l e n t e p a r a inclusão de mÓdutob
27
A m a i o r q u a n t i d a d e de e n t r a d a s disponível p a r a
p e d i d o s de interrupções e l e v a p o r t a n t o a c a p a c i d a d e de p r o j e t a rem-se m i c r o s i s t e m a s m o d u l a r e s . Assim se forem u t i l i z a d a s três e n t r a d a s das c i n c o e x i s t e n t e s p a r a requisição de interrupção, o novo s i s t e m a permanecerá a i n d a com uma c a p a c i d a d e de i n t e r r u p _ ção e q u i v a l e n t e ao 6800 ou mesmo ao Z80.
2.5.6 - Entrada/Saíd a, F a c i l i d a d e s O f e r e c i d a s para " I n t e r f a c e " de Dados S e r i e / P a r a l e l o
No 6800 a entrada/saída f a z p a r t e do mapeamento
de memo fita , i s t o é, não e x i s t e m instruções separadas de I/O.
As p o r t a s de I/O usam os mesmos dados, endereçamentos e l i n h a s de c o n t r o l e r e f e r i d a s a memoria. P o r t a n t o t o d a s as instruções de f i n i d a s p a r a a memória podem s e r usadas p a r a m a n i p u l a r p o r t a s de I/O.
Para o 6800, só e x i s t e m v i a s de I/O de dados pa r a l e l a s ( D 0 - D 7 ) . Para q u a l q u e r " i n t e f i f a c e " com elementos de comu nicação em série, f a z - s e necessário a inclusão de um C l ( c i r c u i t o i n t e g r a d o ) e s p e c i a l que e x e c u t e a conversão p a f i a t e l o /òéfite/ p a f i a l e l o e que p a r a sua família de componentes é a ACIA {"Aòyn chfionoui Comunicationò I n t e i f a e e Kdapten.").
O Z80 a p r e s e n t a mapeamento Independente ou s e j a , e x i s t e m instruções separadas de I/O que c o n t r o l a m a relação lõgi_ ca das p o r t a s de entrada/saída. O endereçamento das instruções de I/O pode s e r d i r e t o ou i n d i r e t o . O modo d i r e t o o p e r a dados e n t r e as p o r t a s e o acumulador e o modo i n d i r e t o e n t r e as p o r t a s e q u a l q u e r r e g i s t r a d o r d e s e j a d o , do grupo p r i n c i p a l .
Da mesma forma que o 6800, t o d a comunicação com a CPU do Z80 se dá através da v i a p a r a l e l a de dados. Para p o s s i
b i l i t a r as comunicações s e r i a d a s a família do Z80 a p r e s e n t a co
mo opção, a SIO ["Saníal ínputlOutput").
No 1802 as instruções de I/O são i n d e p e n d e n t e s das de referência a memória e também não apresentam opção p a r a comunicação s e r i a d a de dados, que só poderá o c o r r e r com a i n c l u são de uma UART {"UntvdA-Aal At>ynchsionoui R<LC.2.ÍV<LH/Tnan&mittzn" ).
Como o propósito m a i o r do s i s t e m a de d e s e n v o l v i mento p r o p o s t o é didático, de modo que a manipulação em separa do de t o d a s as c o n s t i t u i n t e s do s i s t e m a s e j a possível, é i n t e r e s s a n t e a utilização de um m i c r o p r o c e s s a d o r que ofereça sempre informações i n d i v i d u a i s e próprias a cada t i p o de instrução. Nes t e a s p e c t o e x i s t e uma limitação no modo p r o p o s t o p e l o 6800 p o i s a diferenciação e n t r e uma instrução de I/O de uma da referência a memória não é possível, como a c o n t e c e com o 1802, com o Z80 e com o 8085.
No 6800, no Z80 e no 1802 não hã po b&ib t i l d a d o . própria de " inton_ac.o" com elementos de comunicação s e r i a d a de dados, como a o f e r e c i d a p e l o 8085, através das entrada/saída SID/SOD, que p o s s i b i l i t a ao o p e r a d o r d i s p o r sempre de uma onth.a da oxtna p a r a ampliação rápida do s i s t e m a , d e f i n i t i v a ou não.
2.5.7 - Custos
0 Custo de um m i c r o s i s t e m a ou de um m i c r o p r o c e s sador não e n v o l v e apenas os preços das p a s t i l h a s , mas ê também função da f a c i l i d a d e de aquisição no mercado l o c a l .
Embora a t u a l m e n t e l i g e i r a m e n t e mais c a r o que os demais m i c r o p r o c e s s a d o r e s , o 8085 o f e r e c e as v a n t a g e n s de d i s p o
29
n i b i l i d a d e fácil no mercado b r a s i l e i r o e de condições de a p o i o ( d i s p o n i b i l i d a d e de representações c o m e r c i a i s no B r a s i l , f a c i -l i d a d e p a r a aquisição de informações técnicas, t a n t o a c e r c a dos C I s q u a n t o com relação aos d i s p o s i t i v o s periféricos).
2.6 - APRESENTAÇÃO DOS MICROSISTEMAS EXORCISER E INTELLECT
i
2.6.1 - E x o r c i s e r
0 M6800 EXORCISER ê um s i s t e m a de d e s e n v o l v i m e n t o p r o j e t a d o com base no m i c r o p r o c e s s a d o r MC6800 e c o n s i s t e de t r e s módulos: MPU, DEBUG e BAUD-RATE. Suas p r i n c i p a i s e s p e c i f i cações são mostrados na t a b e l a 2 . 1 .
O módulo MPU i n c o r p o r a a u n i d a d e de processamen t o , o s i s t e m a de "clock" e a "Interface." de v i a s do EXORCISER.
A e l e compete o c o n t r o l e do f l u x o de informações.
O módulo DEBUG contém a u n i d a d e de memória (ROM e RAM) e os c i r c u i t o s p a r a " i n t u n f a c t " do EXORCISER com uma TTY e um CRT. No b l o c o de ROMs está gravado o s i s t e m a programa c i o n a l básico do EXORCISER, o EXBUG, que h a b i l i t a - o a e x e c u t a r as operações r e l a c i o n a d a s na t a b e l a 2.2.
0 módulo BAUD-RATE contém o c i r c u i t o o s c i l a d o r que provém e s t e s i s t e m a de d e s e n v o l v i m e n t o com os padrões 110, 150, 300, 600, 1200, 2400, 4800 e 9600 bauds, selecionáveis por chave.
2.6.2 - I n t e l l e c t
O s i s t e m a de d e s e n v o l v i m e n t o INTELLECT, p r o j e t a do com o INTEL 8080, c o n s i s t e de q u a t r o u n i d a d e s básicas: módu
l o CPU, modulo memoria RAM, modulo de c o n t r o l e do p a i n e l f r o n t a l e modulo m o n i t o r . Suas características p r i n c i p a i s são apre sentadas na t a b e l a 2.3.
O modulo CPU i n c o r p o r a o 8080, o c i r c u i t o de
" tJuning" e o s i s t e m a de v i a s de c o n t r o l e e de interrupção do INTELLECT. Todas as operações que manipulam e t r a n s f e r e m dados do s i s t e m a ocorrem n e s t a u n i d a d e .
O modulo memoria RAM contém 16 Kbytes de RAMs dinâmicas, a lógica "rie.fh.dAh" e os c i r c u i t o s de decodificaçãe de endereços.
O modulo c o n t r o l e do P a i n e l F r o n t a l p e r m i t e a "inicialização" do s i s t e m a e f o r n e c e l h e funções de d e t e r m i n a
-ção de níveis de p r i o r i d a d e de interrup-ção (8 ao t o d o ) e de " c l o c k " em tempo r e a l (gerado p o r requisição de p r i o r i d a d e em 1 ms). Um f a t o r automático de tempo de s a i d a ê também incluído, para forçar uma requisição de interrupção se nenhuma memoria ou I/O f o r endereçado num i n t e r v a l o de lOms.
O modulo m o n i t o r contém o s i s t e m a de" monitoração" do INTELLECT e os c i r c u i t o s p a r a "intch-facc" do s i s t e m a com uma TTY e um CRT. O m o n i t o r p e r m i t e ao sumario d e s e n v o l v e r t o das as operações c o n s t a n t e s da t a b e l a 2.4.
31 ASPECTOS 1 ESPECIFICAÇÕES Tensões r e q u e r i d a s +12V, - 12V, +5V, -5V e OV - x - x -Tamanho da p a l a v r a 8 b i t s de dados - x - x -Tamanho da p a l a v r a 16 b i t s de endereço - x - x -Tamanho da p a l a v r a 8, 16 ou 24 b i t s de instrução - x - x
-Capacidade de ende 64 Kbytes reçamento
- x - x
-Grupo de i n s t r u 72 instruções ções
- x - x
-Interrupções 1 mascarãvel em tempo r e a l
- x - x -B a u d - r a t e s 110, 150, 300, 600, 1200, 2400, 4800 e 9600 - x - x -1/0 I n t e r f a c e s S e r i a d a - TTY, CRT T a b e l a 2.1 - Especificações do EXORCISER
F U N Ç Õ E S
COMANDO F U N Ç Õ E S
LOAD - Armazene conteúdo da f i t a na memória VERF - V e r i f i q u e v a l i d a d e de dados armazenados
na memória
SRCH - Busque início de f i t a (cabeçalho) PUCH - P e r f u r e em f i t a conteúdo da memória PRNT - Imprima conteúdo da memória
MAID - H a b i l i t e o usuário a e x e c u t a r as o p e r a ções s e g u i n t e s :
. Examine/Mude dados da memória
. C a l c u l e o "offòzt" no modo de endere çamento r e l a t i v o
. Examine/Mude dados nos r e g i s t r a d o r e s do MPU
. I n s e r i r / R e m o v e r " btizakpointò"
. Pare o EXORCISER em endereço específi co da memória
. C o n v e r t a números d e c i m a l - o c t a l - h e x a d e c i m a l
. Busque memória
33 5
ASPECTOS
• ESPECIFICAÇÕES
Tensões r e q u e r i d a s + 5V, +12V, -10V, -12V e OV - x - x -Tamanho da p a l a v r a 8 b i t s de dados - x - x -Tamanho da p a l a v r a 16 b i t s de endereço - x - x -Tamanho da p a l a v r a 8, 16 e 24 b i t s de instrução - x - x-Capacidade de ende 18 Kbytes expandível p a r a 64 Kbytes reçamento
- x - x
-Grupo de instruções E q u i v a l e n t e as do 8085, menos duas (SIM, RIM)
- x - x
-Interrupções 8 níveis mascaráveis, relacionáveis através do p a i n e l f r o n t a l - x - x -B a u d - r a t e s 110, 150, 300, 600, 1200, 2400 4800 e 9600 - x - x -1/0 I n t e r f a c e s S e r i a d a - TTY, CRT P a r a l e l a - o p c i o n a l (2) T a b e l a 2.3 - Especificações do INTELLECT
. I n i c i a l i z e memória . Mova um b l o c o de memória p a r a o u t r a s locações . M o s t r e conteúdo da memória . M o d i f i q u e dado da memória PROGRAMAS . E x a m i n e / M o d i f i q u e r e g i s t r a d o r e s da ADICIONAIS CPU DO MONITOR . C r i e " bfizakpointò" . I n i c i e execução a p a r t i r de q u a l q u e r endereço dado . Execute operações h e x a d e c i m a i s . Examine e m o d i f i q u e as interrupções mascaráveis Obs.: O s i s t e m a m o n i t o r a s s o c i a t o d a s as f u n ções básicas p a r a armazenagem e execu ção de programas
t C A P I T U L O I I I S D 8 5 3.1 - ARQUITETURA DO SD 85 3.1.1 - E s t r u t u r a Básica O M i c r o s i s t e m a de A p o i o a Elaboração de P r o j e t o s que Envolvam M i c r o p r o c e s s a d o r e s , SD 85, c o n s t a de q u a t r o u n i d a des básicas: PtioczA&amznto dz Vadoò, He.mOn.ia, Eninada/Salda z P a i n z l de. Contnolz. Todos os c i r c u i t o s c o n s t i t u i n t e s do SD 85 ,
são m o s t r a d o s no apêndice I V .
3.1.2 - Unidade de Processamento de Dados
A Unidade de Processamento de Dados, UPD, ê cons tituída do m i c r o p r o c e s s a d o r 8085, de um s i s t e m a g e r a d o r de "clock", de um s i s t e m a de " K Z & z t " , de um c i r c u i t o s e l e t o r de endereços, e das v i a s "bixffzKò" de dados, endereços, c o n t r o l e e requisição de interrupção.
O uP 8085 ( c a p . I I ) , c o n s t i t u i - s e no elemento f u n d a m e n t a l da UPD e de t o d o o s i s t e m a . O g e r a d o r de " c l o c k " , graças
U N I V E R S I D A D E F F DC" M D A P A R A l F J A P r ó - K r i l o r i a P a r a Ass-«>"i d o I n i n i o r
Cooideiioçüo r.unicl de lós-Groduaçüo Rua Aprígio Velaso. 682 -Tel (083) 321-7222-K 355
