NI FlexRIO - Tecnologia e
Aplicações
Mike MunhatoMarketing Técnico André Oliveira
Gerente de Vendas
Agenda
•
O que é FPGA e por que ele é tão útil?
•
Vantagens do FPGA em sistemas de teste
•
Plataforma NI FlexRIO
• Arquitetura do sistema • Módulos adaptadores • Streaming ponto a ponto•
Vantagens do FPGA em aplicações embarcadas
Tecnologia FPGA
Blocos E/S Interconexões programáveis Blocos LógicosImplementação da lógica no FPGA
A B C D F EImplementando uma lógica no FPGA: F = {(A+B)CD} E Código LabVIEW FPGA
Testes elétricos atualmente
Funcionalidade fixa - triggers e
gravações
Aquisição, transferência, paradigma do pós-processamento
Malha aberta, dados de resposta a
estímulo
Aprimoramento de testes com FPGA
•
Alta confiabilidade
— projetos implementados em
hardware
•
Baixa latência
— execução de algoritmos em taxas
determinísticas
•
Reconfigurável
— criação de testes para aplicações
específicas
•
Alto desempenho
— a capacidade computacional
proporciona novas possibilidades para medição e
velocidade no processamento de dados
•
Paralelismo real
— possibilita a execução de tarefas
paralelas e pipelining, reduzindo o tempo de teste
Métodos de teste baseados em FPGA
Triggering e
aquisição
personalizados
Real-Time, medições contínuas
Malha fechada
e teste
dinâmico
Vantagens dos testes baseados em FPGA
Triggering e
aquisição
personalizados
Real-Time, medições contínuas
Malha
fechada e
teste
dinâmico
Emulação de protocolo
Altas taxas de transferência de dados Custo reduzido
Cobertura de testes mais completa Maior confiabilidade nas medições
Vantagens dos testes baseados em FPGA
Triggering e
aquisição
personalizados
Real-Time, medições contínuas
Malha fechada
e teste
dinâmico
Emulação de protocolo
Reduza/elimine hardware personalizado Customizável pelo usuário
Vantagens dos testes baseados em FPGA
Triggering e
aquisição
personalizados
Real-Time, medições contínuas
Malha fechada
e teste
dinâmico
Emulação de protocolo
DUT/protocolo de ensaio
Reduza a necessidade de desenvolvimento para teste Reduza/elimine hardware personalizado
Vantagens dos testes baseados em FPGA
Triggering e
aquisição
personalizados
Real-Time, medições contínuas
Malha
Fechada e
teste
dinâmico
Emulação de protocolo
Reduza a necessidade de desenvolvimento para teste Teste em condições reais de operação
Um protocolo digital simples: I
2
C
Circuito Integrado SDA SCL Gerador de Padrões Analisador de Lógica Abordagem tradicional• Estímulo estático e respostas esperadas
• Dificuldade na implementação de múltiplos domínios de clock
010ZZ01
Um protocolo digital simples: I
2
C
Circuito Integrado SDA SCL Protocol-AwareTester
Abordagem por protocolos de ensaio
Endereço, dado, endereço, receptor
Dados de Resposta
• Inteligência integrada ao testador • Suporta ciclos de espera
• Fácil de cruzar domínios de clock
• Teste com comandos de alto nível • Cenário real
Interface Digital I
2C
Triggering e aquisição personalizados
Real-Time, medições contínuas
Malha fechada e teste dinâmico
Emulação de protocolo Interface DUT
Arquitetura do sistema NI FlexRIO
• Sincronização • Clock/triggers • Potência/resfriamento • Streaming de dados Plataforma PXI NI FlexRIO FPGA Module• Virtex-5 FPGA
• 132 linhas de E/S digitais •Até 512 MB de DRAM
NI FlexRIO Adapter Module
• E/S Intercambiáveis • Analógico ou digital
• NI FlexRIO Adapter Module Development Kit (MDK)
Módulos PXI NI FlexRIO FPGA
• Virtex-5 FPGA
• LX30, LX50, LX85, LX110
• Acesso direto às E/S FPGA
• 132 single-ended ou 66 pares diferenciais • 400 Mbps single-ended • 1 Gbps diferencial • 128 MB onboard DRAM • 2 bancos 64 MB • 800 MB/s por banco
• Necessita módulo adaptador para
Módulos PXI NI FlexRIO FPGA
• Virtex-5 FPGA
• LX30, LX50, LX85, LX110
• Acesso direto às E/S FPGA
• 132 single-ended ou 66 pares diferenciais • 400 Mbps single-ended • 1 Gbps diferencial • 128 MB onboard DRAM • 2 bancos 64 MB • 800 MB/s por banco
• Necessita módulo adaptador para
Módulos adaptadores NI FlexRIO
Digital Analógico 100 MHz SE DIO Camera Link 200 MHz LVDS DIO 200 MHz SE/LVDS DIO RS-485/422 2 ch. 100 MS/s, 14-bit AI/16-bit AO 32 ch. 50 MS/s, 12-bit AI 4 ch. 250 MS/s, 14-bit AI 16 ch. 50 MS/s, 14-bit AI 500 MHz LVDS DIO 2 ch. 250 MS/s, 16-bit AI 2 ch. 40 MS/s, 12-bit AI 2 ch. 80 MS/s, 14-bit AI 2 ch. 120 MS/s, 16-bit AI 4 ch. 120 MS/s, 16-bit AIMódulos NI FlexRIO de parceiros
100 MHz PPMU Camera Link e Gigabit Ethernet Multigigabit óptico Dual Gigabit Ethernet Video e automotivoNI FlexRIO Adapter Module Development Kit (MDK)
• Arquivos CAD (para esboço de PCB)• Desenhos detalhados
• Documentação de hardware
• Descrições de pinos e opções de alimentação
• Documentação de software
• Desenvolvimento de Component-Level IP (CLIP)
• Utilização de módulos adaptadores no LabVIEW FPGA • Protocolo de identificação
• Arquivos de exemplo: TBC, VHDL, UCF, e XML
• Módulo adapator para encapsulamentos de metal
Arquitetura ponto-a-ponto NI FlexRIO
• >800 MB/s sentido único
Exemplo de aplicação:
Trigger no domínio da frequência
Peer-to-Peer Stream
NI-RFSA Data
Trigger no domínio da frequência
Triggering e aquisição personalizados
Real-Time, medições contínuas
Malha fechada e teste dinâmico
Emulação de protocolo
Trigger no domínio da frequência
Exemplo prático de teste:
Módulo FPGA NI FlexRIO NI 5734
Arquitetura do sistema - Demo
Acq & Avg DUT
DUT DUT
Acq & Avg
Acq & Avg Acq & Avg ADC ADC ADC ADC DUT Ser iali ze C hannels Triggering
DIO Digital DUT Control Unit
FFT SFDR SNR SINAD Host PXI Express Bus Sinal de estímulo
Demo 1: Paralelismo, processamento
inline, sistema de teste
Triggering e aquisição personalizados
Real-Time, medições contínuas
Malha fechada e teste dinâmico
Emulação de protocolo
Customização de instrumento
Triggering e aquisição personalizados
Real-Time, medições contínuas
Malha fechada e teste dinâmico Emulação de protocolo Média no domínio da frequência Sequenciamento de testes via hardware Interface DUT Trigger no domínio da frequência Classificação de eventos Medição de espectro Trigger booleano combinacional Janela de domínio do tempo Filtragem inline Controle DUT Modulação RF automática protocolo digital dinâmico
NI FlexRIO para aplicações
embarcadas
Desenvolvimento de hardware personalizado
Pesquisa •Definição das características •Partes críticas Desenvolvimento • PCB • Core IP • Mecânica • Driver • IP da aplicação Qualificação •Especificações •Funcionalidade •Confiabilidade •Conformidade Produção •Montagem •Teste Manutenção •Rendimento da produção •RMA •EOLsAgenda de desenvolvimento e variáveis de custo
• Complexidade do projeto
• Restrições externas de projeto
• Exigências de desempenho e confiabilidade • Tecnologias Novas x Maduras
•PCB: 2.5-5 meses •Esquemático: 1 mês •Layout: 1 mês
•Pedidos e execução: 2 semanas
•Os passos podem se tornar mais longos de acordo com a complexidade do projeto Pesquisa •Definição das características •Partes criticas Desenvolvimento • PCB • Core IP • Mecânica • Driver • IP da aplicação Qualificação •Especificações •Funcionalidade •Confiabilidade •Conformidade Produção •Montagem •Teste Manutenção •Rendimento da produção •RMA •EOLs
Pesquisa •Definição das características •Partes criticas Desenvolvimento • PCB • Core IP • Mecânica • Driver • IP da aplicação Qualificação •Especificações •Funcionalidade •Confiabilidade •Conformidade Produção •Montagem •Teste Manutenção •Rendimento da Produção •RMA •EOLs
Core IP/Interfaces (pode haver grande variação no cronograma do projeto dependendo de sua complexidade) • Interface de barramento • DRAM • Conversores • Interfaces de controle • Streaming ponto-a-ponto
IP Core e interfaces
•
Exemplo DRAM — 200 MHz, DDR2, x32 extensão do
dado
• Layout (mencionado como parte do projeto da PCB): 1 mês • Verificação de pinout e refino da temporização no FPGA: 2 a 4
semanas
• Integridade de sinal: 2 semanas
• Taxa de erro de bit/teste de borda: 2 semanas • Total: 3 meses
• Se as coisas não correrem bem, multiplique por 2 ou mais
• Caso a situação fique realmente ruim, poderá ser necessária
revisão do esquema da PCB (voltar ao início)
•
Etapas semelhantes para interface de barramento,
Testes de validação e verificação
• Teste de conformidade (CE, segurança) • Teste de temperatura
• Integridade de sinal
• Teste de repetibilidade de medições sobre lotes de tamanhos maiores
• Condições extremas (sobre-tensão, teste de tolerância, e outros) Pesquisa •Definição das características •Partes Criticas Desenvolvimento • PCB • Core IP • Mecânica • Driver • IP da aplicação Qualificação •Especificações •Funcionalidade •Confiabilidade •Conformidade Produção •Montagem •Teste Manutenção •Rendimento da Produção •RMA •EOLs
O valor National Instruments
•
Com o hardware modular FPGA e a plataforma PXI, a NI
deixa para trás a maioria das dificuldades impostas por
um projeto de hardware personalizado
•
Você pode encurtar seu cronograma de
desenvolvimento e desenvolver de maneira eficiente
sistemas flexíveis, escaláveis e customizáveis.
•
Para que esse tempo de desenvolvimento extra pode
Firmware da Aplicação • DSP
• Protocolos digitais • Algoritmos de medição • Redução de dados • Log de eventos e análise • Triggers
•Sequenciamento de hardware
• Controle de baixa latência
Pesquisa •Definição das características •Partes criticas Desenvolvimento • PCB • Core IP • Mecânica • Driver • IP da aplicação Qualificação •Especificações •Funcionalidade •Confiabilidade •Conformidade Produção •Montagem •Teste Manutenção •Rendimento da Produção •RMA •EOLs
A abordagem de desenvolvimento tradicional
Desenvolvimento do algoritmo Simulações do algoritmo Prototipagem Hardware/Especialista em HDL Domínio/Especialista em algoritmoA abordagem de desenvolvimento tradicional
Domínio/Especialista na Aplicação • Ponto flutuante • Desenvolvimento do algoritmo • Simulação do algoritmo • Especificação do projeto Hardware/ Especialista em HDL • VHDL, Verilog, ponto-fixo • Tradução da especificação de projeto para o hardware• Implementação em dispositivo
específico
• Ponto-fixo, overflows
• Escrever código HDL
• Desenvolver bancada de teste • Executar simulações (enviar
resultados para o especialista do projeto)
O valor da programação gráfica para FPGA
Como nós pensamos:
Como programamos:
Source: Wikipedia
Demo 2: Down Converter Digital
Conclusões
•
O NI FlexRIO torna possível o aumento das capacidades
e a redução do tempo de desenvolvimento para uma
variedade de aplicações embarcadas e de teste de alto
desempenho
•