PROJETO DE AMPLIFICADORES DE BAIXO RUÍDO DE RF EM TECNOLOGIA CMOS USANDO UM MODELO BASEADO EM CORRENTE

VIRGINIA HELENA VAROTTO BARONCINI

PROJETO DE AMPLIFICADORES DE BAIXO RUÍDO DE RF

EM TECNOLOGIA CMOS USANDO UM MODELO BASEADO

EM CORRENTE

Dissertação apresentada como requisito parcial à obtenção do grau de Mestre em Engenharia Elétrica, programa de Pós Graduação em Engenharia Elétrica – PPGEE, Departamento de Engenharia Elétrica, Setor de Tecnologia, Universidade Federal do Paraná.

Orientador: Prof. Oscar da Costa Gouveia Filho, Dr.

CURITIBA 2004

Agradecimentos

Gostaria de expressar minha gratidão ao professor Oscar da Costa Gouveia Filho pela excelente orientação e por toda a experiência que me transmitiu durante o período em que trabalhamos juntos.

Agradeço ainda, aos meus colegas de trabalho do CEFET-PG que deram suporte à minha saída, em especial a Simone Massulini Acosta.

Finalmente, minha mais profunda gratidão as minhas filhas Camila e Natália pelos momentos em que estive ausente para a realização deste trabalho, aos meus pais Geraldo e Maria Helena, que mesmo distantes sempre me deram força e coragem para enfrentar as dificuldades encontradas, e ao meu querido marido Sérgio, pela paciência, carinho e amor, sem os quais nada teria sido possível.

Sumário

Lista de Símbolos ______________________________________________________ viii Lista de Figuras por Capítulo ____________________________________________ xi Lista de Tabelas _______________________________________________________ xiv Resumo_______________________________________________________________ xv Abstract ______________________________________________________________ xvi Capítulo 1 – Introdução _________________________________________________ 1 Capítulo 2 – Transistor MOS em RF ______________________________________ 5 2.1 – Modelo do Transistor MOS para todas as regiões de operação __________ 5 2.1.1 – Determinação da Corrente de Dreno _______________________ 6 2.1.2 – Modelo quasi-estático de pequenos sinais ___________________ 10 2.1.3 – Freqüência de Corte Intrínseca ___________________________ 11 2.1.4 – Simulador de Circuitos SMASH __________________________ 12 2.2 – Modelo de Ruído do MOSFET em alta freqüência ___________________ 13 2.2.1 – Fonte de Ruídos no Transistor MOS _______________________ 13 2.2.2 – Ruído Térmico do Canal ________________________________ 14 2.2.3 – Ruído Induzido na Porta ________________________________ 20 2.2.4 – Fontes de Ruído das Resistências Terminais _________________ 23 Capítulo 3 – Análise e Equações de Projeto para um LNA _____________________ 26 3.1 – Características Básicas de um LNA _______________________________ 26 3.2 – Topologias de LNA ___________________________________________ 28 3.3 – Casamento de impedância de Entrada _____________________________ 30 3.4 – Figura de ruído do LNA ________________________________________ 37 3.5 – Análise da Dissipação de Potência ________________________________ 46 3.6 _ Considerações de Projeto _______________________________________ 50 Capítulo 4 – Metodologia de Projeto _______________________________________ 53 4.1 –Descrição da Metodologia _______________________________________ 53 4.1.1 – Escolha do grau de inversão _____________________________ 53 4.1.2 – Escolha dos indutores para o casamento de impedância ________ 54 4.1.3 – Escolha da largura do canal dos transistores _________________ 54

4.1.4 – Escolha do indutor do dreno _____________________________ 54 4.2 – Projeto de um LNA para 1 GHz __________________________________ 56 4.2.1 – Determinação dos valores _______________________________ 56 4.2.1.1 – Escolha do grau de inversão ______________________ 56 4.2.1.2 – Escolha dos indutores para o casamento de impedância _ 57 4.2.1.3 – Escolha da largura do canal dos transistores _________ 57 4.2.1.4 – Escolha do indutor do dreno ______________________ 59 4.2.2. – Verificação do Projeto por Simulação _____________________ 59 4.2.2.1 – Verificação da impedância de entrada e do ganho _____ 61 4.2.2.2 – Verificação de Figura de Ruído ___________________ 65 4.2.2.3 – Verificação da linearidade _______________________ 66 4.3 – Projeto de um LNA para 2,5 GHz ______________________________________ 69 4.3.1 – Determinação dos valores para o projeto ___________________ 69 4.3.1.1 – Escolha do grau de inversão _____________________ 69 4.3.1.2 – Escolha dos indutores para o casamento de impedância e da largura do canal dos transistores ________________________________ 70

4.3.1.3 – Escolha do indutor do dreno _____________________ 72 4.3.2. – Verificação do Projeto por Simulação _____________________ 72 4.3.2.1 – Verificação da impedância de entrada e do ganho _____ 73 4.3.2.2 – Verificação de Figura de Ruído ___________________ 76 4.3.2.3 – Verificação da linearidade _______________________ 77 4.4 – Layout dos amplificadores de baixo ruído projetados _______________________ 77 Capítulo 5 – Conclusão _________________________________________________ 80 Apêndices ____________________________________________________________ 82 Apêndice A – Cálculo da impedância de entrada do LNA _______________________ 83 Apêndice B – Cálculo da transadmitância do LNA _____________________________ 87 Apêndice C – Análise dos efeitos de ruído térmico na saída de um LNA ____________ 91 Apêndice D – Desempenho do ruído do LNA na presença do ruído induzido na porta __ 94 Apêndice E – Simulações dos LNA’s no SMASH ______________________________ 99 Referências Bibliográficas _______________________________________________103

Lista de Símbolos

γ Fator de excesso de ruído no dreno

δ Fator de excesso de ruído induzido na porta ω Freqüência angular

µ0 Mobilidade

φT Potencial térmico

ωT Freqüência angular de corte intrínseca em rad/s

c Fator de correlação

C’ox Capacitância do óxido por unidade de área

Cbd Capacitância entre o substrato e o dreno

Cbs Capacitância entre o substrato e a fonte

Cgb Capacitância entre a porta e o substrato

Cgd Capacitância entre a porta e o dreno

Cgs Capacitância entre a porta e a fonte

CL Capacitância no nó de saída do LNA

Cox Capacitância de óxido

F Fator de ruído

fT Freqüência de corte intrínseca em Hz

gmd Transcondutância do dreno

gmg Transcondutância da porta

gms Transcondutância da fonte

Gnch Condutância associada ao ruído térmico

Gng Condutância do ruído da porta

ID Corrente de saturação direta

ID Corrente do dreno

if Corrente normalizada de saturação direta ou grau de inversão

IR Corrente de saturação reversa

ir Corrente normalizada de saturação reversa

Is Corrente de normalização

k Constante de Boltzman

Ld Indutor do dreno

Lf Comprimento de um único “finger”

Lg Indutor da porta

LNA Amplificador de baixo ruído Ls Indutor da fonte M1 Transistor MOS M1 M2 Transistor MOS M2 N Fator de declive Nf Número de “fingers” NF Figura de ruído

PD Potência consumida do amplificador

Q’I Densidade de caga de inversão

Q’ID Densidade de caga de inversão no terminal do dreno

Q’IP Carga de inversão na tensão “pinch off”

Q’IS Densidade de caga de inversão no terminal da fonte

QCgs Fator de qualidade de Cgs

QI Carga total de inversão

QL Fator de qualidade do LNA

Rcon Resistência de contato entre siliceto e o silício

Rg Resistência de porta distribuída

RLg Resistência série do indutor Lg

RS Resistência da fonte de entrada

Rsad Resistência de siliceto

Rsde Resistência da região SDE

Rsh Resistência de folha de poly-silício

Rvia Resistência de via

Sa id Densidade de potência espectral de ruído do LNA na saída

Sa id igc Densidade de potência espectral de ruído do LNA da parte correlacionada

Sa id igu Densidade de potência espectral de ruído do LNA da parte não correlacionada

Sa M1 Densidade de potência espectral de ruído do LNA do transistor M1

SaRLg,Rg Densidade de potência espectral de ruído do LNA devido a RLg e Rg

SDE Extensão de dreno e fonte

Sid Densidade espectral do ruído no dreno em A2/Hz

Sig Densidade espectral do ruído induzido na porta em A2/Hz

Svrg Densidade espectral do ruído térmico da resistência terminal da porta em V2/Hz

T Temperatura em Kelvin

UCCM Modelo unificado de controle de carga Vbias Tensão de polarização

VDB Tensão entre o dreno e o substrato

VDD Tensão de alimentação

VGB Tensão entre a porta e o substrato

Vin Tensão de entrada AC

Vout Tensão de saída

VP Tensão de “pinch off”

VS Tensão da fonte de entrada

W Largura do canal do transistor MOS Wf Largura de um único “finger”

WT Largura total

Ym Transadmitância do LNA

Lista de Figuras por Capítulo

Capítulo 2

Fig 2.1 – Transistor NMOS ________________________________________________ 6 Fig 2.2 – Característica de saída do transistor NMOS com VSB e VSB constante _______ 8

Fig 2.3 – Modos diferentes de operação do MOS_______________________________ 9 Fig 2.4 – Modelo quase-estático de pequenos sinais_____________________________ 10 Fig 2.5 – Fontes de ruídos no transistor MOS na saturação________________________ 13 Fig 2.6 – Relação de Gnch/gms variando o grau de inversão if ______________________ 15

Fig 2.7 – Densidade Espectral do ruído térmico do canal normalizado por W/L versus grau de inversão _____________________________________________________________ 16 Fig 2.8 – Configuração fonte comum ________________________________________ 18 Fig 2.9 – Comparação das densidades espectrais de ruído térmico do canal calculada e simulada versus grau de inversão ___________________________________________ 19 Fig 2.10 – Ruído térmico do canal capacitivamente acoplado com a porta gerando o ruído induzido na porta ________________________________________________________ 20 Fig 2.11 – Condutância Gng versus grau de inversão para vários W/L considerando a

freqüência operacional igual a 1 GHz ________________________________________ 21 Fig 2.12 – Modelo de pequenos sinais do ruído induzido na porta __________________ 22 Fig 2.13 – Layout de um transistor MOS típico para RF _________________________ 23 Fig 2.14 – Circuito Equivalente do transistor MOS _____________________________ 24 Fig 2.15 – Resistências do dreno e da fonte ___________________________________ 24

Capítulo 3

Figura 3.1 – Corrupção de um sinal devido à intermodulação entre duas interferências _ 27 Figura 3.2 – Arquiteturas comuns de LNA ___________________________________ 29 Figura 3.3 – Configuração em cascode com degeneração da fonte indutiva __________ 30 Figura 3.4 – Capacitâncias Cgs e Cgb do transistor MOS normalizadas versus grau de

inversão _______________________________________________________________ 31 Figura 3.5 – Modelo de pequenos sinais para o estágio de entrada _________________ 32

Figura 3.6 – (a) Relação entre Ls e if. (b) Relação entre Lg e if para uma freqüência de

ressonância de 1 GHz ____________________________________________________ 35 Figura 3.7 – Lg normalizado por ω₀2C_ox versus grau de inversão ___________________ 36

Figura 3.8 – Circuito equivalente do estágio de entrada para cálculos de ruído ________ 37 Figura 3.9 – Circuito equivalente de pequenos sinais do LNA com fonte de ruído do dreno para determinar a transadmitância ___________________________________________ 38 Figura 3.10 – Gráficos da Figura de ruído versus grau de inversão em relação a W/L para freqüência de ressonância de 1GHz _________________________________________ 42 Figura 3.11 – Modelo de Pequenos Sinais do LNA revisado para cálculos de ruído ____ 43 Figura 3.12 – Figura de ruído em função de W/L para alguns graus de inversão _______ 46 Figura 3.13 – Figura de ruído versus consumo de potência para alguns graus de inversão de um LNA com freqüência de operação de 1GHz ________________________________ 49

Capítulo 4

Figura 4.1 – Relação entre ωT/ω0 versus if para uma freqüência de 1GHz ____________ 56

Figura 4.2 – Indutor da Porta Lg versus W/L de M1 para if =10, com um freqüência de

ressonância de 1GHz _____________________________________________________ 57 Figura 4.3 – Figura de Ruído NF versus W/L de M1 para if =10, com uma freqüência de

ressonância de 1GHz _____________________________________________________ 58 Figura 4.4 – LNA montado no SMASH ______________________________________ 60 Figura 4.5 – LNA como um circuito de polarização externo ______________________ 61 Figura 4.6 – Simulação do ganho em dB de um LNA de freqüência de 1GHz ________ 61 Figura 4.7 – Simulações de módulo e da fase da impedância de entrada para um LNA de freqüência de 1GHz com W/L =5000 e if =10, valores calculados e simulados ________ 63

Figura 4.8 – (a) Módulo de S11 x freqüência para LNA de 1GHz com W/L = 5000 e if =10,

valores calculados e simulados. (b) Fase de S11 x freqüência para LNA de 1GHz com W/L = 5000 e if =10, valores calculados e simulados ________________________________ 64

Figura 4.9 – Simulações das densidades espectrais de ruído na entrada e na saída de uma LNA (V2/Hz) com freqüência central de 1GHz ________________________________ 65 Figura 4.10 –Comparações entre a figura de ruído simulada com as figuras de ruído calculadas sem e com o ruído induzido na porta para o LNA de 1 GHz _____________ 66

Figura 4.11 – Relação entre ωT/ω0 versus if para um freqüência de 2,5GHz __________ 69

Figura 4.12 – Indutor da Porta Lg versus W/L de M1 para if =35, com um freqüência de

ressonância de 2,5GHz ___________________________________________________ 71 Figura 4.13 – Figura de Ruído NF versus W/L de M1 para if =35, com uma freqüência de

ressonância de 2,5GHz ___________________________________________________ 71 Figura 4.14 – Simulação do ganho em dB de um LNA de freqüência de 2,5 GHz _____ 73 Figura 4.15 – Simulações de módulo e da fase da impedância de entrada para um LNA de freqüência de 2,5GHz com W/L =1500 e if =35, valores calculados e simulados ______ 74

Figura 4.16 – (a) Módulo de S11 x freqüência para LNA de 2,5GHz com W/L = 1500 e if

=35, valores calculados e simulados. (b) Fase de S11 x freqüência para LNA de 2,5GHz com W/L = 1500 e if =35, valores calculados e simulados ________________________ 75

Figura 4.17 – Simulações das densidades espectrais de ruído na entrada e na saída de uma LNA (V2/Hz) com freqüência central de 2,5GHz _______________________________ 76 Figura 4.18 – Comparações entre a figura de ruído simulada com as figuras de ruído calculadas sem e com o ruído induzido na porta para o LNA de 2,5GHz ____________ 76 Figura 4.19 – Layout do circuito integrado contendo os amplificadores de baixo ruído de 1GHz e 2,5 GHz ________________________________________________________ 79

Apêndice A

Figura A-1 – Modelo de pequenos sinais para o estágio de entrada _________________ 83 Figura A-2 – Modelo de pequenos sinais para o estágio de entrada excluindo Lg e Cgb __83

Figura A-3 – Circuito Equivalente da figura A-2 _______________________________ 85 Apêndice B

Figura B-1 – (a) Circuito equivalente de pequenos sinais do LNA com fonte de ruído. (b) Circuito equivalente de pequenos sinais com fonte de ruído externa________________ 87 Apêndice C

C-1 – Circuito Fonte comum _______________________________________________ 91 C-2 – Modelo de pequenos sinais da configuração fonte comum __________________ 91 C-3 – Amplificador de baixo ruído em cascode ________________________________ 93 Apêndice D

Lista de Tabelas por Capítulo

Capítulo 1

Tabela 1.1 – Resumo dos amplificadores de baixo ruído recentes __________________ 2 Capítulo 2

Tabela 2.1 – Valores Calculados e Simulados para ruído térmico __________________ 18 Capítulo 4

Tabela 4.1 – Especificações de Projeto _______________________________________ 53 Tabela 4.2 – Parâmetros de Projeto para LNA de 1GHz quando if = 10 _____________ 58

Tabela 4.3 – Parâmetros Escolhidos para o Projeto do LNA de 1GHz ______________ 59 Tabela 4.4 – Parâmetros de Projeto para LNA de 2,5GHz quando if = 35 ____________ 70

Resumo

Este trabalho apresenta uma metodologia de projeto para amplificadores de baixo ruído em tecnologia CMOS para aplicações em RF. Apresenta-se uma análise detalhada de um LNA, na configuração cascode com degeneração indutiva na fonte, a qual utiliza um modelo baseado em corrente para o MOSFET e é válida para os transistores operando em toda a região de inversão, incluindo inversão moderada.

São apresentadas expressões analíticas para a figura de ruído do LNA, incluindo o ruído induzido na porta, em função do nível de inversão dos transistores MOS. Os valores dos indutores também são determinados em função do nível de inversão dos transistores.

São apresentados exemplos de projeto de amplificadores operando em 1GHz e 2,5GHz e as características do desempenho de tais amplificadores são verificadas através de simulação.

Palavras Chaves – transistor MOS, amplificador de baixo ruído, figura de ruído, nível de

Abstract

This work presents a design methodology for CMOS RF low noise amplifiers (LNA’s). A detailed analysis of a cascode amplifier with inductive source degeneration is presented. This analysis uses a current based MOSFET model and is valid for the transistor operating in all the inversion regions, including moderate inversion.

Analytical expressions for the noise figure of the LNA, including the induced gate noise, as a function of the inversion level of the MOS transistor is also presented. The inductors values are also expressed as functions of the transistors inversion levels.

Design examples for amplifiers operating at 1GHz and 2.5GHz are shown and their performance is verified by circuit simulation.

Capítulo 1: Introdução

A tecnologia que cada vez mais se instala no nosso cotidiano tem certamente na eletrônica alguns dos mais importantes produtos que, de forma direta ou indireta, influem em nossas vidas. Os circuitos CMOS ocupam uma parte significativa neste processo, tanto na predominante tecnologia digital quanto na analógica [1]. Há nesta realidade uma forte tendência do uso integrado de ambas em uma mesma pastilha, visando equipamentos compactos, mas também com baixo consumo de potência, maior velocidade de processamento e funções mais complexas [2].

Com a redução das dimensões das tecnologias CMOS submicrométricas, os projetos de rádio freqüência estão ficando mais fáceis tornando possível a integração de sistemas de comunicações completos. O uso de tecnologia CMOS para implementação de um

“front-end” de um sistema de comunicação sem fio é bastante atraente por causa da promessa de

integrar o sistema inteiro em um único chip.

As vantagens de usar uma tecnologia CMOS em vez de outros processos como bipolar ou GaAs são o baixo custo, a alta densidade de integração e o acesso fácil à tecnologia. Vários modelos de transistores MOS em RF foram propostos para melhoria na precisão da análise AC em altas freqüências [2]. Porém, o comportamento dos dispositivos MOS submicrométricos em RF não é bem conhecido, particularmente o desempenho de ruído e a precisão dos modelos de transistores MOS existentes não são satisfatórias para RF [3].

Um dos primeiros blocos num receptor de RF é um amplificador de baixo ruído (LNA), o qual tem sido implementado em diversos trabalhos provando sua viabilidade em tecnologia CMOS [4-8]. O LNA tem a função principal de promover ganho suficiente para exceder o ruído dos estágios subseqüentes. Além de promover este ganho com o menor ruído possível, um LNA deve ser capaz de sustentar grandes sinais com baixa distorção e com baixo consumo de potência, característica imposta por sistemas portáteis o que complica seu projeto. Como o estágio anterior ao LNA é uma antena, existe uma impedância de entrada específica para garantir a máxima transferência de potência. Outra

dificuldade para a operação com baixo ruído em alta freqüência é o excesso de ruído térmico exibido em dispositivos CMOS submicrométricos. Este ruído surge dos efeitos de elétrons quentes na presença de altos campos elétricos. Apesar deste ruído, alguns trabalhos [4-7] mostraram a viabilidade dos amplificadores de baixo ruído para freqüências ao redor de 1 GHz. A tabela 1.1 apresenta um resumo de alguns trabalhos publicados entre 1996 a 2002.

Tabela 1.1 – Resumo dos Amplificadores de Baixo Ruído Recentes [Ref.] NF (dB) Ganho (dB) OIP3 (dBm) Potência (mW) fo (GHz) Tecnologia Ano [4] 2,2 15,6 12,2 20 0,9 0,5 µm-CMOS 1996 [5] 3,5 22 12,7 30 1,5 0,6 µm-CMOS 1997 [6] 1,2 20 13,2 15 0,9 0,8 µm-CMOS 1999 [7] 0,8 20 10,8 9 1,23 0,25 µm-CMOS 2002 [8] 3,3 6,2 8,4 14 7 0,25 µm-CMOS 2002 [17] 1,1 8,8 7,1 7,5 0,8 0,24 µm-CMOS 2002 [22] 2,0 17,5 10 - 0,9 0,35 µm-CMOS 2001

Desta forma, o LNA requer um compromisso entre um ganho específico, uma baixa figura de ruído, alta linearidade, casamento de impedância de entrada e baixo consumo de potência. O projeto do LNA aparenta ser simples pelo pouco número de componentes que o compõem, mas o alto compromisso entre as especificações complica o projeto. Além disso, a estratégia e tempo de projeto do LNA em CMOS dependem de uma boa caracterização física dos componentes do circuito, a qual está relacionada com a precisão do modelo do dispositivo.

Deve-se desenvolver uma estratégia de projeto para o LNA que equilibre impedância de entrada, figura de ruído, ganho e consumo de potência. Para alcançar esta

meta é necessário testar a conveniência do transistor MOS na tarefa de amplificação de baixo ruído em altas freqüências com baixas tensões de alimentação.

Para que haja uma redução no consumo de potência e nas tensões de alimentação do LNA torna-se vantajoso polarizar o transistor nas regiões de inversão moderada ou fraca. Como a tensão limiar do transistor MOS não pode ser reduzida na mesma proporção que a tensão de alimentação sem aumentar a corrente de dreno (o que afeta o consumo de potência estática nos circuitos integrados), o ponto de operação dos transistores em circuitos analógicos move-se cada vez mais da inversão forte para a inversão moderada e eventualmente até mesmo para a inversão fraca. Com esta perspectiva, é importante ter modelos com precisão que descrevam o comportamento do transistor MOS em todas as regiões de operação, da inversão forte à fraca, incluindo a inversão moderada. Portanto, trabalhando-se nas regiões de inversão fraca e moderada obtém-se um aumento da eficiência da corrente (medida pela razão gm/ID), evita-se os efeitos da velocidade de

saturação e dos elétrons quentes, reduzindo-se o ruído [9-12]. Por outro lado, na inversão fraca, a característica ID-VG muda para uma função exponencial que claramente degrada a

linearidade do dispositivo, que também é uma exigência dos amplificadores de baixo ruído. Neste trabalho, propõe-se uma metodologia de projeto para amplificadores de baixo ruído em tecnologia CMOS, com a formulação de expressões analíticas, procurando manter um compromisso entre o casamento da impedância de entrada, figura de ruído, ganho, linearidade e consumo de potência.

Para isto, usa-se um modelo analítico contínuo para o transistor MOS, válido desde a inversão fraca até a inversão forte [9-12]. Faz-se uma análise de como se comportam as fontes de ruídos no transistor MOS em alta freqüência, equacionando-se as densidades espectrais de ruído do MOSFET em função do nível de inversão do transistor.

O modelo do transistor MOS [9-12] utilizando neste trabalho foi implementado no simulador SMASH [13], por [14], sendo denominado modelo ACM (Advanced Compact MOSFET). Com esse modelo no simulador, realizaram-se simulações para garantir a veracidade da equação da densidade espectral de ruído e da metodologia de projeto apresentada.

Para realizar um casamento de impedância de entrada, analisaram-se algumas topologias de amplificadores de baixo ruído sugeridas em [5,15]. Escolheu-se a configuração cascode com degeneração indutiva na fonte; a partir desta escolha determinaram-se Ls e Lg, indutores da fonte e da porta respectivamente. Nesta determinação

dos indutores Ls e Lg, a capacitância entre a porta e o substrato do transistor MOS Cgb é

considerada visto que essa passa a possuir uma certa importância nas regiões de inversão fraca e moderada.

Determina-se o fator de ruído para o LNA, conforme [5,16,17], incluindo as densidades espectrais do ruído no dreno e do ruído induzido na porta, em função do nível de inversão e considerando a capacitância Cgb. Verifica-se que há uma largura do canal do

transistor MOS que permite a menor figura de ruído, porém esta largura nem sempre é compatível com os melhores valores de indutores para que os mesmos possam ser integrados.

A linearidade é verificada através da interseção de terceira ordem (IIP3) e também pelo Ponto de Compressão de 1dB, usando Método dos Três Pontos apresentado em [18].

O objetivo geral deste trabalho é propor uma metodologia para projetar amplificadores de baixo ruído em tecnologia CMOS, usando as vantagens do modelo ACM (Advanced Compact MOSFET) descrito em [9-12].

No capítulo 2, apresenta-se o modelo ACM do transistor MOS utilizado, válido para todas as regiões de inversão, e originalmente apresentado em [10], onde fica evidente a base física de sua concepção. Neste capítulo ainda é abordado o modelo de ruído em alta freqüência, analisando o ruído induzido na porta e também o ruído das resistências terminais do transistor. No capítulo 3, faz-se a análise de um amplificador de baixo ruído (LNA) na configuração cascode com degeneração indutiva na fonte, destacando-se as principais equações de projeto. No capítulo 4, apresenta-se a metodologia de projeto e alguns projetos de amplificadores de baixo ruído usando equações descritas nos capítulos anteriores. A aplicabilidade da técnica para cada tipo de LNA é demonstrada através de alguns projetos e simulações.

Capítulo 2: Transistor MOS em RF

2.1-Modelo do Transistor MOS para todas as regiões de operação

Os projetos de circuitos integrados estão sendo realizados em tensões de alimentação cada vez mais baixas, com a finalidade de se manter a confiabilidade de circuitos com dimensões mais reduzidas. Paralelamente deve-se diminuir as correntes de operação. Em níveis tão baixos de correntes o transistor MOS não opera mais na clássica região de inversão forte, mas nas regiões de inversão moderada ou fraca.

A descrição do comportamento do transistor neste regime tornou-se essencial para a análise e para o projeto de circuitos. Sabe-se que na região de inversão fraca a relação entre a corrente e a tensão é exponencial, na região de inversão forte essa relação é quadrática, portanto na região de inversão moderada ocorre uma transição entre um modelo exponencial para um modelo quadrático. Os modelos convencionais do transistor MOS não descrevem bem esta região de inversão moderada, portanto este fato levou ao desenvolvimento de novos modelos, que descrevem com precisão o comportamento do transistor MOS em todas as regiões de operação, da inversão forte a fraca, incluindo a inversão moderada.

Para o projeto de circuitos integrados analógicos é desejável que o modelo do transistor MOS seja constituído de expressões únicas, contínuas e precisas para todas as regiões de operação, ou seja, da inversão forte à fraca.

No modelo ACM [10-12], as operações DC e AC bem como o modelo de ruído do MOS podem ser descritas em termos da densidade de carga de inversão Q’I nos terminais

da fonte e do dreno e definidas como Q’IS e Q’ID, respectivamente [10-12]. Esta

aproximação do modelo de carga tem as seguintes vantagens: a) é fundamentada na física do dispositivo;

b) provê formulações simples analíticas (pelo menos para dispositivos de canais longos);

Segue uma descrição sucinta do modelo ACM (Advanced Compact MOSFET) [9-13] que será utilizado neste trabalho.

2.1.1- Determinação da Corrente de Dreno:

I

D

V

DB

V

SB

V

GB

D

S

G

B

Figura 2.1- Transistor NMOS.

No modelo ACM, a corrente de dreno é expressa como a diferença entre duas componentes de saturação que têm a mesma forma funcional, uma que é independente da tensão do dreno VDB, I_F =I

(

V_GB,V_SB

)

, chamada componente de saturação direta I

)

F e outra

que é independente da tensão da fonte VSB, , chamada componente de

saturação reversa I

(

GB DB

R I V V

I = ,

R. Estas componentes de saturação direta e reversa são funções das

densidades de carga de inversão na fonte e no dreno Q’IS(D) respectivamente. Estas por sua

vez relacionam-se com a tensão da porta VGB (através da tensão de “pinch off” VP) através

do modelo unificado de controle de carga (UCCM) [10], que consiste numa expressão não explícita da densidade de carga de inversão Q’I em termos da tensão do canal VCB e da

tensão de “pinch off” VP mostrada na equação 2.1.1a, explicada em detalhes em [10].

      ⋅ + − = − ' _' ' ln _'' IP I T ox I IP CB P Q Q nC Q Q V V φ (2.1.1.a)

(

GB SB

) (

GB DB R F D I I I V V I V V I = − = , − ,

)

(2.1.1b)

onde _{( )} ( ) ( )         −         ⋅ = T ox D IS T ox D IS T ox R F nC Q nC Q L W C n I φ φ φ µ '_' 2 ' ' 2 ' ₂ 2 (2.1.1.c) e Q ' _T (2.1.1.d) ox ' IP ≅−µnC φ

Nas equações (2.1.1.a-d), encontram-se a mobilidade µ, o fator de declive n a capacitância do óxido por unidade de área C’ox, o potencial térmico, a largura W e o

comprimento L do canal do transistor MOS. Tem-se Q’IP, que é a densidade de carga de

inversão na tensão de “pinch off” Q_IP' =Q_I'

(

V_CB =V_P

)

.

A expressão (2.1.1.b) evidencia a simetria construtiva do dispositivo no que diz respeito à permuta entre os terminais de fonte VSB e de dreno VDB. Esta simetria é

preservada, mesmo levando-se em conta os efeitos de canal curto [9-12].

Os termos quadráticos da equação (2.1.1.c) correspondem à corrente de deriva predominante em inversão forte e os termos lineares à corrente de difusão dominante em inversão fraca. Na inversão moderada, as duas correntes estão presentes. O fator n é denominado o declive de inversão fraca que depende da tensão VGB e para a tecnologia

CMOS seu valor varia entre 1.3 na inversão forte e 1.6 na inversão fraca para o canal num transistor de canal N, sendo definido em [11].

A figura 2.2 ilustra o significado das componentes direta e reversa da corrente de dreno[10].

ID IR IF ID ID VDB VDB VGB VSB

Figura 2.2- Característica de saída do transistor NMOS com VSB e VGB constantes. [10]

Nota-se que há uma região, usualmente chamada região de saturação onde a corrente do dreno é quase independente de VDB. Isto significa que, na saturação

. Assim I(V

(

VGB VDB

)

I

(

VGB VSB

I , << ,

)

GB,VSB) pode representar a corrente de dreno na

saturação direta. Similarmente, na saturação reversa I(VGB,VDB) é independente de VSB.

Como o MOSFET é um dispositivo simétrico, o conhecimento da corrente de saturação

I(VGB,VSB) para qualquer VGB,VSB permite determinar a corrente do dreno para qualquer

combinação de tensões de fonte, dreno e porta. [9-12] A expressão (2.1.1.c) pode ser reescrita na forma.

( ) ( ) T ox D IS r f nC Q i φ ' ' 1 1+ − =− (2.1.2.a) onde ( )r F( )R S f I I i = (2.1.2.b)

são as correntes normalizadas direta(reversa) e L W C n I T ox S ₂ 2 ' φ µ ⋅⋅ = (2.1.2.c)

é a corrente de normalização apresentada em [9-12].

As correntes normalizadas if e ir determinam o estado de inversão do canal na fonte

e dreno, respectivamente. Elas podem ser usadas para definir diferentes modos de operação do transistor, como ilustrado na figura 2.3. As linhas if =1 e ir =1 delimitam quatro regiões

diferentes de operação: inversão fraca onde if e ir são menores do que um, inversão forte

onde if e ir são bem maiores do que um (tipicamente maior do que 100), e inversão

moderada onde if e/ou ir estão próximos da unidade (tipicamente entre 0,1-100). A linha

diagonal (450) corresponde a ID=0. A saturação reversa corresponde à região acima desta

linha onde if < ir, logo a corrente de dreno é negativa. Os transistores MOS são

normalmente polarizados na saturação direta onde if >> ir e ID>0. Na saturação, if é também

chamada de grau de inversão. A região superior direita corresponde a região triodo forte e região inferior a esquerda corresponde a região de triodo fraca.

ir if 10-3 10-3 10-1 ₁₀0 ₁₀2 ₁₀3 triodo moderada forte

fraca moderada forte

Saturação reversa ir > 100 if Saturação direta if > 100 ir 103 102 100 fraca 10-1

Figura 2.3- Modos diferentes de operação do transistor MOS

2.1.2-Modelo quasi-estático de pequenos sinais:

A operação quasi-estática pressupõe que as variações de tensão são tão lentas que os parâmetros de pequenos sinais que modelam o dispositivo podem ser determinados pela diferenciação das características estáticas, ou seja, da corrente de polarização e das cargas

totais, em termos das tensões terminais. Um modelo quasi-estático simples é formado por três transcondutâncias e cinco capacitâncias, conforme a figura 2.4 [9-11]

+ VGB _ + VGS _ + VGD _ + VSB _ + VDB _

Figura 2.4- Modelo quase-estático de pequenos sinais [10].

Aplicando a definição de transcondutância na equação da corrente do dreno para o modelo ACM, obtém-se as transcondutâncias gms e gmd.

(

1 1 2 _{+ −} = ∂ ∂ − = _f T s SB F ms i I V I g φ

)

(2.1.3.a) e

(

1 1 2 − + = ∂ ∂ − = _r T s DB R md i I V I g φ

)

(2.1.3.b)

A transcondutância da porta é definida pela diferenciação de ID em relação a VGB,

tem-se:

(

)

(

)

GB P P R F GB R F GB D mg V V V I I V I I V I g ∂ ∂ ∂ − ∂ = ∂ − ∂ − = ∂ ∂ = (2.1.4.a)

(

_{ms md} DB R SB F mg g g n n V I V I g _ = −      ∂ ∂ − + ∂ ∂ − = 1 1

)

(2.1.4.b)

Na saturação, if>>ir e assim gmd<<gms resultando em gmg≈gms/n. Na região linear,

Um parâmetro importante de projeto em circuitos analógicos é a razão corrente-transcondutância [10], uma medida de velocidade por unidade de potência consumida. A substituição de IS por IF/if em (2.1.3) nos permite escrever a relação entre corrente de

saturação direta (reversa) e transcondutância da fonte (dreno).

( ) 1 1 2 + + = ) r ( f ) R ( F d ms t i I g φ (2.1.5)

A equação (2.1.5) é uma expressão universal para transistor MOS, é uma ferramenta muito utilizada por projetistas dado que permite calcular a relação média da transcondutância para a corrente em termos de níveis de inversão if. [11].

Na saturação direta as capacitâncias Cgb e Cgs que podem ser definidas em função do

nível de inversão [10]:

(

)

₍

gs ox gb C C n n C =_ −1 _ −

)

(2.1.6)

(

₎₍

₎

₂ 1 1 2 1 1 1 3 2 + + + + − + = f f f ox gs i i i C C (2.1.7)

2.1.3 –Freqüência de Corte Intrínseca

Uma outra figura de mérito importante do MOSFET é a freqüência de ganho unitário ou freqüência de corte intrínseca, definida como o valor da freqüência para a qual o ganho de corrente de curto circuito na configuração fonte comum cai para unidade [10,17]. A freqüência de corte intrínseca do MOSFET na saturação [10,17] é dada por:

(

)

(

gs gb

)

ms gb gs mg T C C n g C C g f + = + = π π 2 2 (2.1.8)

Em [10] mostra-se uma expressão simplificada para fT em função do grau de

inversão if.

(

1 1 2 2 2 + − ≅ _f T i L f π µφ

₎

(2.1.9.a)

(

1 1 2 2 + − ≅ _f T i L µφ ω

)

(2.1.9.b)

onde µ a mobilidade, φT o potencial térmico, L o comprimento do canal e if o nível de

inversão.

A partir da equação de gms em (2.1.3.a) e das expressões de Cgs e Cgb apresentadas

em [10] e nas equações (2.1.6) e (2.1.7) é possível mostrar que (2.1.9-a) é bastante satisfatória para projetos, uma vez que se aproxima muito da expressão completa (2.1.8), sendo, por outro lado, muito mais simples de lidar manualmente.

2.1.4 –Simulador de Circuitos SMASH

O simulador de circuitos utilizado ao longo deste trabalho foi o simulador SMASH [14]. O SMASH é um simulador que permite a simulação de circuitos com partes analógicas e digitais interligadas ou não entre si.

Para a simulação de circuitos digitais o simulador tem internamente modelos lógicos, para os componentes básicos, tais como portas lógicas; AND, OR, NAND, NOR, etc. Podem ser feitas simulações lógicas e simulações de atraso.

Para simulação de circuitos mistos existe um modelo específico para o nó de interface entre as partes analógica e digital.

O simulador também permite que se escreva modelos próprios para os transistores: bipolar e MOS. Estes modelos devem ser escritos em linguagem C, utilizando um módulo específico para tal propósito que pode ser pedido com o simulador.

Neste trabalho, utiliza-se o modelo ACM para o transistor MOS para os circuitos simulados. Este modelo foi implementado em [15] usando os recursos do próprio SMASH [14].

As simulações de circuitos, no simulador SMASH, utilizam basicamente as análises DC, de pequenos sinais AC e de ruído, no domínio da freqüência.

2.2 -Modelo de Ruído do MOSFET em Alta Freqüência:

2.2.1– Fontes de Ruídos no Transistor MOS:

+ vgb - + vsb -

Fig. 2.5 – Fontes de Ruídos no transistor MOS na saturação.

As diversas fontes de ruído no transistor MOS são mostradas na Fig 2.4. Elas incluem: o ruído no dreno (Sind) constituído pelo ruído térmico no canal e pelo ruído “1/f”

ou “flicker” e o ruído térmico da resistência terminal da porta(Svnrg). O ruído “1/f” afeta

principalmente o desempenho em baixa freqüência do dispositivo e pode ser ignorado para altas freqüências. Além do ruído térmico do canal no dreno, em alta freqüência as fontes de ruído locais dentro do canal são capacitivamente acopladas com a porta e geram um ruído induzido na porta (Sing) [18,20,21].

A seguir descreve-se cada um dos tipos de ruídos importantes para a operação em altas freqüências.

2.2.2 – Ruído Térmico do Canal:

Embora todas as fontes de ruído contribuam para o ruído total em alta freqüência, a contribuição dominante vem do ruído térmico do canal.

A análise do ruído térmico do canal que foi feita em [4-7], considera apenas o transistor MOS operando na inversão forte, não comentando nada sobre os outros níveis de inversão. Atualmente, para níveis de corrente típicos (<10mA), os dispositivos MOS de um estágio de entrada com degeneração de fonte indutiva não estão operando na inversão forte.

Na região de inversão forte, a corrente principal é devida a corrente de deriva e o ruído associado é térmico, já na inversão fraca, o ruído associado é principalmente o “shot” [22]. A expressão da corrente total, incluindo as componentes de difusão e de deriva junto com a relação Nyquist [19] fornece o cálculo da densidade espectral de ruído térmico:

2 4 L Q kT S I id µ − = (2.2.1)

onde k é a constante de Boltzman , T a temperatura, µ a mobilidade , QI a carga total de

inversão e L o comprimento do canal.

Esta equação é válida de inversão fraca até inversão forte e inclui a contribuição do ruído “shot” na inversão fraca.[19]

De (2.2.1), segue que o ruído térmico é o mesmo que o produzido por uma condutância Gnch,cujo valor é obtido, considerando a equação (2.1.2(a)) e (2.1.3(a)) tem-se

que: WL Q Q g L Q G IS I ms I nch = 2 = ' µ (2.2.2)

Na região linear, a densidade de carga de inversão é quase uniforme,_QI' =Q_I WL _{[19] e a}

condutância Gnch é igual à transcondutância da fonte. Na saturação, a relação entre Gnch e

gms fica:

(

)

            _{+ − +} + + = 1 1 1 3 2 1 1 1 f f ms nch i i g G (2.2.3) Assim ms nch g G 2 1 ≅ na inversão fraca ms nch g G 3 2 ≅ na inversão forte

Desta forma pode-se definir um fator de excesso de ruído dependente da polarização dado por γ :

(

)

            _{+ − +} + + = = 1 1 1 3 2 1 1 1 f f ms nch _i i g G γ (2.2.4)

Pode-se verificar o comportamento de γ em relação ao grau de inversão através do gráfico da figura 2.6. 10-10 10-5 100 105 1010 0.5 0.52 0.54 0.56 0.58 0.6 0.62 0.64 0.66 0.68 R e laç ã o en tr e G n c h /g m s if - grau de inversã o

Figura 2.6 – Relação de Gnch/gms em função do grau de inversão if na saturação.

Usando as equações (2.1.2.c), (2.1.3), (2.2.1), (2.2.3), pode-se determinar como o ruído térmico do canal pode variar em relação ao grau de inversão, assim tem-se que:

(

)

            _{+ − +} + + − + = 1 1 1 3 2 1 1 1 1 4 ' 0 f f f t ox id i i i nC L W kT S µ φ (2.2.5.a) ou

(

)

            _{+ − +} + + = 1 1 1 3 2 1 1 1 4 _f f ms id i i kTg S (2.2.5.b)

O gráfico da figura 2.7 descreve a equação (2.2.5), podendo ver como o grau de inversão influencia o ruído térmico do canal. Este gráfico foi normalizado por W/L.

10-3 10-2 10-1 100 101 102 103 10-29 10-28 10-27 10-26 10-25 10-24 10-23 D e ns id ad e E s p e c tr a l de R u id o T é rm ic o do C a na l Nor m al iz ad o ( A 2 /H z ) if - grau de inversã o

Figura 2.7 – Densidade Espectral do Ruído Térmico do Canal normalizado por W/L versus grau de inversão, quando o transistor MOS está na saturação.

Para dispositivos de canal-curto polarizados na inversão forte saturados, o campo elétrico lateral pode tornar-se maior do que o campo crítico EC resultando na saturação da

velocidade dos portadores perto do dreno e eventualmente ao longo de todo o canal. Considerando que a velocidade dos portadores é limitada, uma carga adicional resulta em ruído adicional construído na região de saturação próxima ao dreno. Este modelo simples

assume que a velocidade dos portadores está saturada e que o campo lateral é igual ao campo crítico ao longo de todo o canal da fonte ao dreno [21].

A densidade espectral de ruído dada pela equação (2.2.5) pode ser referida à entrada, ou seja, à porta, dividindo essa densidade Sid pelo módulo da transcondutância ao

quadrado. Desta forma a densidade espectral de ruído passa a ser expressa em V2/Hz, como

normalmente é expressa nos simuladores.

2 2 2 n g S g S S ms id m id vd = = (2.2.6)

Para verificação da equação (2.2.5), o circuito da figura 2.8 foi simulado no SMASH [13], usando o modelo ACM implementado em [14], para comparar os valores simulados e calculados. Consegue-se medir o ruído de um transistor MOS para vários if,

usando uma configuração fonte comum com um indutor entre o dreno e a fonte de alimentação DC.

O simulador SMASH usa a função de transferência do circuito para calcular o ruído na saída, portanto teve-se que ajustar os valores de Ld em cada simulação de modo que em

uma determinada freqüência o ganho de tensão fosse igual a 0 dB (foi escolhida a freqüência de 1 GHz), para que o ruído pudesse ser comparado com o ruído calculado. Além disso, foi necessário ajustar tensões de polarização para cada simulação, ou seja, para cada valor do grau de inversão. Essas tensões foram obtidas simulando um circuito de espelho de corrente em cascode sugerido em [15], por causa do pequeno comprimento do canal. As correntes de polarização do circuito de espelho de corrente em cascode foram a corrente de dreno ID, determinada pela equação (2.1.1.b) de forma que IR=0 (saturação

direta). Lembre-se para variar o grau de inversão, precisa-se variar a corrente do dreno. A largura e o comprimento do canal do transistor MOS foram mantidos constantes,

VDD

Ld

Vout M1 Vbias+Vin

Figura 2.8 – Configuração Fonte Comum.

Tabela 2.1 – Valores Calculados e Simulados para Ruído Térmico do Canal

Valores Calculados Valores Simulados

if ID gms Sid (A2/Hz) Svd (V2/Hz) Vbias ID Ld Svd (V2/Hz) 1 158 µA 5,0 mS 4,42x10-23 _{2,93 x10}-18 _{371 mV 152 µA 38 nH 3,282 x10}-18 2 315 µA 8,9 mS 8,05 x10-23 _{1,71 x10}-18 _{401 mV 313 µA 21 nH 1,936 x10}-18 3 473 µA 12,2 mS 11,22 x10-23 _{1,28 x10}-18 _{419,6 mV 470 µA 15 nH 1,410 x10}-18 4 613 µA 15,1 mS 14,07 x10-23 _{1,05 x10}-18 _{432,5 mV 611 µA 13 nH 1,324 x10}-18 5 789 µA 17,7 mS 16,68 x10-23 _{9,04 x10}-19 _{445,5 mV 784 µA 11 nH 1,167 x10}-18 6 900 µA 20,0 mS 19,11 x10-23 _{8,04 x10}-19 _{453 mV 899 µA 10 nH 1,079 x10}-18 7 1,1 mA 22,3 mS 21,39 x10-23 _{7,29 x10}-19 _{465 mV 1,11 mA 8 nH 8,174 x10}-19 8 1,3 mA 24,4 mS 23,55 x10-23 _{6,71 x10}-19 _{474,6 mV 1,28 mA 7 nH 7,009 x10}-19 9 1,4 mA 26,3 mS 25,61 x10-23 _{6,24 x10}-19 _{480 mV 1,41 mA 6,5 nH 6,550 x10}-19 10 1,6mA 28,2 mS 27,57 x10-23 _{5,85 x10}-19 _{487 mV 1,57 mA 6 nH 6,074 x10}-19

1 2 3 4 5 6 7 8 9 10 10-19

10-18 10-17

grau de inversã o -if

D ens idade E s p e c tr a l dop R u í do T é rm ic o ( V 2 /H z

) calculadosim ulado

Figura 2.9 – Comparação das densidades espectrais de ruído térmico do canal calculado e simulada versus grau de inversão.

A tabela 2.1 mostra os valores calculados e simulados para o circuito da figura 2.8, bem como as tensões de polarização aplicadas na entrada desse circuito para garantir a variação do nível de inversão e da corrente ID. Apresenta também os valores dos indutores

em cada simulação para que o ganho seja 0 dB a 1GHz.

Pode-se observar a comparação do ruído calculado com o simulado através da figura 2.9 e da tabela 2.1. As diferenças entre as densidades espectrais de ruído térmico do canal calculado e simulado são devido aos efeitos de canal curto, existentes no modelo ACM implementado no simulador SMASH e desconsiderados para a determinação da equação (2.2.5 a-b) e também às diferenças que ocorrem entre a corrente de dreno calculada e simulada por causa da polarização.

2.2.3 – Ruído Induzido na Porta:

Fig. 2.10 – Ruído térmico do canal capacitivamente acoplado com a porta gerando o ruído induzido na porta

Em altas freqüências, as flutuações de tensão no canal devido ao ruído térmico acoplam-se na porta, através da capacitância de óxido e causam o ruído de corrente induzido na porta, como ilustrado na figura 2.10. Na saturação, a maior parte das cargas do canal fica situada no lado da fonte e, conseqüentemente, o ruído de corrente pode ser modelado por uma única fonte de corrente ruidosa ing conectada em paralelo com Cgs

formando uma condutância Gng onde a densidade espectral da potência deste ruído é dada

por [5,18,20,21].

( )

ω ng ig kTG S =4 (2.2.7) onde

( )

(

)

ms gs ng g C G 5 2 ω δ ω = (2.2.8)

onde δ, definido como fator de excesso de ruído induzido na porta é um fator dependente da polarização, aproximadamente igual a 4/3 para dispositivos de canal longo, já para canais curtos ainda não se tem nenhum conhecimento de como se comporta este parâmetro[5,18].

As expressões (2.2.7) e (2.2.8) são válidas quando o dispositivo está na saturação. Note que a expressão de densidade espectral de potência do ruído induzido na porta tem uma forma semelhante à densidade espectral de potência do ruído no dreno. Porém, o ruído

induzido na porta é proporcional a Gng que é proporcional a ω (freqüência angular), e

conseqüentemente o ruído induzido na porta não é um ruído branco.

Para saber como este ruído pode influenciar o dispositivo que estiver operando na inversão fraca ou moderada, deve-se analisar a condutância Gng usando a equação da

transcondutância gms (2.1.3) e a equação de Cgs (2.1.7) definidas em [10].

Como, na saturação onde i , substituindo as equações (2.1.3) e (2.17) em (2.2.7) e (2.2.8), tem-se: 0 ≈ r

(

) (

)

(

)

       + + + + ⋅ − + ⋅ ⋅ ⋅ ⋅ = ₄ f 2 f f T 0 ' ox 3 2 ng 1 i 1 2 i 1 1 i 1 n µ C L W ω δ 45 2 G φ (2.2.9)

A figura 2.11 descreve a equação (2.2.9) para várias relações de W/L, considerando a freqüência de 1 GHz. 10-3 10-2 10-1 100 101 102 103 10-32 10-31 10-30 10-29 10-28 10-27 10-26 C o nd ut â n c ia d a P o rt a S iem en s

grau de inversã o -if

W /L=1000 W /L=2000 W /L=3000 W /L=4000 W /L=5000

Figura 2.11– Condutância Gng versus grau de inversão para vários W/L considerando a freqüência

Em [5] mostra-se que o circuito da figura 2.12(a) e 2.12(b) são equivalentes para freqüência onde o fator de qualidade (Q) de Cgs for grande.

1 5 >> ⋅ ⋅ = gs ms C C g Q gs ω (2.2.10)

Assim sendo pode-se expressar o ruído induzido na porta como:

f r kT S_vg =4 δ⋅ _g ⋅∆ (2.2.11) onde ms g g r 5 1 = (2.2.12)

As expressões (2.2.11) e (2.2.12) caracterizam um ruído branco.

Figura 2.12 –(a) e (b) Modelo de Pequenos Sinais do Ruído Induzido na Porta

Considerando que a origem física do ruído induzido na porta é a mesma que para o ruído térmico do canal no dreno, as duas fontes de ruído são correlacionadas com um fator de correlação[5,18,20,21,22]. g nd ng nd ng jc i i i i c ≅ ⋅ ⋅ ≡ ∗ 2 2 (2.2.13)

onde i_ngé a corrente de ruído da porta dada em A Hz , i é o conjugado da corrente de ruído do dreno dado em

∗

nd Hz

A , 2

ng

i é a densidade espectral do ruído da porta emA2 Hz_e 2

nd

i é a densidade espectral do ruído do dreno A2 Hz_.

Para um transistor de canal longo na inversão forte, c na saturação [5,18,20,21]. A freqüência do coeficiente de correlação foi recentemente investigada

4 0,

usando simulações de ruído no dispositivo, obtendo-se resultados contraditórios [20,23,24]. Em [23] mostra-se que a parte imaginária e a real de c são dependentes da freqüência. Para uma determinada freqüência, seu valor tende a aumentar quando reduz o comprimento do canal [23]. Os resultados publicados em [24] mostram que o fator de correlação c permanece principalmente imaginário (a parte real é aproximadamente 10 vezes menor que a parte imaginária) e que este valor é ligeramente menor que o valor de canal-longo de 0,4 para dispositivos de canal curto (variam tipicamente de 0,35 a 0,3 para 0,1≤ f/ft ≤ 0,5).

Hoje, é difícil tirar qualquer conclusão destes resultados simulados. A única observação que pode ser feita destes resultados diferentes é que para freqüências muito abaixo da freqüência de corte intrínseca do transistor MOS o coeficiente de correlação permanece principalmente imaginário.

O ruído induzido na porta ainda não está implementado em todos os modelos (exceto o Modelo MOS9 que inclui o ruído induzido na porta, mas sem correlação e BSIM4 [20,21]).

A correlação no ruído da porta pode ser tratada como a soma de duas componentes, uma é totalmente correlacionada com o ruído do dreno e a outra é não correlacionada com o ruído do dreno.

( )

(

2

)

( )

2 4 1 4kTG c kTG c S_ig = _ng ω ⋅ − + _ng ω ⋅ (2.2.14)

O ruído induzido de porta deve ser considerado da comparação de seus efeitos com os do ruído térmico do canal.

2.2.4 – Fontes de Ruído das Resistências Terminais:

Os transistores MOS para RF normalmente são projetados como dispositivos largos para alcançar a transcondutância exigida e fazer o transistor operar inclusive em RF. Na figura 2.13, mostra-se um “lay-out” típico de um transistor MOS de RF. Dispositivos típicos têm de 10 a mais “fingers”. A largura total WT é então simplesmente NfWf.

Fig.2.14 – Circuito Equivalente do Transistor MOS [21]

Um circuito equivalente detalhado que corresponda a todos os elementos físicos que são parte de um transistor MOS em RF, freqüentemente é muito complexo para ser implementado como um modelo compacto. O circuito equivalente, mostrado na figura 2.14 é formado por uma parte intrínseca do MOS, correspondendo à parte ativa do dispositivo e uma parte extrínseca que é formada essencialmente de capacitâncias e resistências que são importantes em altas freqüências [21].

Figura 2.15– Resistências do Dreno e da Fonte [21].

Em RF a parte extrínseca do transistor MOS é muito importante, principalmente o efeito das resistências séries terminais Rs, Rg e Rd que surgem dos nós intrínsecos da fonte,

da porta e do dreno, respectivamente [25]. Como é mostrado na figura 2.15 as resistências do dreno e da fonte são formadas por diferentes partes incluindo a resistência de via Rvia, a

resistência total normalmente é dominada pelas resistências de contato e resistência da região SDE [21]. con sde via sad con sde s R R R R R R R = + + + ≈ + (2.3.15) com sh sde f f dif sde R W N L R = ₋ e _{sad sh} f f dif sad R W N H R = ₋ (2.3.16)

onde Ldif é o comprimento da região SDE e Hdif é metade da largura da região de difusão

como mostra a figura 2.15. Considerando que o comprimento da região SDE é quase constante, as resistências da fonte e do dreno só são dimensionadas com a largura do “finger” e com o número de “fingers” de acordo com:

f f dsw con sde d s W N R R R R R = ≈ + ≈0,5 (2.3.17)

onde é Rdsw a resistência do dreno para a fonte.

Para propósitos de ruído, a resistência de porta distribuída pode ser determinada por [5,20,21,25]: f f f sh L N W R Rg ⋅ ⋅ ⋅ = 3 (2.3.18)

onde Rsh é a resistência de folha do poly-silício, Wf é a largura do “finger” do dispositivo, Lf

é o comprimento do “finger”e Nf é o número de “fingers”. O fator 1/3 leva em conta a

natureza distribuída da linha RC que atravessa o canal (na direção da largura).

Estas resistências geram ruído térmico que podem ser modelados por uma resistência em série acompanhada de um gerador de ruído térmico.

Como os valores de Ldif e Hdif são desconhecidos as resistências terminais do dreno e

da fonte foram desconsideradas do projeto. Portanto os transistores deste trabalho não foram modelados com uma parte intrínseca e outra parte extrínseca como é sugerido em [20,21] e na figura 2.15, devido, também à dificuldade de implementar no simulador SMASH [13].

Capítulo 3: Análise e Equações de Projeto para um LNA

3.1-Características Básicas de um LNA:

No projeto de um LNA, há várias metas comuns: minimizar a figura de ruído do amplificador, providenciando ganho linear suficiente típico em termos de IP3, satisfazer o critério de casamento de impedância de entrada e outra restrição é o baixo consumo de potência que está sendo imposto pelos equipamentos portáteis, o que dificulta o projeto.

Portanto, o LNA amplifica o sinal de entrada proveniente da antena (um filtro pode ser inserido entre a antena e o LNA) para o mixer, sendo seu projeto crítico porque ele deve prover um ganho suficiente aos baixos níveis de potência que chegam à antena, não degradando a relação sinal ruído (SNR), e ser capaz de sustentar grandes sinais com baixa distorção e baixo consumo de potência.

Como o estágio anterior ao LNA é uma antena, existe a necessidade de uma impedância de entrada específica para garantir máxima transferência de potência. Desta forma, o LNA requer um compromisso entre um ganho suficiente, baixa figura de ruído, alta linearidade, casamento de impedância na entrada e baixo consumo de potência.

A referência [18] mostra como se pode obter um valor de figura de ruído mínima de um dispositivo, calculando uma impedância ótima para a fonte de entrada. Porém, esta abordagem clássica possui algumas falhas importantes; por exemplo, geralmente a impedância da fonte de entrada que minimiza a figura de ruído difere consideravelmente da que maximiza o ganho de potência. Conseqüentemente, é possível um ganho pobre e um casamento de entrada ruim acompanharem uma boa figura de ruído. Além disso, a otimização clássica do ruído ignora o consumo de potência e também não oferece nenhuma orientação clara de como melhor configurar a geometria do dispositivo.

O LNA é um circuito de natureza não linear que recebe excitações fracas em sua entrada produzindo diferentes efeitos não desejados. A linearidade é uma consideração importante porque um LNA deve fazer mais do que simplesmente amplificar sinais sem somar muito ruído, deve também permanecer linear quando receber sinais fortes. Portanto, o LNA em comunicações móveis deve manter uma operação linear ao receber um sinal

fraco na presença de um sinal forte, caso contrário pode gerar componentes indesejáveis como mostra a figura 3.1.

Embora haja muitas medidas de linearidade de qualquer amplificador, as mais usadas são a interseção de terceira ordem (IP3) e o ponto de compressão de 1 dB (P1dB). A

saída de um amplificador pode ser representada por uma série de potência, a qual é truncada após o termo cúbico [26].

(

)

3 3 2 2 1 0 cv c v c v c v V i _DC + ≈ + + + (3.1.1) ω1 ω2 2ω1-ω2 ω1 ω2 2ω2-ω1

Fig 3.1- Corrupção de um sinal devido à intermodulação entre duas interferências. [26]

Se a diferença entre as freqüências de duas interferências ω1 e ω2 for pequena, as

componentes 2ω1-ω2 e 2ω2-ω1 aparecem nas proximidades, revelando a não linearidade

neste caso do LNA com mostra a figura 3.1. A corrupção de sinais devido a intermodulação de terceira ordem de duas interferências é bastante comum e crítica. O ponto de interseção de terceira ordem é definido como a interseção de duas linhas, da amplitude da componente fundamental com a amplitude da componente 2ω2-ω1.

Da equação (3.1.1), pode-se determinar uma expressão simples para IP3 igualando a componente fundamental com o produto de intermodulação de terceira ordem:

3 1 3 3 4 c c A_IP = (3.1.2)

Outra maneira também de analisar a linearidade do amplificador é através da compressão do ganho, usando do ponto de compressão de 1 dB. Para calcular o ponto de compressão de 1dB pode-se escrever:

dB c A c c _dB 20log 1 4 3 log 20 2 ₁ 1 3 1+ − = − (3.1.3) isto é 3 1 1 0,145 c c A_−dB = (3.1.4)

Tendo definido as medidas de linearidade, deve-se considerar maneiras para calcular IIP3 e P1-dB com ajuda das equações (3.1.2) e (3.1.4).

Deve-se desenvolver uma metodologia de projeto que mantenha um compromisso entre ganho, coeficiente de reflexão de entrada, figura de ruído e consumo de potência, além de verificar a linearidade.

3.2-Topologias de LNA:

A escolha da topologia pode ser dividida em quatro configurações distintas, ilustradas na figura 3.2. Cada uma destas arquiteturas pode ser usada na forma de terminação simples ou na forma diferencial. É importante lembrar que a forma diferencial exige um elemento semelhante para transformar o sinal de uma antena monopólo para um sinal diferencial [5,15,26].

A primeira técnica, figura 3.2(a), usa uma terminação resistiva no pólo de entrada. É uma aproximação direta para promover 50 Ω em banda larga. Infelizmente, o uso de resistores reais para casar a entrada degrada tanto o ruído como o ganho, devido ao ruído térmico adicionado.

(a) (c)

(b) (d)

Figura 3.2- Arquiteturas comuns de LNA.

A segunda topologia apresentada na figura 3.2(b), usa a configuração de realimentação série-paralelo para fixar as impedâncias de entrada e saída do LNA. Os amplificadores que usam realimentação série-paralelo possuem uma banda larga, porém têm uma dissipação de potência alta comparada a outros amplificadores com desempenho de ruído semelhante, o que em aplicações portáteis não é atrativo. Além disso, o resistor usado para a realimentação gera ruído térmico o que degrada também o fator de ruído. A arquitetura série-paralelo requer resistores dentro do “chip” de qualidade razoável, que geralmente não está disponível em tecnologia CMOS [18, 26].

A topologia da figura 3.2(c), usa a fonte de um estágio porta comum como terminal de entrada. Como a resistência vista no terminal da fonte é 1/gm, uma seleção própria do

tamanho do dispositivo e da corrente de polarização pode promover a resistência desejada de 50 Ω. Mas a figura de ruído será significativamente pior em freqüências mais altas, para canais curtos e quando o ruído de corrente da porta for levado em conta.[18]

A quarta arquitetura, a qual será usada neste projeto, emprega degeneração indutiva na fonte para gerar um termo real na impedância de entrada (sem um resistor). Necessita-se sintonizar a entrada do amplificador fazendo uma aproximação em banda estreita.

A degeneração indutiva na fonte é o método mais usado em amplificadores CMOS de RF. Esta arquitetura oferece a possibilidade de alcançar o melhor desempenho de ruído dentre as arquiteturas usuais. [4,17,27]

Neste projeto usa-se uma configuração em cascode com degeneração indutiva na fonte como mostra a figura 3.3. O uso da configuração cascode ajuda a garantir que o primeiro estágio do receptor possua ganho suficiente para desprezar a contribuição dos estágios subseqüentes. O transistor cascode M2 eleva a impedância de saída do circuito,

protegendo a entrada a variações de tensões devido à saída.[15]

VDD Ld Vb M2 Lg Vin M1 Ls

Fig 3.3- Configuração em Cascode com Degeneração Indutiva na fonte.

3.3 –Casamento de Impedância de Entrada

Considerando que o sinal se dá em uma largura de banda estreita, precisa-se providenciar somente um casamento de impedância com amplificação nesta banda estreita. Isto pode ser feito efetivamente através do princípio da ressonância, onde a parte reativa da impedância é controlada para ser nula na freqüência de operação. Assim basta fazer a parte resistiva da impedância de entrada ser igual à resistência da fonte Rs.

Há várias maneiras de alcançar a ressonância. Um modo simples é o uso de um circuito tanque LC. Esta abordagem tem a vantagem adicional em um LNA prático, porque neste circuito já existe alguma capacitância parasita.

A idéia é somar alguma indutância extra em combinação com esta capacitância parasita alcançando assim a ressonância.

Sabe-se que o casamento pode ser alcançado fazendo Rin= Rs, onde ocorre a

máxima transferência de potência, logo este conceito deve ser aplicado no projeto, onde Rin

é a resistência de entrada e Rs a resistência da antena que normalmente é 50 Ω.

Em [4-8,16-18], se faz uma análise simples da impedância de entrada desprezando a capacitância Cgb, isto é possível quando trabalha-se na região de inversão forte, mas nas

regiões de inversão moderada e fraca Cgb é importante como mostra a figura 3.4.

10-3 10-2 10-1 100 101 102 103 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 Ca p a c it a n c ia s /Co x if - grau de inversã o Cgs Cgb

Figura 3.4- Capacitâncias Cgs eCgb do transistor MOS normalizadas versus grau de inversão

Considerando a capacitância Cgb e também que o substrato do transistor M1 esteja ligado ao