19/2/2007
Prof. Aux. Simone Markenson Pech
Prof. Antonio Carlos Gay Thomé
1
Sistemas Operacionais I
Unidade I
Fundamentos
de
Hardware e de Software
Fundamentos
ORGANIZAÇÃO DA UNIDADE
Introdução
Conceituação de SO
Funções Básicas
Breve Histórico
Tipos de SO
Fundamentos de Hardware e Software
Estruturas de Sistemas Operacionais
Introdução
Fundamentos de Hardware e Software
Fundamentos de Hardware e Software
Organização e Componentes de um SC
Organização e Componentes de um SC
Organização Física e Funcional do Processador
Organização Física e Funcional do Processador
Estrutura de Armazenamento
Estrutura de Armazenamento
Estrutura de E/S
Estrutura de E/S
Linguagens, Programas e Instruções
Linguagens, Programas e Instruções
3 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Analógico x Digital
Circuito Analógico
Trabalha com o sinal na forma contínua
Construído com base em componentes
eletrônicos discretos: resistores, capacitores,
indutores, válvulas e transistores
Circuito Digital
Trabalha com o sinal na forma digital
Construído com base em portas lógicas, que
implementam a lógica booleana
Fundamentos
Portas Lógicas Básicas
Portas E, Ou, Não E, Não Ou, Ou Exclusivo
A B E Ou Não E Não Ou XOR
0 0 0 0 1 1 0
0 1 0 1 1 0 1
1 0 0 1 1 0 1
5 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Tipos de Circuitos Digitais
Combinacionais
Implementam a lógica digital sem memória – a saída
no instante “t” depende apenas das entradas em “t”
Seqüenciais
Implementam a lógica digital com memória – a saída
no instante “t” depende da entrada e do estado em
“t-1”
Contadores, buffers, registradores, memória, ...
Fundamentos
Hardware x Software
Com os circuitos seqüenciais surgiu o conceito de memória
Com a memória surgiu a possibilidade de armazenar
seqüências de valores binários
Com os valores binários armazenados aplicados sobre
circuitos combinacionais e seqüenciais, surge o conceito de
programa internamente armazenado
A adição de lógica (desvios no fluxo de execução) no
programa armazenado, dá uma sintaxe e uma semântica
às unidades de operação (instruções), e surge o conceito
de software.
7 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Computador
Surge da união de Hardware e Software para uso
genérico
Hardware
Básico
Utilitário
Aplicativo
Software
Fundamentos
Hardware
Sistema Operacional
CPU
Memória
Armazenamento
Comunicação
Entrada
Saída
Barramento
Barramento
Organização e Componentes
9 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Barramento
É o meio de comunicação entre os diferentes
É
componentes de um Sistema de Computação
É o caminho por onde transitam:
dados,
endereços e
sinais de controle
.
Fundamentos
Tem por base um relógio
temporizador que define a
freqüência de operação do
mesmo (ciclo de barramento).
Toda operação de
transferência é sincronizada
com a freqüência do
barramento.
Toda operação consome um
número inteiro e conhecido de
ciclos.
Barramentos
Barramento Síncrono
Não existe temporizador
Os ciclos duram o
tempo que for requerido
pela operação
Uma mesma operação
pode ter ciclos variáveis
Faz uso de um
processo de sinalização
(handshake)
11 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
T1
T2
T3
T4
Dado
Endereço da Posição de Memória
Tempo
RD
MREQ
T5
Ciclo de barramento
Barramento
Barramento Síncrono
Fundamentos
Endereço da Posição de Memória
Tempo
Dado
MSYN
RD
SSYN
MREQ
Barramento Assíncrono
Barramentos
13 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Assíncrono
Maior flexibilidade de uso
Oferecem vantagens para atendimento a um
conjunto heterogêneo de dispositivos (lentos
e rápidos)
A maioria dos barramentos é Síncrono
Síncrono
Mais fácil de ser construído
Maior velocidade de operação
Barramentos
Fundamentos
Decodificador de
Instrução e
Controlador do
Ciclo de Máquina
Sinais de controle
IR
PC
R1
UC
TR
AC
ULA
Barramento interno
I/O BR
MBR
I/O AR
Barramento de Dados
MAR
Barramento de Endereços
Rn
Barramento externo
Organização do processador
15 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
CPU 8086
0000
ES
0000
SS
0000
DS
0000
CS
DI
SI
BP
SP
DL
DH
CL
CH
BL
BH
AL
AH
IP
PSW
UC
ULA
1
2
3
4
5
6
RI
Ctrl
Barramento
AX
BX
CX
DX
Pilha
Indexadores
Barramento Interno
Fundamentos
CPU Pentium Superescalar
BIU
BIU
FPU
FPU
+
+
X
X
%
%
Cache
Cache
Instrução
Instrução
Predição
Predição
Lógica
Lógica
Buffer
Buffer
Pré
Pré
-
-
Fetch
Fetch
Banco
Banco
Registradores
Registradores
Cache
Cache
Dados
Dados
U
U
L
L
A
A
U
U
L
L
A
A
V
V
-
-
PIPE
PIPE
U
U
-
-
PIPE
PIPE
FPU
FPU
-
-
PIPE
PIPE
Pipelines
5 estágios
p/ inteiros
64 bits
64 bits
64 bits
64 bits
32 bits
17 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Registradores da CPU
)
Registradores Visíveis :
)
Registradores de Controle e Status
Componentes internos de trabalho da CPU, constituem
uma área de armazenamento de acesso mais rápido
porém de menor capacidade que a memória principal.
Componentes internos de trabalho da CPU, constituem
uma área de armazenamento de acesso mais rápido
porém de menor capacidade que a memória principal.
Tipos:
{
9
Registradores de dados
9
Registradores de endereço
9
Códigos de condição
{
Fundamentos
Registradores Visíveis:
Armazenamento temporário de dados durante o
processamento
Acessíveis via linguagem de máquina
.
Controlam o funcionamento do processador e a execução
dos programas
Quando acessíveis por software, o são somente por rotinas
privilegiadas.
Registradores de Controle e Status
:
19 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Acumulador (AC)
Acumulador (AC)
Registrador que armazena uma das entradas da ULA
Registrador que armazena uma das entradas da ULA
Registrador Temporário (TR)
Registrador Temporário (TR)
Registradores de uso genérico
Registradores de uso genérico
Podem ser usados pelo usuário para manipular dados e
executar funções
O programador/compilador determina a sua função
Podem ser usados pelo usuário para manipular dados e
executar funções
O programador/compilador determina a sua função
Exemplo:
Registradores da CPU
Registradores Visíveis : Dados
Fundamentos
Contêm endereços de memória dos dados e das instruções
Podem conter uma parte de um endereço que será usado para
calcular o endereço completo.
Contêm endereços de memória dos dados e das instruções
Podem conter uma parte de um endereço que será usado para
calcular o endereço completo.
Stack Pointer (SP)
Endereço do topo da pilha
Segment Pointer (SX)
Endereço inicial de um segmento
Quando a memória é dividida em segmentos, ela é
sempre referenciada pelo segmento e pelo
deslocamento dentro do segmento (offset)
Index Register / Offset
Índice a ser adicionado a uma base para se obter o
endereço do dado.
Exemplo:
Registradores Visíveis : Endereço
21 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Contem bits e flags de condição do resultado de uma operação
Os bits são setados pelo hardware em função do resultado de cada
operação realizada
Podem ser acessados por um programa, apenas no modo leitura.
Contem bits e flags de condição do resultado de uma operação
Os bits são setados pelo hardware em função do resultado de cada
operação realizada
Podem ser acessados por um programa, apenas no modo leitura.
Exemplo:
Flag
Flag
de sinal
de sinal
Resultado positivo / negativo
Flag
Flag
de zero
de zero
Resultado zero
Flag
Flag
de
de overflow
overflow
Resultado com estouro
Registradores da CPU
Registradores Visíveis : Condições
Fundamentos
Program Counter (PC)
Contém o endereço da próxima instrução a ser executada
Instruction Register (IR)
Contém a última instrução carregada da memória (corrente)
Program Status Word (PSW)
É um registrador (ou um grupo de registradores) que contém:
códigos de condição e os bits de informação do status
bit de interrupção habilitado/desabilitado
bit de modo de operação supervisor/usuário
Registradores da CPU
Registradores Invisíveis : Controle e Status
23 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Grupos de Registradores 8086
Retrata o estado do programa em execução..
No 8086, somente os 16 primeiros bits existem
e os bits 12, 13, 14 e 15 são reservados.
Registrador de estado
(
PSW
– Processor Status Word)
São utilizados como seletores de faixas de
endereços. O endereço de um segmento é
dado pelo conteúdo do registrador de segmento
deslocado de 4 bits à esquerda.
Registradores de segmento
(
RS
)
São utilizados para acesso aos dados,
principalmente em operações com cadeias de
caracteres (string).
Registradores de Indexação
(
RI
)
São utilizados
para
acessar
dados no
segmento de pilha, mas também podem ser
utilizados em operações lógicas e aritméticas
de 16 bits.
Registradores de pilha
(
RP
)
Podem ser utilizados como um registrador de
16 bits ou em dois de 8 bits. São utilizados em
operações lógicas e aritméticas
Registradores de uso geral
(
RG
)
Descrição
Grupo
Fundamentos
Registradores 8086
Formação de endereço
25 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
PSW do 8086
C
P
A
Z
S
T
I
D
O
00
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
C
C
–
–
Vai Um
Vai Um
P
P
–
–
Paridade
Paridade
A
A
–
–
Vai Um
Vai Um
Aux
Aux
Z
Z
–
–
Zero
Zero
S
S
–
–
Sinal
Sinal
T
T
–
–
Trap
Trap
I
I
–
–
Interrupção
Interrupção
D
D
–
–
Direção
Direção
O
O
–
–
Overflow
Overflow
Fundamentos
Registradores de segmento 8086
CS
CS
DS
DS
SS
SS
Registradores de Segmento
Descrição
Designa o endereço base do segmento de código do
programa. O registrador de deslocamento associado é o
registrador IP.
Utilizado como referência para acesso ao segmento de
dados, exceto para operações com a pilha e operações
utilizando cadeia de caracteres
Referência para acesso à pilha, utilizando SP e BP
como registradores de deslocamento.
ES
ES
Em conjunto com o registrador DI é utilizado para
operações com cadeias de caracteres
27 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Registradores do 80386
Acumulador
Registradores de uso geral
AH
AH
AL
AL
BH
BH
BL
BL
CX
CX
CL
CL
DX
DX
DL
DL
EAX
EBX
ECX
EDX
Base
Contador
Dados
Source Index
Registradores de ponteiros e Pilha
SI
SI
DI
DI
IP
IP
SP
SP
ESI
EDI
IP
ESP
Destination Index
Instruction Pointer
Stack pointer
BP
BP
EBP
Base pointer
Fundamentos
Registradores adicionais do 80386
Registradores de Controle
Os registradores de 32 bits CR0, CR1, CR2 e CR3 contêm informações importantes para utilização
dos novos recursos. No registrador CR0 cada bit possui uma determinada função, como por exemplo
o bit 0, PE (protection enable), responsável pela seleção entre modo real e modo protegido. O
registrador CR1 é reservado enquanto CR2 armazena o endereço linear que provocou uma falha de
página e CR3 armazena informações de controle de paginação como os bits 12 a 31 que contém o
endereço base do diretório de páginas.
Registradores de depuração e testes
Os registradores de depuração, também de 32 bits, DR0...DR7, fornecem recursos para rastreamento
dos programas através do armazenamento de pontos onde o programa deverá ser executado passo a
passo, enquanto os de teste, TR6 e TR7, são utilizados basicamente na inicialização do sistema
operacional.
Registradores de segmento de 32 bits
Os registradores de segmento foram mantidos com 16 bits, porém foram adicionados os
registradores FS e GS, que em conjunto com DS e ES são utilizados para apontar os quatro
segmentos de dados permitidos. O endereçamento através do conteúdo do registrador de segmento
adicionado ao deslocamento dentro do segmento fica então restrito ao modo real. Em modo
protegido é utilizado o endereçamento via descritores
29 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Registradores apontadores do 80386
Tam da GDT
Tam da GDT
End da GDT
End da GDT
GDTR
Tam da IDT
Tam da IDT
End da IDT
End da IDT
IDTR
Tam da LDT
Tam da LDT
End base da LDT da tarefa em execução
End base da LDT da tarefa em execução
descritor da LDT na GDT
descritor da LDT na GDT
LDTR
Tam da TSS
Tam da TSS
End base da TSS da tarefa em execução
End base da TSS da tarefa em execução
TR
Registradores apontadores de tabela para endereçamento em modo protegido
descritor da TSS na GDT
descritor da TSS na GDT
63
47
15
0
GDTR
Æ
registrador que aponta para a base da tabela de descritores globais
(GDT)
LDTR
Æ
registrador que aponta para a base da tabela de descritores locais
(LDT)
IDTR
Æ
registrador que aponta para a base da tabela de interrupções (IDT)
TR
Æ
registrador que aponta para a base do segmento de estado de uma
tarefa (TSS)
Fundamentos
Modo protegido do 80386
31 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Modo protegido do 80386
Descrição das tabelas
·
Tabela de descritores globais (GDT)
Criada e gerenciada pelo sistema operacional, armazena descritores de segmento para
os segmentos que podem ser acessados por todas as tarefas.
·
Tabela de descritores locais (LDT)
Armazena descritores utilizados para cada tarefa ativa.
·
Tabela de descritores de interrupção (IDT):
Armazena as informações para desviar o controle para a rotina de tratamento
adequada.
·
Segmento de estado da tarefa (TSS)
É criado pelo sistema operacional para cada tarefa em execução concorrente e
armazena o conteúdo dos registradores que serão carregados nos registradores do
processador quando uma tarefa for selecionado para execução.
·
Diretório de páginas e tabela de páginas
Utilizados na implementação de memória virtual.
Fundamentos
Modo protegido do 80386
Obtenção do endereço linear
1.
Obtém-se dos últimos 13 bits do seletor de segmento ( CS, DS, ES,
FS, GS ou SS) o índice para acesso a tabela de descritores GDT ou
LTD, conforme o terceiro bit do mesmo seletor:
0 para acesso a GDT
1 para acesso a LDT.
2.
Cada uma das tabelas pode possuir 8192 descritores, uma vez que
2
13
= 8192.
3.
Os primeiros 32 bits da tabela na posição indicada pelo seletor
corresponderá ao endereço do segmento.
4.
Este endereço base é adicionado ao conteúdo do registrador de
deslocamento resultando no endereço linear.
33 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
PSW do 80386
Registrador de Status
1 1 10 F E D C B A 9 8 7 6 5 4 3 2 1 0 CF - Carry Flag 1 PF - Flag de Paridade 0 AF - Flag Auxiliar 0 ZF - Zero Flag SF - Flag de Sinal TF - Trap Flag (Single Step) IF - Flag de Interrupção DF - Flag de Direção OF - Flag de OverflowIOPL - Nível de Privilégio I/O (286+) NT - Nested Task Flag (286+) 0
RF - Resume Flag (386+) VM - Flag de Modo Virtual (386+) IOPL - Nível de Privilégio I/O (286+)
Fundamentos
armazena dados e programas
também conhecida como memória real ou primária
volátil
endereçável por célula
UCP
MP
M
A
R
M
B
R
Address Bus
Data Bus
R/W bit
MREQ bit
Conexão UCP X MP
Memória
35 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Organização Básica
Todas as células têm
a
mesma quantidade M
de bits
N células
M bits
M bits
M bits
~
~
~
~
Endereço 0
Endereço 1
Endereço 3
Endereço 2
Endereço N - 2
Endereço N - 1
Bit 1
Bit 2
Bit m-1
M bits
Memória
Fundamentos
armazena de forma permanente dados e programas
também conhecido como memória secundária
não volátil
endereçável por setor
Tipos
Magnéticos
Ópticos
discos
removíveis
Fixos - HDs
disquetes
zip disks
CDR
CDRW
DVD
fitas
rolo
cartucho
cassete
37 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
UCP
barramento
Estrutura de um Sistema de I/O
MP
Interface
Serial
Interface
Serial
Interface
Paralela
Interface
Paralela
Interface
Dedicada
HD
transportam dados entre o computador (CPU/memória)
e seu ambiente externo (periféricos) como:
memória secundária (ex. disco rígido)
teclado, monitor, …
dispositivos de comunicação
Requisitos:
- controladora
- driver
Requisitos:
- controladora
- driver
Entrada e Saída
Fundamentos
Linguagem
Vocabulário e conjunto de regras de sintaxe e semântica usados para
a construção de programas.
Programa
Seqüência de instruções organizadas de forma lógica para ao ser
executado pelo computador (hardware) executa alguma função
específica.
Instrução
Seqüência de bits que são interpretados pela UC e que disparam
operações lógicas ou aritméticas a serem executadas pelos circuitos
do hardware. (dependente do hardware
dependente do hardware)
39 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Sou o primeiro vírus excêntrico!
Como nós, os excêntricos, não temos
experiência em programação em
computadores, este vírus só funciona
a base da confiança.
Por favor, apague TODOS os arquivos do
seu computador manualmente e envie esta
mensagem a todos os membros da sua lista
de endereços de correio eletrônico.
Obrigado pela colaboração. Manuel
Sou o primeiro vírus excêntrico!
Como nós, os excêntricos, não temos
experiência em programação em
computadores, este vírus só funciona
a base da confiança.
Por favor, apague TODOS os arquivos do
seu computador manualmente e envie esta
mensagem a todos os membros da sua lista
de endereços de correio eletrônico.
Obrigado pela colaboração. Manuel
Programas e Instruções
Fundamentos
Programa Fonte
Compilador
Compilador
Programa Objeto
Biblioteca
de funções
Interpretador
Interpretador
Link-Editor
Link-Editor
Programa Executável
Instrução Executável
41 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Parada
Início
Busca da
próxima
instrução
Busca da
próxima
instrução
Executa
instrução
Executa
instrução
Ciclo de busca
Ciclo de execução
O ciclo de instrução é uma máquina de estados em hardware:
• Estado 1: Busca da próxima instrução
• IR Å M[PC]; PC Å PC + 1;
• Estado 2: UC decodifica e executa IR
• Se fim Æ parada, senão volta estado 1
• Estado 1: Busca da próxima instrução
• IR Å M[PC]; PC Å PC + 1;
• Estado 2: UC decodifica e executa IR
• Se fim Æ parada, senão volta estado 1
Ciclo básico de instruções
Fundamentos
SO
Início
Busca Instrução
Busca Instrução
Executa instrução
Executa instrução
Salva Resultado
Salva Resultado
Decodifica Instrução
Decodifica Instrução
Busca Operandos
Busca Operandos
Troca Contexto
S
N
Trata
Interrupção
Fim
?
Interrupção
Pendente?
•
• Ciclo de Busca de Operandos
• Opcional
• Troca de Contexto
• Salva processo corrente e passa a atender o próximo
• Trata Interrrupção
• Rotina de Serviço do SO que trata solicitações feitas
(*) Observações:
43 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Acesso à memória
Transferência de dados entre o processador e a
memória
Entrada / saída
Transferência de dados entre o processador e o
dispositivo
Tratamento de dados
Operações aritméticas ou lógicas
Controle (desvios)
Alteração da seqüência de execução de instruções
Formatos de Instrução : 0 / 1 / 2 / 3 endereços
Tipos de instrução
Fundamentos
Instruções do 80386
Tipos de instrução
Acesso à memória
MOV AX, [TOTAL]
MOV [TOTAL] ,AX
Entrada / saída
IN
AX, 72h
OUT DX, AX
Tratamento de dados
XOR AX, BX
ADD AX,BX
Controle (desvios)
JNE
JMP
Label
Modos de Endereçamento
Imediato
ADD CH,5F
Registrador
ADD BX,DX
Direto
ADD VAR,BX
Registrador indireto
ADD CX,[BX]
Indexado (ou base)
ADD [SI+6].AL
Base indexado com deslocamento ADD [BX+DI+5].DX
45 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Passo 1
– Busca da Instrução a ser executada
IR Å M[PC]
Passo 2
– Instrução corrente é decodificada
UC decodifica IR
Passo 3
– Operandos são buscados
Rx Å M[IR(end)]
Passo 4
– O conteúdo de PC é atualizado
PC Å PC + D
Passo 5
– A instrução corrente é executada
UC gera sinais de controle de acordo com o campo IR(Opcode)
Passo 6
– O resultado da operação é salvo
M[?] Å resultado ou pode permanecer em registrador
Passo 7
– Verifica término do programa
Se positivo troca contexto e volta para passo 1
Passo 8
– Verifica existência de interrupção pendente
Se positivo trata interrupção, senão volta para passo 1
Fluxo de Execução
Fundamentos
Passo 1
Memória
Registradores
5 9 4 1
2 9 4 1
300
301
302
940
941
1 9 4 0
0 0 0 3
0 0 0 2
1 9 4 0
3 0 0
PC
AC
IR
Lista parcial dos códigos de operação
Lista parcial dos códigos de operação
0001 = Carrega AC da memória
0001 = Carrega AC da memória
0010 = Armazena AC na memória
0010 = Armazena AC na memória
0101= Adiciona em AC o valor da memória
0101= Adiciona em AC o valor da memória
Memória
Registradores
5 9 4 1
2 9 4 1
300
301
302
940
941
1 9 4 0
0 0 0 3
0 0 0 2
1 9 4 0
3 0 0
PC
AC
IR
0 0 0 3
Passo 2
IR Å M[PC]
AC Å M[IR(end)]
Opcode Endereço
15 12 11 0
Formato da Instrução
Formato da Instrução
47 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech
Passo 3
Lista parcial dos códigos de operação
Lista parcial dos códigos de operação
0001 = Carrega AC da memória
0001 = Carrega AC da memória
0010 = Armazena AC na memória
0010 = Armazena AC na memória
0101= Adiciona em AC o valor da memória
0101= Adiciona em AC o valor da memória
Memória
Registradores
5 9 4 1
2 9 4 1
300
301
302
940
941
1 9 4 0
0 0 0 3
0 0 0 2
5 9 4 1
3 0 1
PC
AC
IR
0 0 0 5
Passo 4
AC Å AC + M[IR(end)]
Memória
Registradores
5 9 4 1
2 9 4 1
300
301
302
940
941
1 9 4 0
0 0 0 3
0 0 0 2
5 9 4 1
3 0 1
PC
AC
IR
IR Å M[PC]
0 0 0 3
Fluxo de execução - Exemplo
Fundamentos
Passo 5
Memória
Registradores
5 9 4 1
2 9 4 1
300
301
302
940
941
1 9 4 0
0 0 0 3
0 0 0 2
2 9 4 1
3 0 2
PC
AC
IR
Lista parcial dos códigos de operação
Lista parcial dos códigos de operação
0001 = Carrega AC da memória
0001 = Carrega AC da memória
0010 = Armazena AC na memória
0010 = Armazena AC na memória
0101= Adiciona em AC o valor da memória
0101= Adiciona em AC o valor da memória
Passo 6
IR Å M[PC]
Memória
Registradores
5 9 4 1
2 9 4 1
300
301
302
940
941
1 9 4 0
0 0 0 3
0 0 0 2
5 9 4 1
3 0 1
PC
AC
IR
0 0 0 5
M[IR(end)] Å AC
0 0 0 3
49 UFRJ – IM – DCC Prof. Antonio Carlos Gay Thomé Profa. Simone Markenson Pech