Sistemas Digitais I. Prof. Sandro Rodrigo G. Bastos

Sistemas

Digitais I

Como toda obra semelhante, esta também contém imperfeições e erros não detectados. Quem se dispuser a apontá-los, ou queira enviar críticas e sugestões, o endereço eletrônico é:

ÍNDICE

1. SISTEMAS ANALÓGICOS E DIGITAIS____________________________________ 4

2. SISTEMAS NUMÉRICOS ________________________________________________ 6

2.1. Sistema Binário __________________________________________________________ 6

2.2. Sistema Octal ____________________________________________________________ 8

2.3. Sistema Hexadecimal______________________________________________________ 9

2.4. Códigos Binários ________________________________________________________ 11

3. ÁLGEBRA DE BOOLE E PORTAS LÓGICAS ______________________________ 12

3.1. Função OU (OR) ________________________________________________________ 14

3.2. Função E (AND)_________________________________________________________ 14

3.3. Função NOU (NOR) _____________________________________________________ 14

3.4. Função NE (NAND) ______________________________________________________ 14 3.5. Função Complemento ____________________________________________________ 15 3.6. Função OU-Exclusivo ____________________________________________________ 15 3.7. Função E-Coincidência ___________________________________________________ 15 3.8. Formas Canônicas _______________________________________________________ 17

4. CIRCUITOS COMBINACIONAIS ________________________________________ 18

4.1. Mapas de “Veitch Karnaugh” _____________________________________________ 18

4.2. Problemas de Lógica Booleana_____________________________________________ 21

5. FUNÇÕES COM PORTAS NAND E NOR__________________________________ 26

6. ARITMÉTICA DIGITAL: OPERAÇÕES E CIRCUITOS______________________ 31

6.1. Adição Binária __________________________________________________________ 31

6.2. Sistema Complemento de 2 ________________________________________________ 31

6.3. Adição no Sistema Complemento de 2_______________________________________ 32

6.4. Subtração no Sistema Complemento de 2 ____________________________________ 33

6.5. Multiplicação de Números Binários_________________________________________ 33

6.6. Divisão Binária__________________________________________________________ 33

7. CIRCUITOS ARITMÉTICOS ____________________________________________ 35

8. FAMÍLIAS LÓGICAS DE CIRCUITOS INTEGRADOS ______________________ 41

8.1. A Família Lógica TTL (Transistor Transistor Logic) __________________________ 43

8.2. A Família Lógica MOS (Metal Oxide Semiconductor) _________________________ 51

9. ANEXO 1: LABORATÓRIOS __________________________________________ 60

10.

ANEXO 2: PINAGEM DE CIRCUITOS INTEGRADOS ____________________ 80

11.

BIBLIOGRAFIA _____________________________________________________ 81

1. SISTEMAS ANALÓGICOS E DIGITAIS

Costuma-se dividir a Eletrônica em duas áreas: Eletrônica Analógica e Eletrônica Digital. Uma maneira bem simples para se entender o conceito das palavras Analógico e Digital, é compararmos uma rampa com uma escada. Ao analisarmos a rampa, percebemos que uma pessoa poderá ocupar cada uma das infinitas posições existentes entre o início e o fim. No caso da escada, a pessoa poderá estar em apenas um dos seus degraus. Sendo assim, podemos dizer que a rampa pode representar um sistema analógico, enquanto que a escada pode representar um sistema digital.

Enquanto no voltímetro analógico o ponteiro pode ocupar infinitas posições entre o maior e menor valor da escala, no voltímetro digital os valores mostrados no display são discretos, isto é, existe um número finito de valores entre o maior e o menor valor da escala. Outro exemplo pode ser encontrado no ajuste de volume de um televisor. Ajustando o volume do televisor através de um botão conectado a um potenciômetro, teremos infinitas posições para escolher dentro da escala permitida. Porém, no controle remoto observamos que a intensidade do som muda em pequenos saltos e, em alguns modelos, aparece no vídeo o valor selecionado em uma escala previamente definida. Podemos dizer então que o "botão de volume" do televisor é uma entrada analógica, e que o ajuste de volume no controle remoto representa uma entrada digital.

Podemos concluir que a Eletrônica Analógica processa sinais com funções contínuas e a Eletrônica Digital processa sinais com funções discretas.

Vantagens das Técnicas Digitais

O grande crescimento da eletrônica está relacionado com o uso de técnicas digitais para implementar funções que eram realizadas usando-se os métodos analógicos. Os principais motivos da migração para a tecnologia digital são:

Limitações das Técnicas Digitais

Na verdade, há apenas uma grande desvantagem ao se utilizar as técnicas digitais: O mundo é quase totalmente analógico. Como exemplos temos a temperatura, a pressão, a posição, a velocidade, o nível de um líquido e a vazão. Para obter as vantagens das técnicas digitais quando tratarmos com entradas e saídas analógicas, três passos devem ser seguidos:

1- Converter as entradas analógicas do mundo real para o formato digital. 2- Realizar o processamento da informação digital.

3- Converter as saídas digitais de volta ao formato analógico.

A figura abaixo mostra um diagrama de um sistema de controle de temperatura típico. Conforme o diagrama, a temperatura analógica é medida e o valor medido é em seguida convertido para digital. A informação digital é processada e convertida de volta para o formato analógico. Essa saída alimenta um controlador que comanda alguma ação para o ajuste da temperatura.

Conversor analógico/digital (ADC) Dispositivo de medição (sensor) Analógico Processamento Digital Digital Conversor digital/analógico (DAC) Controlador Analógico Digital Ajuste de Temperatura Temperatura Analógica

Para simplificar ainda mais o processamento de sinais digitais, utiliza-se a técnica de numeração binária, que usa apenas dois símbolos para a representação de números. Se enumerarmos esses valores usando a numeração binária, teremos um Conjunto Universo com apenas dois elementos distintos para representarmos os sinais desejados. Isso quer dizer que num dispositivo digital eletrônico teremos o processamento de elementos que se apresentam em apenas dois valores. A esses conjuntos dá-se o nome de BITs (BInary DigiT) e BYTES (conjunto de 8 bits).

Ao se trabalhar com sistemas binários, utilizamos abreviações para certas potências de dois, como detalhadas abaixo.

Número de bits Valor Abreviação

10 bits 210 = 1.024 1 Kb (kilobit) 16 bits 216 = 65.536 64 Kb

20 bits 220 = 1.048.576 1 Mb (megabit) 30 bits 230 = 1.073.741.820 1 Gb (gigabit)

O sistema de numeração binário é o mais importante sistema de numeração em sistemas digitais. Porém, outros sistemas também são muito utilizados, sendo necessário uma maneira de se converter os valores de um sistema para outro. Esse assunto será discutido no próximo capítulo.

2. SISTEMAS NUMÉRICOS

Muitos sistemas de numeração são usados na tecnologia digital. Os mais comuns são o decimal, o binário, o octal e o hexadecimal. O sistema decimal é naturalmente o sistema mais familiar para todos, uma vez que ele é uma ferramenta que utilizamos todos os dias.

Binário Octal Decimal Hexadecimal

0 0 0 0 1 1 1 1 2 2 2 3 3 3 4 4 4 5 5 5 6 6 6 7 7 7 8 8 9 9 A B C D E F

2.1.

Sistema Binário

Infelizmente, o sistema decimal não se presta para ser implementado satisfatoriamente em sistemas digitais. Por exemplo, é difícil projetar um equipamento eletrônico que possa trabalhar com 10 níveis diferentes de tensão (um para cada algarismo decimal, do 0 ao 9). Por outro lado, é fácil implementar circuitos eletrônicos simples e precisos que operam somente com dois níveis de tensão. Por esta razão, quase todos os sistemas digitais usam o sistema de numeração binário (base 2), embora outros sistemas de numeração às vezes sejam usados em conjunção com o sistema binário.

O sistema de numeração binário é um sistema posicional em que cada dígito binário (bit) tem um certo peso de acordo com sua posição.

Exemplo: Transformar o número binário 10110 em decimal.

D = 1.24 + 0.23 + 1.22 + 1.21 + 0.20 = 16 + 0 + 4 + 2 + 0 = 22

2º Método: Existe uma maneira mais prática de transformar binário em decimal que é pelo método “...8-4-2-1”. O bit menos significativo corresponde ao “1”, o segundo dígito menos significativo corresponde ao “2” e assim sucessivamente. Deve-se somar apenas os números cujo termo é 1.

Exemplo: Transformar o número binário 10110 em decimal.

16 8 4 2 1

1 0 1 1 0 = 16 + 4 + 2 = 22

Conversão Decimal Binário

1º Método: Este método consiste em sucessivas divisões por 2 até se obter o quociente 0. Os restos destas divisões colocados na ordem inversa correspondem ao número binário.

Exemplo: Transformar o número decimal 45 em binário.

45 2 1 22 2 0 11 2 1 5 2 1 2 2 0 1 2 1 0 Resultado: 101101

2º Método: Basta utilizar o método “...8-4-2-1” na forma inversa.

Exemplo: Transformar o número decimal 45 em binário.

45 = 32 16 8 4 2 1

1 0 1 1 0 1

Número Fracionário: Para se mudar a parte fracionária de um número decimal, basta multiplicar sucessivamente o número fracionário pela base que se deseja passar, tomando-se como resposta a parte inteira do produto das sucessivas multiplicações, consideradas do primeiro para o último produto. O término do processo dependerá da precisão do arredondamento ou capacidade da máquina. Exemplo: Transformar o número decimal 0,42 em binário.

0,42 x 2 = 0,84 0,84 x 2 = 1,68 0,68 x 2 = 1,36 0,36 x 2 = 0,72 0,72 x 2 = 1,44 Resultado: 0,01101

2.2.

Sistema Octal

O sistema de numeração octal é muito importante no trabalho com computadores digitais. A principal vantagem é a facilidade com que conversões podem ser feitas entre números binários e octais, e vice versa..

Quando lidamos com uma grande quantidade de números binários de vários bits, é conveniente e mais eficiente escrevermos os números em octal em vez de binário.

Conversão Octal Decimal

Exemplo: Transformar o número octal 372,6 em decimal.

D = 3.82 + 7.81 + 2.80 + 6.8-1 = 192 + 56 + 2 +0,75= 250,75

Conversão Decimal Octal

Exemplo: Transformar o número decimal 266 em octal.

266 8

2 33 8

1 4 8

4 0

Resultado: 412

Exemplo: Com 4 dígitos fracionário, transformar o número decimal 0,37 em octal.

0,37 x 8 = 2,96 0,96 x 8 = 7,68 0,68 x 8 = 5,44 0,44 x 8 = 3,52

Resultado: 412

Conversão Octal Binário

Para realizar a conversão, basta transformar cada número octal no seu correspondente binário. Este método também pode ser usado na conversão binário para octal.

Octal 0 1 2 3 4 5 6 7

2.3.

Sistema Hexadecimal

O sistema de numeração hexadecimal usa a base 16. Assim, ele tem 16 símbolos possíveis, utilizando os dígitos 0 a 9 mais as letras A, B, C, D, E e F. Da mesma forma que o sistema octal, é utilizado principalmente como um método compacto para representação de números binários.

Conversão Hexadecimal Decimal

Exemplo: Transformar o número hexadecimal 2AF em decimal.

D = 2.162 + 10.161 + 15.160 = 512 + 160 + 15 = 687

Conversão Decimal Hexadecimal

Exemplo: Transformar o número decimal 423 em hexadecimal.

423 16

7 26 16

10 1 16

1 0

Resultado: 1A7

Conversão Hexadecimal Binário

Hexa 0 1 2 3 4 5 6 7 8 9 A B C D E F

Binário 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Exemplo: Transformar o número hexadecimal 9F2 em binário.

9 = 1001

F = 1111 9F2 = 1001 1111 0010 2 = 0010

Conversão Binário Hexadecimal

Exemplo: Transformar o número binário 1011 0011 1101 em hexadecimal.

1011 = B

0011 = 3 1011 0011 1101 =B3D 1101 = D

Exercício: Transforme os números abaixo para a base solicitada.

a) (1001)2 para a base octal

b) (01100110,101)2 para a base decimal c) (174)8 para a base binária

d) (036)8 para a base decimal e) (2D3,A)16 para a base decimal f) (10B)16 para a base binária g) (47)10 para a base binária h) (178)10 para a base octal

i) (110101010)2 para a base hexadecimal j) (623,82)10 para a base hexadecimal

2.4.

Códigos Binários

Se cada dígito de um número decimal é representado por seu equivalente binário, o resultado é um código chamado “Decimal Codificado em Binário” (Binary Coded Decimal). Como um dígito decimal pode assumir os valores de 0 a 9, quatro bits são necessários para codificar cada dígito. A principal vantagem do código BCD é a relativa facilidade de conversão para o decimal e vice-versa.

É importante ressaltar que um número BCD não é o mesmo que um número binário puro. O código binário puro considera o número decimal completo e o representa em binário; o código BCD converte cada dígito decimal para binário individualmente.

Outra codificação utilizada é o Código Gray, cuja principal característica reside no fato de que há apenas uma alteração de bit entre os números vizinhos. O Código Excesso de 3 tem como característica iniciar a contagem a partir do número 3 em binário.

DECIMAL BCD GRAY Exces. de 3

0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 0 1 1 0 1 0 1 3 0 0 1 1 0 0 1 0 0 1 1 0 4 0 1 0 0 0 1 1 0 0 1 1 1 5 0 1 0 1 0 1 1 1 1 0 0 0 6 0 1 1 0 0 1 0 1 1 0 0 1 7 0 1 1 1 0 1 0 0 1 0 1 0 8 1 0 0 0 1 1 0 0 1 0 1 1 9 1 0 0 1 1 1 0 1 1 1 0 0

Exercício: Converter os números abaixo em BCD, Gray e Excesso de 3.

a) (1935)10 b) (7832)10

c) (101001001010)2 Respostas:

3. ÁLGEBRA DE BOOLE E PORTAS LÓGICAS

Em 1854, George Boole (1815-1864), filósofo e matemático inglês, apresentou um trabalho intitulado “An Investigation of the Laws of Thought” que serviu como base para a teoria matemática das proposições lógicas. Em 1938, Claude Elwood Shannon, engenheiro americano, no seu trabalho “Symbolic Analysis of Relay and Switching”, aplicou a teoria de Boole na simplificação lógica de funções usadas em telefonia. Ele percebeu que as leis que governam as relações entre as proposições lógicas eram idênticas às leis válidas para dispositivos de chaveamento de dois estados. Tais dispositivos podem ter um dos seguintes estados diferentes: “ligado” ou “desligado”, voltagem “alta” ou “baixa”, “verdadeiro” ou “falso”.

A Álgebra de Boole é estruturada sobre um conjunto de três tipos de operações: OU, E e COMPLEMENTO, e pelos caracteres 0 e 1. As operações E e OU serão simbolizadas, respectivamente, por um ponto (.) e por um sinal de mais (+), enquanto que o COMPLEMENTO será representado através de uma barra colocada em cima do elemento em questão.

POSTULADOS E TEOREMAS Associativa: (X + Y) + Z = X + (Y + Z) (X . Y) . Z = X . (Y . Z) Comutativa: X + Y = Y + X X . Y = Y . X Elemento Neutro: 0 + X = X 1 . X = X Distributiva: X . (Y + Z) = (X . Y) + (X . Z) X + (Y . Z) = (X + Y) . (X + Z) Complementar: X . X = 0 X + X = 1 De Morgan: (X + Y) = (X . Y) (X . Y) = (X + Y)

A partir destes postulados e teoremas, podemos simplificar expressões booleanas como nos exemplos a seguir:

Exercício: Simplifique as expressões abaixo utilizando a Álgebra de Boole

a) H = A.B.C + B.C

b) Y = (A + B + C) + (B + C) c) S = (A + B + C) . (A + B) d) T = A.B + A.B.C + A.B.C e) F = X.Y.Z + X.Z + X.Y.Z + X.Z f) G = A.(B + B.C) + A.B + B.C.(A + C) Respostas:

Os postulados e teoremas da Álgebra de Boole permitem representar expressões da solução de um problema ou do comando de um sistema. Tais expressões podem ser executadas por um conjunto de circuitos em eletrônica digital denominados Portas Lógicas. As portas lógicas são, na verdade, a tradução dos postulados Booleanos implementados através de circuitos eletrônicos.

3.1.

Função OU (OR)

Tabela Verdade

A B F 0 0 0 0 1 1 1 0 1 1 1 1

3.2.

Função E (AND)

Tabela Verdade

A B F 0 0 0 0 1 0 1 0 0 1 1 1

3.3.

Função NOU (NOR)

Tabela Verdade

A B F 0 0 1 0 1 0 1 0 0 1 1 0 Porta OU A F B Porta E A F B Porta NOU A F B F = A + B F = A . B F = A + B

3.5.

Função Complemento

Tabela Verdade

A A 0 1 1 0

3.6.

Função OU-Exclusivo

Tabela Verdade

A B F 0 0 0 0 1 1 1 0 1 1 1 0

3.7.

Função E-Coincidência

Tabela Verdade

A B F 0 0 1 0 1 0 1 0 0 1 1 1

O uso conveniente dos diversos tipos de portas lógicas permite a implementação de um circuito com equação lógica na saída igual a da função booleana. As variáveis da função são colocadas nas entradas do circuito. A configuração final do circuito vai depender da disponibilidade de componentes e da experiência do usuário.

Exemplo: Implemente a função abaixo utilizando qualquer porta lógica de 2 entradas.

F = A.B + A.B Porta Inversora F F Porta OU EXCLUSIVO A F B Porta E Coincidência

A

F B A B F F = A F = A.B + A.B = A⊕B F = A.B + A.B = A
B

Exercício: Implemente a função abaixo utilizando qualquer tipo de porta lógica de 2 entradas.

S = A.B.C + B.C + A.C Resposta:

Exercício: Determine a função que representa o circuito lógico abaixo:

Resposta:

Exercício: Determine a função que representa o circuito lógico abaixo:

A B C D F A B C F

3.8.

Formas Canônicas

A lógica estruturada é baseada na capacidade de escrever equações booleanas de maneira que ela utilize vários tipos de formas regulares e repetidas. Dois tipos de formas estruturadas são especialmente úteis em um projeto lógico. Elas são conhecidas como “Soma de produtos” e “Produto de somas”. Uma expressão em soma de produtos consiste em efetuar operações OR sobre termos contendo operações AND. A expressão em produto de somas consiste em efetuar operações AND sobre termos contendo operações OR. Como pode ser observado, as equações podem ser determinadas pela aplicação da regra de De Morgan.

Y(ABC) = (A.B.C) + (A.B.C) + (A.B.C)  Soma de Produtos Y(ABC) = (A + B + C) . (A + B + C) . (A + B + C)  Produto de Somas

Uma equação pode estar no formato soma de produtos, mas não estruturada em sua forma canônica, ou seja, com todos os termos apresentando todas as variáveis disponíveis. A equação pode ser colocada em sua forma canônica da seguinte forma:

Y(ABC) = (A.B) + (A.B.C) + B Y(ABC) = (A.B).1 + (A.B.C) + 1.B.1

Y(ABC) = (A.B) . (C + C) + (A.B.C) + (A + A) . B . (C + C)

Y(ABC) = (A.B.C) + (A.B.C) + (A.B.C) + (A.B.C) + (A.B.C) + (A.B.C) + (A.B.C) Y(ABC) = (A.B.C) + (A.B.C) + (A.B.C) + (A.B.C)

Quando estamos trabalhando com expressões descritas em termos de soma de produtos, é conveniente introduzirmos o conceito de Mintermo. O mintermo é formado com a operação AND aplicada a todas as variáveis, em suas formas normais ou complementares. A notação com mintermos pode ser utilizada para simplificar a aparência de expressões em soma de produtos. Considere a função:

F(ABC) = A.B.C + A.B.C + A.B.C + A.B.C

Esta expressão pode ser expressa em termos de mintermos utilizando a seguinte forma, onde o símbolo de somatório (Σ) indica a operação OR aplicada aos mintermos listados dentro do parêntese.

F(ABC) = Σ (0, 3, 4, 7)

Com funções expressas no formato produto de somas, utiliza-se o conceito de Maxtermo, que consiste na operação OR aplicada a todas as variáveis, em suas formas normais ou complementares. Na função expressa em maxtermos, o símbolo de produtório (Π) indica a operação AND aplicada nos maxtermos listados.

F(ABC) = (A + B + C) . (A + B + C) . (A + B + C) F(ABC) = Π (1, 3, 7)

4. CIRCUITOS COMBINACIONAIS

Os circuitos combinacionais podem ser utilizados na implementação de solução de projetos onde a função (ou funções) de saída depende única e exclusivamente da combinação das variáveis de entrada. Na resolução de um projeto, identifica-se quem são as variáveis de entrada e a(s) função(ões) de saída. Na análise, monta-se a Tabela Verdade, onde o número de combinações é dado por :

Onde “n” é a quantidade de variáveis de entrada.

Após o levantamento da Tabela Verdade, deve-se otimizar a função através da simplificação, que pode ser feita através dos postulados da Álgebra de Boole e/ou através dos mapas de “Veitch Karnaugh”. A partir da função simplificada implementa-se o circuito lógico.

4.1.

Mapas de “Veitch Karnaugh”

Este método consiste em se fazer a minimização de uma função lógica. O mapa de Karnaugh contém os mesmo elementos que uma Tabela Verdade comum, porém com uma distribuição diferente.

A seguir, apresentamos as regras para minimização de funções usando mapas de Karnaugh: - Escrever a função no Mapa de Karnaugh;

- Reunir o maior número possível de células com “1”, de forma simétrica, sendo que o número total de células deve ser 2n (1,2,4,8,16,32...). As células devem ser adjacentes entre si;

- Enquanto existirem células com “1” não pertencentes a nenhum dos grupos formados, devemos repetir o procedimento anterior para a formação de novos grupos;

- Obter, através da “Soma de Produtos”, a função resultante da simplificação; cada grupamento de “1” irá representar um produto dentro da Soma. A identificação do produto será dada pelas variáveis que permaneceram constantes para o grupamento.

OBS: Duas células dentro do mapa de Karnaugh serão adjacentes, se de uma célula para outra somente uma variável de identificação mudar de estado.

Exemplo: Minimize a função abaixo utilizando Karnaugh.

F = A.B.C + A.B + A.B.C + A.B.C

A Tabela Verdade que representa a função é:

A B C F 0 0 0 0 n

s

combinaçõe

N

º

=

2

Utilizando as regras de minimização temos:

Temos dois grupos de células, cuja função minimizada será:

F = A.B + A.B = A⊕⊕⊕⊕B

A função minimizada ficou muito menor que a original, economizando portas lógicas caso fosse implementado o circuito digital. Podemos aplicar essa regra para 2, 3, 4, 5, ... variáveis de entrada. Abaixo temos mapas de Karnaugh de diversos tamanhos, cujas regras de minimização podem ser seguidas como no exemplo anterior.

A B 0 1 0 1 Mapa de 2 variáveis A B C D 00 01 11 10 00 01 11 10 Mapa de 4 variáveis

Muitas vezes uma determinada situação pode promover irrelevâncias (don’t care), ou seja, tanto faz “1” como “0”. Já que a irrelevância pode assumir qualquer valor, podemos adaptá-la para “1” ou para “0” conforme a conveniência do mapa de Karnaugh para resultar numa minimização máxima. As irrelevâncias serão escritas como “X”.

Analisando o mapa de Karnaugh abaixo, verificamos que algumas irrelevâncias foram utilizadas para a minimização.

A B C D 00 01 11 10 00 1 1 0 1 01 1 X X 0 11 0 X 1 1 10 1 0 0 X

Observe que duas das irrelevâncias (X) foram utilizadas com valor “0” e as outras duas com valor igual a “1”. Minimizando segundo os enlaces de Karnaugh, temos:

A B C 00 01 11 10 0 1 Mapa de 3 variáveis A B C D E 000 001 011 010 110 111 101 100 00 01 11 10 Mapa de 5 variáveis A B C 00 01 11 10 0 0 1 0 1 1 0 1 0 1

F = B.D + A.C + A.C.D

Verifique que se não pegarmos as irrelevâncias para compor os grupos, a função resultante será muito maior que a encontrada.

Exercício: Minimize através de Karnaugh e implemente o circuito lógico utilizando apenas portas lógicas de duas entradas.

a) F = Σ (1, 2, 3, 5, 6, 7) Resposta: b) A B C 00 01 11 10 0 X 1 1 1 1 1 0 0 X Resposta:

c) F = A.B.D + B.C.D + A.D + A.B.C.D + A.B.C + A.B.D + A.C.D Resposta:

d) A B C D 00 01 11 10 00 1 0 0 X 01 0 0 X 0 11 1 1 X 1 10 1 0 0 1 Resposta:

e) F = B.C.D.E + A.B.D.E + A.B.C.D.E + B.D.E + A.B.C.E + A.B.C.D.E + A.B.D.E + B.C.D.E Resposta:

4.2.

Problemas de Lógica Booleana

Dado uma certa situação lógica, pode-se implementar um circuito que satisfaça tal problema. Para isso, basta seguir a seguinte seqüência de operação:

- Construa a Tabela Verdade a partir da função booleana; - Construa o Mapa de Karnaugh;

- Obtenha as equações minimizadas;

- Implemente o circuito lógico que satisfaça o problema

Exercício: Um comitê consiste de um presidente, um diretor financeiro, um secretário e um tesoureiro. Uma moção só é aprovada se recebe a maioria dos votos ou o voto do presidente mais o de um outro membro. Cada membro aperta um botão para indicar a aprovação da moção. Projete um circuito de chaveamento controlado por botões, sendo que quando a moção for aprovada toque uma campainha.

Exercício: Determine a Tabela Verdade e as equações minimizadas por Karnaugh de um circuito combinacional capaz de implementar os leds de um display de 7 segmentos, para que acenda os números listados abaixo.

a b c d e f _g Resposta:

Exercício: Um produto químico está armazenado em dois diferentes tanques. Cada tanque tem um sensor de nível e um sensor de temperatura, que funcionam da seguinte maneira:

- Sensores de Nível (N1 e N2): Apresentam nível lógico "1" quando o nível do produto cai abaixo de um ponto específico.

- Sensores de Temperatura (T1 e T2): Apresentam nível lógico "1" quando a temperatura está acima de 100 ºC.

Projete um circuito que indique através de um alarme (disparado em nível lógico "1") quando o nível dos dois tanques estiverem abaixo do especificado OU quando a temperatura dos dois tanques estiver abaixo de 100 ºC. Determine:

a) Tabela-Verdade b) Mapa de Karnaugh

c) Circuito implementado com qualquer porta lógica de 2 entradas Resposta:

Exercício: Implemente o circuito combinacional mínimo de um decodificador BCD para Gray, utilizando qualquer porta lógica de no máximo duas entradas.

5. FUNÇÕES COM PORTAS NAND E NOR

Podemos implementar qualquer função booleana utilizando apenas portas NE’s ou somente portas NOU’s. A principal vantagem está no fato de se utilizar apenas um tipo de CI (Circuito Integrado) para implementar uma função onde seria necessário a utilização de diversas portas lógicas diferentes. Com isso é possível otimizar o circuito, diminuindo as dimensões e custo final do projeto.

Devemos substituir cada produto, soma ou complemento, pelo circuito equivalente com esse tipo de portas. Para facilitar o entendimento do método de transformação, vamos partir para exemplos. Verifique a função abaixo:

F = A.B + A.(B + C)

É importante notar que para implementar um circuito lógico que atenda a função acima, seria necessário 2 portas AND, 2 portas Inversoras, 2 portas NOR e 1 porta OR. Em termos de Circuitos Integrados seriam necessários um CI para as portas AND, um CI para as Inversoras, um CI para a porta NOR e outro CI para a porta OR, resultando num total de 4 Circuitos Integrados.

Vamos agora implementar a função através somente de portas NE’s com o objetivo de diminuir o número de circuitos integrados. Para isso, a expressão algébrica da função deve ser manipulada para a obtenção de uma função onde a operação OU não esteja presente. Isto é possível se usarmos convenientemente o Teorema de De Morgan, conforme os passos a seguir:

1 – Complemento da função F

Vamos aplicar aqui 2 complementos em toda a expressão F, do lado direito e esquerdo do sinal para que não se modifique a expressão. Perceba que, ao invertermos a função 2 vezes também não modificamos a expressão.

F = A.B + A.(B + C) 2 – Aplicação de De Morgan

Objetivando excluir todas as operações OU da função, aplicamos convenientemente o Teorema de De Morgan. Observe que nossa intenção é transformar toda a função em produtos para que se possa implementá-la somente através de portas NE’s.

F = A.B + A.(B.C)

O CI 7400 comporta quatro portas NE’s de duas entradas, portanto bastariam dois destes CI’s para implementar esta função, em vez de quatro CI’s conforme implementado anteriormente antes das transformações em portas NE’s.

Verifique nos exercícios a seguir que, durante o procedimento de transformação para portas NE’s, pode surgir a necessidade de transformar novamente a função em “soma de termos” para depois retornar em “produto de termos”. Isto pode ser necessário para que se encontre uma função menor. Exercício: Dadas as funções abaixo, transforme-as em produto de termos e em seguida implemente o circuito lógico composto apenas de portas NE’s de duas entradas.

a) F = (A + B) . (C + D) Resposta: b) F = A + B Resposta: c) F = A + B + C Resposta:

d) A.C + B.(A + D) Resposta:

Exercício: Minimize a função abaixo utilizando Karnaugh e depois implemente o circuito lógico apenas com portas NE’s de duas entradas.

F = A.B.D + A.B.C.D + B.C.D + A.B.C + A.B.C Resposta:

F = A.B + A.(B + C)

F = A.B . A.(B + C)

F = (A + B) . (A + B + C)

F = (A + B) + (A + B + C)

3 - Implementando a função através de portas NOU’s de 2 entradas

Exercícios: Dadas as funções abaixo, transforme-as em soma de termos e em seguida implemente o circuito lógico composto apenas de portas NOU’s de duas entradas.

a) F = A.(C + B.D) Resposta: b) F = B.(A.B + C) Resposta: A B F C

Exercício: Minimize a função abaixo por Karnaugh e depois implemente o circuito lógico utilizando apenas portas NOU’S de duas entradas.

F = A.B.C + A.C + A.B.C + A.B.C Resposta:

6. ARITMÉTICA DIGITAL: OPERAÇÕES E CIRCUITOS

Primeiramente veremos como as diversas operações aritméticas são feitas com números binários, e depois estudaremos os circuitos lógicos que realizam estas operações em um sistema digital.

6.1.

Adição Binária

A adição de dois números binários é realizada da mesma forma que a adição de números decimais. A única diferença está que, no sistema binário, apenas quatro situações podem ocorrer na soma de dois dígitos (bits), qualquer que seja a posição:

0 + 0 = 0 1 + 0 = 1

1 + 1 = 10 = 0 + carry 1 para a próxima posição 1 + 1 + 1 = 11 = 1 + carry 1 para a próxima posição Exercícios: Some os seguintes números binários.

a) 10110 + 00111 b) 10001111 + 10010010 c) 11,011 + 10,110 Resposta:

6.2.

Sistema Complemento de 2

Geralmente, um número binário negativo é escrito na forma “Complemento de 2”, que é definido como:

Exemplo: Transforme o número 1111, que está em complemento de dois, para o seu equivalente decimal.

a = -1.23 + (1.22 + 1.21 + 1.20) a = -8 + (4 + 2 + 1) = -8 + 7

a = -1

O complemento de 2 de um número binário é formado tomando-se o complemento do número e adicionando-se 1 na posição do bit menos significativo. O processo é ilustrado a seguir para (101101)2 = (45)10. − = ⋅ + ⋅ − = 1 0 n k k k n n b a b a a

1 0 1 1 0 1 Equivalente binário de 45

0 1 0 0 1 0 Complementa-se cada bit para formar o complemento de 1 + 1 Adiciona-se 1 para formar o complemento de 2

0 1 0 0 1 1

Para finalizar, basta acrescentar um bit 1 no número encontrado: 1 0 1 0 0 1 1 = (-45)10

6.3.

Adição no Sistema Complemento de 2

Caso 1 – Dois Números Positivos: A adição de dois números positivos é bastante direta. Considere a adição de +9 e +4.

+9 = 1 0 0 1 +4 = 1 0 0

Para números positivos, deve-se igualar o número de casas acrescentando bits 0. 1 0 0 1 +9

0 1 0 0 +4 1 1 0 1 +13

Caso 2 – Um número Positivo e um Outro Menor e Negativo: Considere a adição de +9 e –4. Lembre-se que –4 estará representado em complemento de 2.

+9 = 1 0 0 1 –4 = 1 1 0 0

1 0 0 1 +9 1 1 0 0 –4 1 0 1 0 1 +5

Caso 3 – Um número Positivo e um Outro Maior e Negativo: Considere a adição de –9 e +4.

–9 = 1 0 1 1 1 +4 = 1 0 0

1 0 1 1 1 –9 0 0 1 0 0 +4

6.4.

Subtração no Sistema Complemento de 2

A operação de subtração usando o sistema de complemento de 2, na verdade, envolve uma operação de adição.

6.5.

Multiplicação de Números Binários

A multiplicação de números binários é feita do mesmo modo que a multiplicação de números decimais. O procedimento, na verdade, é mais simples, uma vez que os dígitos multiplicadores podem ser apenas 0 ou 1. O exemplo seguinte ilustra este procedimento para números binários sem sinal.

1 0 0 1 +9 1 0 1 1 +11 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 1 1 1 0 0 0 1 1 +99

Caso um número esteja em complemento de 2, deve-se primeiro convertê-lo para o seu equivalente em binário positivo. Assim, é possível efetuar a multiplicação como no caso acima. Evidente que o resultado deve ser convertido para binário negativo, usando o complemento de 2.

6.6.

Divisão Binária

O processo para dividir números binários é o mesmo que é utilizado para números decimais. Para ilustrar, segue um exemplo onde iremos dividir (9)10 por (3)10.

+9 = 1 0 0 1 +3 = 1 1 1 0 0 1 1 1 1 1 1 1 (3)10 0 0 1 1 1 1 0

A divisão de números com sinal é tratada do mesmo modo que na multiplicação. Exercício: Sendo A = 50 e B = 10, efetue as operações solicitadas.

a) A + B b) A – B c) – A + B d) – A – B e) A * B f) A / B Resposta:

7. CIRCUITOS ARITMÉTICOS

As operações aritméticas são realizadas na Unidade Lógica e Aritmética (ULA) de um computador, onde portas lógicas são combinadas de tal forma que seja possível somar, subtrair, multiplicar e dividir números binários.

Estudaremos agora algumas células que compõem uma ULA, capazes de efetuar as operações aritméticas discutidas anteriormente.

Célula Meio-Somador

Seja uma célula com duas entradas e duas saídas, cuja operação é definida por F = A + B. 1º Etapa: Montar a Tabela Verdade.

A B Operação Decimal A + B Vi S

0 0

0 1

1 0

1 1

2º Etapa: Encontrar as equações minimizadas através dos Mapas de Karnaugh.

3º Etapa: Implementar as funções através de Portas Lógicas.

A B

S Vi

Célula Somador Completo

A célula anterior nos permitia efetuar a soma de dois números com apenas 1 bit. Para somar dois números formados por uma quantidade maior de bits, por exemplo um byte, podemos fazer uma associação de várias células do tipo somador completo. Abaixo temos um exemplo de um somador de 4 bits:

B4 A4 B3 A3 B2 A2 B1 A1

S4 S3 S2 S1

A operação de uma célula Somador Completo é definida por: F = A + B + Vi. 1º Etapa: Montar a Tabela Verdade.

A B Vi Oper. Decimal A + B + Vi Vi+1 S

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

2º Etapa: Encontrar as equações minimizadas através dos Mapas de Karnaugh. Vi

+

Vi+1 Vi

+

Vi+1 Vi

+

Vi+1 Vi

+

Vi+1

3º Etapa: Implementar as funções através de Portas Lógicas.

Célula Subtratora

Seja uma célula de três entradas e duas saídas, cuja operação é definida por F = A – B – Vi. 1º Etapa: Montar a Tabela Verdade.

A B Vi Oper. Decimal A – B – Vi Vi+1 S

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

2º Etapa: Encontrar as equações minimizadas através dos Mapas de Karnaugh. A

B

S

3º Etapa: Implementar as funções através de Portas Lógicas.

Exercício: Projete uma célula "Sinal da Adição", cuja operação decimal é: - A - B + Vi. Resposta:

A B

S

Exercício: Projete uma célula "Sinal da Subtração", cuja operação decimal é: - A + B - Vi. Resposta:

Exercício: Projete uma célula Somador Completo / Subtratora, onde uma variável de controle X irá determinar o modo de funcionamento:

Se X = 0 Célula Somador Completo Se X = 1 Célula Subtratora

8. FAMÍLIAS LÓGICAS DE CIRCUITOS INTEGRADOS

Embora existam muitos fabricantes de CIs (Circuitos Integrados), a maior parte da nomenclatura e terminologia é razoavelmente padronizada. Os termos mais úteis são definidos a seguir:

VIH(min) – Tensão Mínima de Entrada em Nível Alto

VIL(máx) – Tensão Máxima de Entrada em Nível Baixo

VOH(min) – Tensão Mínima de Saída em Nível Alto

VOL(máx) – Tensão Máxima de Saída em Nível Baixo

IIH – Corrente de Entrada em Nível Alto

IIL – Corrente de Entrada em Nível Baixo

IOH – Corrente de Saída em Nível Alto

IOL – Corrente de Saída em Nível Baixo

Níveis de Tensão: Circuitos lógicos só trabalharão confiavelmente com níveis de tensão especificados pelos fabricantes, ou seja, as tensões devem ser menores que VIL(max) e maiores que VIH(min) – fora da faixa de indeterminação – e com alimentação adequada.

Vs

Fan – In: Número que expressa a quantidade de entradas de uma porta lógica

Fan – Out: Número que expressa a quantidade máxima de blocos da mesma família, que poderá ser conectada à saída de um único bloco lógico. Na família TTL o fan-out é em torno de dez (10) para a maioria das portas

Potência: Como todo circuito elétrico, um circuito lógico consome uma certa quantidade de potência. Essa potência é fornecida por fontes de alimentação e esse consumo deve ser levado em consideração em um sistema digital.

Se um circuito integrado consome menos potência poderemos ter uma fonte de menor capacidade e com isso reduziremos os custos do projeto.

Nível 1

Indeterminado

Nível 0

IOL IIL IOH IIH

Tempo de Comutação (tc): Tempo necessário para que a saída de um circuito lógico mude de estado.

Vs

tc tc

Tempo de Atraso (tatraso): Tempo que a saída leva para “responder” a uma mudança de estado na

entrada. V entrada t V saída t t atraso

Velocidade x Potência: Um circuito digital ideal é aquele que possui o menor consumo de potência e o menor atraso de propagação. Em outras palavras, o produto de velocidade e potência deve ser o menor possível. Nível 1 Nível 0 Nível 1 Nível 0 Nível 1 Nível 0

A absorção de corrente é mostrada na segunda parte da figura. Quando a saída da porta lógica 1 está em BAIXO, ela absorve uma corrente IIL pela entrada da porta lógica 2.

8.1.

A Família Lógica TTL (Transistor Transistor Logic)

O circuito lógico básico TTL é a porta NAND. Seu diagrama de circuito mostrado a seguir permite que a saída forneça 0 ou 1 de acordo com a combinação das duas entradas. Este circuito está na configuração Totem-Pole, que impede que os dois transistores T3 e T4 conduzam juntos

.

V

CC R1 R2 R4 T3 T1 A T2 D1 B VS T4 R3

Estando A ou B com nível zero, T1 estará saturado levando T2 ao corte, e consequentemente T4. O potencial na base de T3 é suficiente para saturá-lo, enviando na saída nível lógico um. A tensão de saída será VCC – (VR4 + VCE sat T3 + VD1). A corrente sai para fora da porta através de D1.

Se A e B estiverem com nível 1, haverá no transistor T1 uma condução de base para coletor, saturando T2 e consequentemente T4, ficando a saída com VCE sat T4 ≅ 0,3  nível zero. O potencial

VCE sat T2 levará T3 ao corte e D1 também não conduzirá. A corrente fluirá da carga para o interior da porta, via coletor-emissor de T4.

TTL Padrão - Código 74XX

Existem duas séries TTL padrão diferenciadas pela faixa de tensão de alimentação e temperatura: a série 74 e a série 54. A série 74 utiliza alimentação entre 4,75 V e 5,25 V e opera entre 0º a 70º C. A série 54 utiliza alimentação entre 4,5 V e 5,5 V e opera entre -55º a 125º C.

Existe uma margem de segurança de uma saída para a entrada, chamada de margem de ruído, que é dado por: VIL(max) - VOL(max) = 0,8V - 0,4V = 0,4 V. A margem de ruído também poder ser dada por: VOH(min) - VIH(min) = 2,4V - 2,0V = 0,4 V.

As tensões máximas de trabalho de um TTL padrão não devem ultrapassar 5,5 V. Uma tensão maior de 5,5 V aplicada a um emissor de entrada pode causar dano na junção B-E de T1. Tensões menores que –0,5 V também podem danificar o componente.

A série TTL padrão fornece uma grande variedade de portas lógicas, porém raramente são utilizados em novos projetos devido à melhor performance das novas séries TTL. Essas outras séries, conhecidas como sub-famílias, fornecem uma ampla faixa de capacidades de velocidade e potência. TTL Low Power – Código 74LXX e TTL High Speed - Código 74HXX

Estas séries são versões TTL para baixa potência (74L) e alta velocidade (74H). A primeira consumia 1 mW e tinha um tempo de atraso de propagação de 33 ns e a segunda consumia 23 mW, com um tempo de atraso de propagação de 6 ns.

Não são mais fabricadas atualmente. TTL Schottky – Código 74SXX

Esta série utiliza diodos Schottky entre a base e o coletor dos seus transistores, evitando que eles trabalhem saturados. Com isso o tempo de resposta do circuito é mais rápido. Por exemplo, a porta NAND 74S00 tem um atraso médio de 3 ns, mas um consumo de potência de 20 mW.

TTL Low Power Schottky – Código 74LSXX

A série 74LS é uma versão de menor potência e menor velocidade da série 74S. Ela utiliza a combinação transistor/diodo Schottky, mas com valores maiores de resistores de polarização, o que diminui o consumo.

Uma porta NAND 74LS tem um atraso típico de propagação de 9,5 ns e dissipação média de potência de 2 mW.

Na tabela temos uma comparação entre os tipos TTL vistos:

Índices de performance

74

74S

74LS

74AS 74ALS

74F

Atraso de propagação (ns)

9

3

9,5

1,7

4

3

Dissipação de potência (mW)

10

20

2

8

1,2

6

Produto velocidade-potência (pJ)

90

60

19

13,6

4,8

18

Taxa máxima de clock (MHz)

35

125

45

200

70

100

Fan-out (mesma série)

10

20

20

40

20

33

Parâmetros de tensão

74

74S

74LS

74AS 74ALS

74F

V

OH

(min)

2,4

2,7

2,7

2,5

2,5

2,5

V

OL

(max)

0,4

0,5

0,5

0,5

0,4

0,5

V

IH

(min)

2,0

2,0

2,0

2,0

2,0

2,0

V

IL

(max)

0,8

0,8

0,8

0,8

0,8

0,8

Entradas Desconectadas (Flutuando)

Entradas desconectadas (abertas) em circuitos TTL se comportam como se o nível lógico “1” fosse aplicado à essa entrada. Embora a lógica esteja correta, entradas desconectadas se comportam como captadoras de ruídos, fazendo com que o circuito lógico não trabalhe corretamente.

A figura abaixo mostra três maneiras de tratar entradas lógicas não utilizadas:

Encapsulamento de Circuito Integrados

Circuito TTL em Totem-Pole

Dispositivos com saídas em totem-pole têm maior velocidade de chaveamento e gastam menor potência no circuito. Porém, as saídas totem-pole não podem ser ligadas juntas, pois o fluxo de corrente dentro dos dispositivos podem causar um superaquecimento dos mesmos. Como solução para esse problema, é possível colocar resistores no ponto de ligação entre os CIs, conforme mostrado na figura abaixo.

V

CC

V

CC saída A B

alternativa para ligar duas saídas ao mesmo ponto.

Circuito TTL em Coletor Aberto (Open Colector)

VCC

REXT

Alguns circuitos TTL são projetados com saídas coletor aberto. Nesta configuração, a saída é no transistor T4, que está aberto (desconectado), Para operação adequada, um resistor pull-up externo deve ser conectado. O valor desse resistor é usualmente escolhido como 10K .

Os dispositivos em coletor aberto apresentam uma velocidade de chaveamento bem menor do que aqueles com saída totem-pole. Em contrapartida, eles podem ter suas saídas conectadas juntas de modo seguro, conforme mostrado na figura. Esta conexão é denominado “Wired And” ou “Função E no Fio”.

VCC

S1 S S2

Simbologia para Portas Lógicas em Coletor Aberto

Circuito TTL Totem-Pole em Tri-State (Terceiro Estado)

Esta configuração possui a operação de alta velocidade do arranjo totem-pole, enquanto permite que as saídas sejam conectadas juntas. Permite três estados de saída possíveis: Alto, Baixo e Alta Impedância (Hi-Z). Quando um terminal está em Alta Impedância, é como se ele estivesse desconectado do resto do circuito, com uma resistência de vários megaohms em relação a terra e Vcc.

Os CIs Tri-State tem uma outra entrada que permite selecionar o modo de funcionamento do dispositivo.

A

S

B

X X T1 T2 S 0 satur. corte 0 0 corte satur. 1

Vcc

T2

S

T1

X

Exercício: Quantas portas NAND 74ALS20 podem ser acionadas pela saída de uma outra 74ALS20 ? Características: - IOH(max) = 400 µA - IOL(max) = 8 mA - IIH(max) = 20 µA - IIL(max) = 0,1 mA Resposta:

Exercício: Dado as características de corrente, quantas entradas TTL LS uma saída Standard pode alimentar ? TTL STANDARD LS IIL 1,6 mA 0,36 mA IIH 40 µA 10 µA IOL 16 mA 8 µA IOH 300 µA 400 µA Resposta:

Exercício: Implementar a função Y = A.B . C.D . E.F com portas NE de duas

entradas, utilizando

saída convencional (totem pole) e open colector.

Exercício: Uma porta lógica tem as seguintes especificações: VIH(min) = 2 V VIL(max) = 0,8 V VOH(min) = 2,7 V VOL(max) = 0,4 V tPLH(ns) = 20 ns tPHL(ns) = 20 ns

As seguintes formas de onda foram injetadas nesta porta. Verifique se a porta lógica pode responder à essas formas de onda.

Resposta:

8.2.

A Família Lógica MOS (Metal Oxide Semiconductor)

A maioria dos circuitos digitais MOS (metal oxide semiconductor – semicondutor com óxido metálico) é constituída de transistores de efeito de campo (MOSFET). Eles são menores, consomem pouco e são mais fáceis de fabricar.

Dispositivos MOS podem conter um número maior de elementos de circuitos em um único encapsulamento do que os circuitos integrados bipolares. A grande desvantagem dessa tecnologia é sua susceptibilidade a danos provocados por eletricidade estática.

O MOSFET

Circuitos Digitais com MOSFETs

Os circuitos digitais que utilizam MOSFETs podem ser divididos em três categorias: P-MOS, que utiliza MOSFETs com canal-P; N-MOS, que utiliza MOSFETs com canal-N; e CMOS (MOS Complementar) que utiliza ambos. Os circuitos P-MOS não são mais encontrados.

- Inversor N-MOS

O circuito anterior mostra dois MOSFETs canal-N. O transistor Q1 é chamado MOSFET de carga e Q2 é chamado de MOSFET de comutação. O transistor Q1 está sempre conduzindo e funciona como se fosse um resistor de carga.

- NAND N-MOS e NOR N-MOS

A figura abaixo mostra os circuitos básicos das portas NAND N-MOS e NOR N-MOS:

Características da Lógica MOS

Se comparadas com famílias lógicas bipolares, as famílias lógicas N-MOS e P-MOS têm velocidade de operação menor, necessitam de menor potência, têm uma margem de ruído melhor, possuem uma faixa maior para a tensão de alimentação, um fan-out maior e menos espaço de área no chip.

- Velocidade de Operação

O atraso de propagação típico de uma porta NAND N-MOS é de 50 ns. A resistência de saída alta no estado ALTO e capacitâncias parasitas de entrada contribuem para aumentar esse atraso.

- Complexidade do Processo de Fabricação

A família lógica MOS possui um processo de fabricação bem mais simples do que a família TTL porque utiliza apenas MOSFETs.

- Sensibilidade à Eletricidade Estática

A família lógica MOS é bastante susceptíveis a danos causados por eletricidade estática. Uma descarga eletrostática supera a capacidade de isolamento elétrico da camada de óxido danificando permanentemente o dispositivo.

Lógica MOS Complementar

A família lógica MOS Complementar (CMOS) utiliza MOSFETs tanto de canal-P quanto de canal-N. Isso torna o CMOS mais rápido e com menor consumo de potência em comparação com as outras famílias MOS. Em contrapartida, os circuitos integrados CMOS têm maior grau de complexidade para a fabricação e menor densidade de integração (ocupam maior área de chip).

- Inversor CMOS

O circuito básico do INVERSOR CMOS é mostrado na figura abaixo:

Características da Série CMOS

- Série 4000/14000

A série 4000 e a série 14000 são equivalentes. Os circuitos integrados dessas duas séries têm um consumo muito baixo e podem operar de 3 a 15 V. São muito lentos quando comparados com TTL e possuem corrente de saída muito baixa.

- Série 74C

Série CMOS compatível pino a pino e funcionalmente equivalente a componentes TTL. Quanto à performance, a série 74C possui quase todas as características da série 4000.

- 74HC/HCT (High Speed CMOS – CMOS de Alta Velocidade)

Versão aperfeiçoada da série 74C. Possui maior velocidade e maior capacidade de corrente. Componentes das séries 74HC e 74HCT são compatíveis pino a pino com componentes da série TTL. A série 74HC não é eletricamente compatível com TTL.

- 74AC/ACT (CMOS Avançado)

Esta série apresenta uma melhoria no que se refere a imunidade a ruído, atraso de propagação e máxima freqüência de clock. Não são compatíveis pino a pino com TTL.

- 74AHC (Advanced High-Speed CMOS – CMOS Avançado de Alta Velocidade)

Esta é a mais recente série utilizada em aplicações de alta velocidade, baixo consumo e baixa capacidade de acionamento.

- Tensão de Alimentação

As séries 4000/14000 e 74C podem operar com VDD de 3 a 15 V. As séries 74HC/HCT e 74AC/ACT podem operar com VDD de 2 a 6 V.

- Níveis de Tensão Lógicos Parâmetro

VIH(min) VIL(max) VOH(min) VOL(max) VNH VNL

4000B 3,5 1,5 4,95 0,05 1,45 1,45 74HC 3,5 1,0 4,9 0,1 1,4 0,9 74HCT 2,0 0,8 4,9 0,1 2,9 0,7 74AC 3,5 1,5 4,9 0,1 1,4 1,4 74ACT 2,0 0,8 4,9 0,1 2,9 0,7 74AHC 3,85 1,65 4,4 0,44 0,55 1,21 CMOS 74AHCT 2,0 0,8 3,15 0,1 1,15 0,7 74 2,0 0,8 2,4 0,4 0,4 0,4 74LS 2,0 0,8 2,7 0,5 0,7 0,3 74AS 2,0 0,8 2,7 0,5 0,7 0,3 TTL

Quando uma saída CMOS comuta de BAIXO para ALTO, uma corrente transiente deve ser fornecida para a capacitância de carga. Essa capacitância corresponde a todas as capacitâncias parasitas das entradas das portas lógicas que são acionadas por esta saída.

A figura acima mostra o efeito da capacitância de carga no momento da transição da saída de um circuito CMOS.

Um outro fator é que durante as transições, por um curto período de tempo os dois transistores de saída estarão conduzindo juntos. Esse efeito também contribui para o aumento da dissipação de potência.

- Velocidade de Comutação

Os dispositivos CMOS têm maior velocidade de comutação em relação aos circuitos N-MOS e P-MOS. Isso porque a saída CMOS têm resistência menor que as saídas N-MOS e P-MOS.

Uma porta NAND da série 4000 terá tipicamente um tpd de 50 ns com VDD = 5 V, e 25 ns com VDD = 10 V.

Uma porta NAND da série 74HC/HCT tem um tpd médio em torno de 8 ns quando VDD = 5 V. Uma porta NAND 74AC/ACT tem um tpd médio em torno de 4,7 ns. Uma porta NAND 74AHC tem um tpd médio em torno de 4,3 ns.

- Entradas Não-Utilizadas

Entrada CMOS nunca devem ficar desconectadas. Elas devem ser conectadas a um nível lógico ou alguma outra entrada.

Uma entrada CMOS não conectada é susceptível a ruído e a eletricidade estática, que poderiam polarizar os MOSFETs para um estado de condução, resultando no aumento de dissipação de potência e em possível superaquecimento.

Tecnologia de Baixa Tensão

O aumento do número de componentes dentro dos circuitos integrados acarreta em um aumento de sua potência consumida e em problemas no material isolante entre os seus componentes internos.

Para solucionar estes problemas surgiram os circuitos integrados que utilizam a tecnologia de baixa tensão, ou seja, a tensão é menor que os 5 V:

• Série 74LVC (Low-Voltage CMOS – CMOS de Baixa Tensão) – Utiliza lógica de 3,3 V mas pode aceitar níveis lógicos de 5 V em suas entradas.

• Série 74ALVC(Advanced Low-Voltage CMOS – CMOS de Baixa Tensão Avançado) – Oferece melhor performance e trabalha apenas com lógica de 3,3 V.

• Série 74LV (Low-Voltage – Baixa Tensão) – Utiliza tecnologia CMOS mas opera somente com dispositivos de 3,3 V.

• Série 74LVT(Low-Voltage BiCMOS Technology – Tecnologia BiCMOS de Baixa Tensão) –

Oferece as mesmas características da série 74LVC (as entradas aceitam níveis lógicos de 5 V) e são eletricamente compatíveis com TTL.

LVC ALVC LV LVT Vcc (recomendado) 2,0 a 3,6 2,3 a 3,6 2,7 a 3,6 2,7 a 3,6 tPD (ns) 6,5 3 18 4 Intervalo para VIH (V) 2,0 a 6,5 2,0 a 4,6 2,0 a Vcc + 0,5 2,0 a 7 VIL (max) (V) 0,8 0,8 0,8 0,8 IOH (mA) 24 12 6 32 IOL (mA) 24 12 6 64

Interfaceamento de Circuitos Integrados

Quando utilizamos circuitos integrados de diferentes tecnologias quase sempre necessitamos de um circuito de interface. O circuito de interface está conectado entre a saída do circuito acionador e a entrada do circuito de carga. Sua função é condicionar o sinal vindo do acionador e condicioná-lo de modo a torná-lo compatível com os requisitos da carga.

Parâmetros VIH (min) VIL (max) VOH (min) VOL (max) IIH (max) IIL (max) IOH (max) IOL (max) 4000B 3,5 V 1,5 V 4,95 V 0,05 V 1 µA 1 µA 0,4 mA 0,4 mA 74HC 3,5 V 1,0 V 4,9 V 0,1 V 1 µA 1 µA 4 mA 4 mA 74HCT 2,0 V 0,8 V 4,9 V 0,1 V 1 µA 1 µA 4 mA 4 mA 74AC 3,5 V 1,5 V 4,9 V 0,1 V 1 µA 1 µA 24 mA 24 mA 74ACT 2,0 V 0,8 V 4,9 V 0,1 V 1 µA 1 µA 24 mA 24 mA 74AHC 3,85 V 1,65 V 4,4 V 0,44 V 1 µA 1 µA 8 mA 8 mA CMOS 74AHCT 2,0 V 0,8 V 3,15 V 0,1 V 1 µA 1 µA 8 mA 8 mA 74 2,0 V 0,8 V 2,4 V 0,4 V 40 µA 1,6 mA 0,4 mA 16 mA 74LS 2,0 V 0,8 V 2,7 V 0,5 V 20 µA 0,4 mA 0,4 mA 8 mA 74AS 2,0 V 0,8 V 2,7 V 0,5 V 20 µA 0,5 mA 2 mA 20 mA 74ALS 2,0 V 0,8 V 2,7 V 0,4 V 20 µA 0,1 mA 0,4 mA 8 mA TTL

A solução é aumentar a tensão VOH(min) do acionador TTL. Isso é feito através de um resistor de pull-up.

O resistor de pull-up externo aumenta a tensão de saída para aproximadamente 5 V no estado ALTO.

- TTL Acionando CMOS com Tensão de Alimentação Alta

Os circuitos integrados TTL não podem operar com tensões maiores do que 5 V. Quando o dispositivo CMOS estiver operando com alimentação maior de 5 V, o resistor de pull-up não poderá ser utilizado.

A solução é utilizar um buffer coletor aberto (7407) conforme a figura abaixo:

O buffer 7407 é usado para interfacear dispositivos TTL que acionam cargas CMOS com alimentação maior do que 5 V.

- CMOS Acionando TTL no Estado ALTO

As saídas CMOS podem fornecer tensão suficiente (VOH) para satisfazer os requisitos de uma entrada TTL no estado ALTO (VIH). As saídas CMOS também podem fornecer corrente suficiente para satisfazer os requisitos de corrente de entrada (IIH).

- CMOS Acionando TTL no Estado BAIXO

Nesta situação, as séries 74HC e 74HCT podem acionar apenas uma carga TTL. A série 4000B não consegue acionar nenhuma carga TTL.

A solução é utilizar um buffer tristate (74LS125). Este circuito de interface possui corrente de entrada baixa e corrente alta de saída.

- CMOS com Tensão de Alimentação Alta Acionando TTL

Neste caso é necessário utilizar um circuito de interface que possa converter uma entrada de alta tensão para uma saída de 5 V. Um buffer (4050B) é utilizado para essa interface.

Exercício: Qual tecnologia (TTL ou CMOS) estamos nos referindo nas alternativas abaixo ?

a) Maior densidade de integração. b) Maior velocidade.

c) Maior fan-out.

d) Menor impedância de saída.

e) Processo de fabricação mais simples.

f) Menor dissipação de potência em freqüências menores do que 1 MHz. g) Transistores como único elemento.

h) Menor capacitância de entrada.

Exercício: Analise o circuito abaixo e indique onde está o possível problema.

4049B com VDD = 10 V - VIL(max) = 3 V - VIH(min) = 7 V Resposta:

Exercício: Dado as características de corrente, quantas entradas 74LS podem ser acionadas por uma saída 74HC? E para uma saída 4000B?

CMOS TTL Parâmetro 4000B 74HC 74 74LS IIH 1 A 1 A 40 A 20 A IIL 1 A 1 A 1,6 mA 0,4 mA IOH 0,4 mA 4 mA 0,4 mA 0,4 mA IOL 0,4 mA 4 mA 16 mA 8 mA Resposta:

9. ANEXO 1: LABORATÓRIOS

LABORATÓRIO 1: PORTAS LÓGICAS

1- Implemente o circuito abaixo no Kit de Sistemas Digitais.

2- Preencha a Tabela Verdade do circuito acima.

A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

3- Determine a função lógica que representa o circuito dado. A

B

C

LABORATÓRIO 1: PORTAS LÓGICAS

PREENCHER E ENTREGAR PARA O PROFESSOR (1 RELATÓRIO POR GRUPO)

NÚMEROS NOME DOS ALUNOS DO GRUPO

1- Implemente o circuito abaixo no Kit de Sistemas Digitais.

2- Preencha a Tabela Verdade do circuito acima.

A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

3- Determine a função lógica que representa o circuito dado. A

B

C

LABORATÓRIO 2: MAPAS DE KARNAUGH

1- Encontre as funções minimizadas dos Mapas de Karnaugh abaixo. A B C D 00 01 11 10 00 X 0 0 1 01 1 1 0 0 11 0 X X 0 10 1 X 0 1

2- Desenhe os circuitos lógicos a partir das funções minimizadas, utilizando qualquer porta lógica com no máximo duas entradas.

3- Monte as Tabelas Verdade das equações minimizadas. A B C D E 000 001 011 010 110 111 101 100 00 X 0 0 1 1 0 X 0 01 1 X 0 1 1 0 X X 11 1 1 0 X 1 0 X 1 10 0 0 0 1 1 X 0 0

LABORATÓRIO 2: MAPAS DE KARNAUGH

PREENCHER E ENTREGAR PARA O PROFESSOR (1 RELATÓRIO POR GRUPO)

NÚMEROS NOME DOS ALUNOS DO GRUPO

1- Encontre as funções minimizadas dos Mapas de Karnaugh abaixo. A B C D 00 01 11 10 00 X 0 0 1 01 1 1 0 0 11 0 X X 0 10 1 X 0 1

2- Desenhe os circuitos lógicos a partir das funções minimizadas, utilizando qualquer porta lógica com no máximo duas entradas.

3- Monte as Tabelas Verdade das equações minimizadas.

4- Implemente as funções minimizadas no Kit de Sistemas Digitais. A B C D E 000 001 011 010 110 111 101 100 00 X 0 0 1 1 0 X 0 01 1 X 0 1 1 0 X X 11 1 1 0 X 1 0 X 1 10 0 0 0 1 1 X 0 0

LABORATÓRIO 3: CIRCUITOS COMBINACIONAIS I

Um edifício deve ser protegido contra incêndios. Para isso foi instalado um sistema de borrifação de água no teto, o qual deve ser acionado numa das seguintes situações:

- O alarme de fogo está acionado, a temperatura interna é maior que 50ºC e o sistema de refrigeração está desligado; OU

- A temperatura interna é maior que 50ºC e o sistema de refrigeração está ligado. Considere:

Variável (A) alarme de fogo (=0 desligado e =1 ligado)

Variável (T) temperatura (=0 menor que 50ºC e =1 maior que 50ºC) Variável (R) sistema de refrigeração (=0 desligado e =1 ligado) Variável (B) borrifação (=0 desacionado e =1 acionado)

1- Obtenha a equação, sem minimizar, da função que indique em que condições o sistema de borrifação de água deve ser acionado.

2- Desenhe o circuito lógico a partir da função acima, utilizando qualquer porta lógica com no máximo duas entradas.

4- A partir da tabela verdade, minimize a função utilizando Karnaugh.

5- Implemente o novo circuito lógico a partir da função minimizada. Compare com o circuito anterior e monte no Kit de Sistemas Digitais.

LABORATÓRIO 3: CIRCUITOS COMBINACIONAIS I

PREENCHER E ENTREGAR PARA O PROFESSOR (1 RELATÓRIO POR GRUPO)

NÚMEROS NOME DOS ALUNOS DO GRUPO

Um edifício deve ser protegido contra incêndios. Para isso foi instalado um sistema de borrifação de água no teto, o qual deve ser acionado numa das seguintes situações:

- O alarme de fogo está acionado, a temperatura interna é maior que 50ºC e o sistema de refrigeração está desligado; OU

- A temperatura interna é maior que 50ºC e o sistema de refrigeração está ligado. Considere:

Variável (A) alarme de fogo (=0 desligado e =1 ligado)

Variável (T) temperatura (=0 menor que 50ºC e =1 maior que 50ºC) Variável (R) sistema de refrigeração (=0 desligado e =1 ligado) Variável (B) borrifação (=0 desacionado e =1 acionado)

1- Obtenha a equação, sem minimizar, apenas lendo o enunciado que indica em que condições o sistema de borrifação de água deve ser acionado.

2- Desenhe o circuito lógico a partir da função acima, utilizando qualquer porta lógica com no máximo duas entradas.