Análise e caracterização de desempenho de conversores analógico-digitais

(1)

Roberto Jossimar Vega Llapapasca

An´

alise e Caracteriza¸

c˜

ao de Desempenho de

Conversores Anal´

ogico-Digitais

Campinas 2013

(2)

(3)

Universidade Estadual de Campinas

Faculdade de Engenharia El´

etrica e de Computa¸c˜

ao

Roberto Jossimar Vega Llapapasca

Análise e Caracteriza¸cão de Desempenho de Conversores Analógico-Digitais

Disserta¸cão de Mestrado apresentada ao Programa de Pós-Gradua¸cão em Engenharia Elétrica da Fa-culdade de Engenharia Elétrica e de Computa¸cão como parte dos requisitos exigidos para a obten-¸cão do t´ıtulo de Mestre em Engenharia Elétrica, na área de concentra¸cão: Telecomunica¸cões e Te-lemática.

Orientador: Prof. Dr. Lu´ıs Geraldo Pedroso Me-loni

Este exemplar corresponde `a vers˜ao final da tese defendida pelo aluno Roberto Jossimar Vega Llapapasca, e orientada

pelo Prof. Dr. Lu´ıs Geraldo Pedroso

Meloni

Campinas 2013

(4)

Ficha catalográfica

Universidade Estadual de Campinas Biblioteca da Área de Engenharia e Arquitetura

Rose Meire da Silva - CRB 8/5974

Vega LLapapasca, Roberto Jossimar,

V521a VegAnálise e caracterização de desempenho de conversores analógico-digitais / Roberto Jossimar Vega Llapapasca. – Campinas, SP : [s.n.], 2013.

VegOrientador: Luís Geraldo Pedroso Meloni.

VegDissertação (mestrado) – Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação.

Veg1. Conversores analógicos-digitais. 2. Razão sinal-ruído. I. Meloni, Luís Geraldo Pedroso,1958-. II. Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação. III. Título.

Informações para Biblioteca Digital

Título em outro idioma: Analysis and performance characterization of analog-to-digital

converters

Palavras-chave em inglês:

Analogue to digital converters Signal to noise ratio

Área de concentração: Telecomunicações e Telemática Titulação: Mestre em Engenharia Elétrica

Banca examinadora:

Luís Geraldo Pedroso Meloni [Orientador] Gunnar Bedicks Junior

Yuzo Iano

Data de defesa: 18-12-2013

Programa de Pós-Graduação: Engenharia Elétrica

Powered by TCPDF (www.tcpdf.org)

iv

(5)

(6)

(7)

Resumo

Os conversores analógico-digitais (ADCs) estão presentes em diversos campos da eletrônica e a caracteriza¸cão do seu desempenho permite predizer o seu comporta-mento. Esse trabalho apresenta diversas métricas utilizadas para avaliar o desem-penho dos conversores analógico-digitais, tais como SNR, ENOB, SINAD, SFDR, THD e IMD. A análise de diversas fontes de ru´ıdo que interferem nos circuitos ADCS são apresentadas e simuladas. O ru´ıdo de abertura pode ser modelado por um ru´ıdo branco que se estende em toda a banda do conversor. Já o ru´ıdo de relógio ´

e modelado por meio de uma acumula¸cão de variáveis aleatórias independentes e identicamente distribu´ıdas, que produz dispersão no espectro ao redor da frequência fundamental de relógio. Considera¸cões sobre o cálculo FFT são revistas. A frequˆ en-cia do sinal de entrada deve ser coerente com a frequência de relógio de forma a não provocar fuga espectral. Os resultados das simula¸cões das métricas de desempenho foram comparados com um conversor analógico-digital comercial, encontrando-se respostas similares. Distor¸cões harmônicas presentes no sinal de entrada são mode-ladas por meio de não linearidades que conduzem à uma aderência muito boa aos resultados práticos. Ressalva-se que estas não linearidades poderiam ser reduzidas por meio de um filtro passa-faixa centrado na frequência do sinal de entrada. Palavras-chave: Conversores analógicos-digitais, razão sinal ru´ıdo, ENOB, SINAD, SFDR, THD, IMD.

(8)

(9)

Abstract

Analog-to-digital converters are very used in many different fields of electronic engineering and the characterization of its performance allows us to accurately pre-dict its behavior. This work presents several commonly used metrics for measuring the dynamic performance of analog-to-digital converters, such as SNR, ENOB, SI-NAD, SFDR, THD and IMD. The analysis of several noise sources that interfere with ADC circuits are presented and simulated. The noise due to the aperture jitter can be modeled as white noise that spreads over the bandwidth of the converter. Also the clock noise is modeled by an accumulation of independent identically distributed random variables, which produces spectrum dispertion around the fundamental fre-quency of the clock. Considerations about FFT calculations are also reviewed. The input signal frequency must be consistent with the clock frequency to avoid spectral leakage. The simulation results of the performance metrics were compared to those of commercial ADC’s, resulting in similar responses. Harmonic distortions present in the input signal are modeled by non-linearities that produce good match with experimental results. It is emphasized that these non-linearities can be reduced by a band-pass filter centered on the frequency of the input signal.

Key-words: Analogue to digital converters, signal to noise ratio, ENOB, SINAD, SFDR, THD, IMD.

(10)

(11)

Sum´

ario

Introdu¸c˜ao Geral 1

1 Fundamentos da Convers˜ao Anal´ogica-Digital 4

1.1 Processo de convers˜ao anal´ogico-digital . . . 4

1.1.1 Amostragem . . . 5

1.1.2 Reten¸c˜ao . . . 5

1.1.3 Quantiza¸c˜ao . . . 6

1.1.4 Codifica¸c˜ao . . . 6

1.2 Tipos de arquiteturas ADC . . . 6

1.2.1 Arquitetura flash . . . 6

1.2.2 Arquitetura pipeline . . . 7

1.2.3 Aproxima¸c˜ao sucessiva . . . 8

1.2.4 Conversores sigma-delta . . . 9

2 Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 10 2.1 Razão Sinal-Ru´ıdo devido ao ru´ıdo de quantiza¸cão . . . 10

2.1.1 Ru´ıdo de quantiza¸c˜ao . . . 10

2.1.2 Erro de quantiza¸c˜ao devido a erros est´aticos . . . 12

2.2 Raz˜ao sinal-ru´ıdo devido ao jitter durante a amostragem . . . 15

2.2.1 An´alise do jitter no dom´ınio do tempo . . . 17

2.2.2 SNR devida aos componentes do jitter . . . 20

2.2.3 An´alise para sinais peri´odicos reais . . . 20

2.3 Ru´ıdo eficaz intr´ınseco do conversor ADC para entrada nula . . . 21

2.4 Raz˜ao sinal-ru´ıdo total . . . 22

2.5 Raz˜ao sinal-ru´ıdo mais distor¸c˜ao . . . 22

2.6 N´umero efetivo de bits . . . 22

2.7 Faixa dinˆamica livre de esp´urios . . . 23

2.8 Distor¸c˜ao harmˆonica total . . . 23

2.9 Distor¸c˜ao de intermodula¸c˜ao . . . 24

3 Simula¸cões Numéricas 26 3.1 Considera¸cões no cálculo da FFT . . . 26

3.2 Simula¸c˜ao num´erica de desempenho . . . 27

3.2.1 An´alise da SNR devida ao jitter . . . 27

(12)

3.2.2 Tra¸cado da SNR devida ao jitter . . . 33

3.2.3 Tra¸cado da SNR devida ao ru´ıdo de quantiza¸c˜ao . . . 33

3.3 Simula¸c˜ao de um conversor pr´atico . . . 35

4 Medidas Pr´aticas 44 4.1 Configura¸c˜ao do teste . . . 44

4.1.1 Caracter´ısticas do equipamento . . . 45

4.1.2 Configura¸c˜ao do equipamento . . . 46

4.2 Resultados experimentais . . . 46

5 Conclus˜oes e Perspectivas 51

Bibliografia 53

A Aproxima¸c˜ao Pr´atica do Ru´ıdo de Fase 55

(13)

`

a minha fam´ılia e amigos, pelo apoio emocional e material.

(14)

(15)

Agradecimentos

Agrade¸co,

ao Prof. Lu´ıs Meloni, pelos dois anos de valorosa orienta¸c˜ao e a oportunidade de chegar at´e Campinas, onde finalmente pude encontrar o meu verdadeiro caminho,

`

a minha fam´ılia, por me guiar nos momentos dif´ıceis e entender meus sonhos, mesmo que tais sonhos fa¸cam eu morar t˜ao longe deles,

aos demais colegas de trabalho e amigos do laboratório: Diego, Jackelyn, Segundo, Jose Luis, Jaime, Karlo pela convivência descontra´ıda ajuda mútua e trocas de experiências,

aos professores da FEEC, pelos ´otimos cursos oferecidos,

aos meus amigos Junior, Manuel, Pâmela e Moisés, pelos comentários, sugestões e contribui¸cões, que ajudaram a melhorar a qualidade e a reda¸cão final do manuscrito,

`

a FEEC/UNICAMP pela ´otima estrutura que oferece aos estudantes e pesquisadores e a todos que de alguma forma contribu´ıram com o meu progresso como aluno e como Ser.

(16)

(17)

Lista de Tabelas

3.1 Modelos de ru´ıdo para os diferentes blocos PLL . . . 31

3.2 Primeiro Cen´ario . . . 36

3.3 Segundo Cen´ario . . . 37

3.4 Terceiro Cen´ario . . . 39

3.5 Quarto Cen´ario . . . 41

3.6 Quinto Cen´ario . . . 43

4.1 M´etricas de desempenho ADC para uma frequˆencia de 9,71 MHz. . . 47

(18)

(19)

Lista de Figuras

1.1 Processo de convers˜ao anal´ogico-digital. . . 4

1.2 Circuito de amostragem e reten¸c˜ao. . . 6

1.3 Conversor flash paralelo. . . 7

1.4 Pipeline flash ADC. . . 8

1.5 Conversor de aproxima¸c˜ao sucessiva. . . 8

1.6 Conversor sigma-delta. . . 9

2.1 Quantiza¸c˜ao uniforme com n´umero de n´ıveis L = 8. . . 11

2.2 Erro de desvio de um conversor de 3-bits. . . 13

2.3 Erro de ganho de um conversor de 3-bits. . . 14

2.4 Erro de n˜ao linearidade diferencial de um conversor de 3-bits. . . 14

2.5 C´odigo faltante devido a uma DNL grande. . . 16

2.6 Erro de n˜ao linearidade integral de um conversor de 3-bits. . . 16

2.7 Efeitos do jitter durante a amostragem. . . 17

2.8 Forma de onda de um rel´ogio inst´avel, com per´ıodo nominal T . . . 18

2.9 SFDR a partir do pior espúrio em rela¸cão à portadora (adaptada de [1]). . . 24

2.10 Produtos de IMD de segunda e terceira ordem. . . 25

3.1 Representa¸c˜ao no dom´ınio da frequˆencia do sinal. . . 27

3.2 Estrutura b´asica do PLL. . . 28

3.3 Comportamento do ru´ıdo de fase de faixa lateral dupla. . . 29

3.4 Diagrama de blocos do PLL com as fontes de ru´ıdo aditivo. . . 30

3.5 Ru´ıdo de fase de faixa lateral dupla para cada contribui¸c˜ao. . . 32

3.6 Ru´ıdo de fase de faixa lateral ´unica e dupla. . . 33

3.7 Simula¸c˜ao da SNR devida aos componetes do jitter. . . 34

3.8 Degrada¸c˜ao da SNR devida ao DNL. . . 34

3.9 Simula¸c˜ao do cen´ario 1. . . 36

3.10 Simula¸c˜ao do cen´ario 2. . . 38

3.11 Simula¸cão do cenário 3, incluindo distor¸cões harmônicas. . . 40

3.12 Simula¸cão do cenário 4, análise de relógio de baixa qualidade. . . 41

3.13 Simula¸cão do cenário 5, análise de conversor de baixa qualidade. . . 43

4.1 Configura¸c˜ao do teste. . . 44 xix

(20)

4.2 An´alise de desempenho ADC para uma frequˆencia de 9,71 MHz. . . 47

A.1 Potˆencia espectral de ru´ıdo de fase de banda lateral ´unica L(f ). . . 56

A.2 C´alculo do jitter a partir de ru´ıdo de fase. . . 57

(21)

Lista de Acrˆ

onimos

A/D Analog-to-Digital (anal´ogico-digital)

ADC Analog-to-Digital Converter (conversor anal´ogico-digital) CD Continuous-to-Discrete (cont´ınuo-discreto)

DAC Digital-to-Analog Converter (conversor digital-anal´ogico)

dB Decibel

dBC Decibels Relative to the Carrier (decibéis em rela¸cão à portadora) DBFS Decibels Relative to Full Scale (decibéis em escala plena)

DFT Discrete Fourier Transform (transformada discreta de Fourier) DNL Differential Non-Linearity (diferen¸ca n˜ao-linear)

ENOB Effective Number of Bits (n´umero efetivo de bits) FD Frequency Divider (divisor de frequˆencia)

FFT Fast Fourier Transform (transformada r´apida de Fourier) FS Full Scale (escala plena)

IEEE Institute of Electrical and Electronics Engineers (Instituto de Engenheiros Eletricistas e Eletrˆonicos)

IMD Intermodulation Distortion (distor¸c˜ao por intermodula¸c˜ao) LF Loop Filter (filtro de malha)

LSB Least Significant Bit (bit menos significativo) MSB Most Significant Bit (bit mais significativo) NF Noise Figure (figura de ru´ıdo)

PDF Probability Density Function (fun¸c˜ao densidade de probabilidade) PFD Phase-Frequency Detector (detector de fase)

PLL Phase-Locked Loop (malha de captura de fase) PPM Parts Per Million

RF Radio Frequency (radiofrequˆencia )

RMS Root Mean Square (valor quadr´atico m´edio) RSS Root Sum Square (soma raiz dos quadrados)

SA-ADC Successive Approximation ADC (aproxima¸cão sucessiva ADC) SFDR Spurious-Free Dynamic Range (faixa dinâmica livre de espurios) SH Sample and Hold (amostragem e reten¸cão)

SINAD Signal-to-Noise and Distortion Ratio (Razão sinal-ru´ıdo mais distor¸cão) SNR Signal-to-Noise Ratio (Razão sinal-ru´ıdo)

THD Total Harmonic Distortion (distor¸c˜ao harmˆonica total)

VCO Voltage-Controlled Oscillator (oscilador controlado por tens˜ao)

(22)

(23)

Introdu¸c˜

ao Geral

Atualmente, os conversores analógico-digitais (A/D) são utilizados em diversos campos da eletrônica, tais como: telecomunica¸cões, energia, instrumenta¸cão e medi¸cões, controle de moto-res, sistemas de energia e automa¸cão industrial. Os conversores são muito variados, numerosos e podem ser encontrados em uma ampla gama de dispositivos.

Com o processo de digitaliza¸cão dos sistemas de telecomunica¸cões, o uso dos conversores tornou-se essencial. Este processo de digitaliza¸cão pode ser claramente observado na evolu¸cão telefonia móvel celular: desde a primeira gera¸cão de sistemas celulares (AMPS - Advanced Mobile Phone System) formada por sistemas analógicos, aos sistemas celulares de segunda gera¸cão (GSM - Global System for Mobile Communications, CDMA IS-95 - Code Division Multi Access Interim Standard 95) em que se empregam canais de voz digitais. Da mesma forma, os sistemas de terceira (UMTS - Universal Mobile Telecommunication System, CDMA2000) e quarta gera¸cão (LTE - Long Term Evolution) são sistemas digitais. Na televisão também assistimos a um processo de digitaliza¸cão, com mudan¸ca na modula¸cão e na compressão digital dos sinais de ´

audio e v´ıdeo para dar origem à televisão digital, citando-se como exemplo o ISDB-T - Integrated Services for Digital Broadcasting Terrestrial. Tal tecnologia proporciona assim a transmissão e recep¸cão de maior quantidade de bits para a mesma largura de banda do canal e com o oferecimento de conteúdos em alta defini¸cão. O mesmo processo de digitaliza¸cão vem também ocorrendo ao redor do mundo nos sistemas de rádio.

Além do setor de telecomunica¸cões, os conversores analógico-digitais estão presentes em sistemas biomédicos, para captura de imagens médicas como ressonância magnética nuclear, tomografia, ecografia, EEG, ECG, entre outros. Na área de instrumenta¸cão eletrônica, a qua-lidade dos circuitos de conversão A/D impacta diretamente no desempenho das medidas e na qualidade do instrumento como um todo, tal como exemplo, em um analisador espectral digital. Na área de energia, com o advento das redes inteligentes ou smart grids, a aplica¸cão dos sistemas da informa¸cão aos sistemas elétricos de potência, integrados aos sistemas de comunica¸cões, po-derá conduzir a sistemas mais eficientes permitindo inclusive a incorpora¸cão de diversas fontes de energia verdes. Em automa¸cão industrial, as aplica¸cões são muito variadas dependendo-se da planta espec´ıfica do setor, aqui a aplica¸cão de conversores A/D e D/A tem sido crescente trazendo maior eficiência aos sistemas produtivos que incorporam tais tecnologias digitais.

Nos sistemas de telecomunica¸cões os receptores de rádio estabelecem exigências especiais nos conversores e existe uma tendência no projeto de tais receptores em se implementar a

(24)

digitaliza¸cão mais perto da antena receptora. Entretanto, a frequência da portadora, assim como a largura de banda, estão aumentando e exigindo taxas de amostragem maiores, bem como o aumento da largura de banda da entrada analógica.

Os sistemas exigem módulos ou circuitos A/D e D/A e faz-se necessária a caracteriza¸cão de desempenho dos mesmos. Portanto, notou-se uma necessidade de procurar demonstra¸cões teóricas de diversas métricas que são empregadas na prática. Há muitas referências e notas técnicas para a análise de desempenho destes dispositivos. Entretanto, observou-se que há uma carência na análise e demonstra¸cão teórica de muitas destas métricas que são utilizadas na prática. Procurou-se nesta disserta¸cão demonstrar diversas métricas, buscando-se uma revisão e reformula¸cão de diversas equa¸cões.

Este trabalho teve como enfoque o estudo de métricas de análise de desempenho de con-versores A/D. A principal motiva¸cão veio do fato de que se faz necessária a caracteriza¸cão de desempenho, principalmente quando se projetam módulos ou se utilizam módulos de terceiros de conversão A/D e D/A para aplica¸cões de rádio definido por software, na qual o Laboratório RT-DSP da Unicamp vem se dedicando nos últimos anos. As principais métricas estudadas foram:

• A razão sinal-ru´ıdo (SNR - signal to noise-ratio) é definida como a razão entre a potência do sinal e a potência média das diversas fontes de ru´ıdo do processo de conversão.

• A razão sinal-ru´ıdo mais distor¸cão (SINAD - signal-to-noise and distortion ratio) é a razão entre a amplitude do sinal de entrada e a soma rms de todos os outros componentes espectrais frutos de distor¸cões harmônicas.

• O número efetivo de bits (ENOB - effective number of bits) especifica a resolu¸cão de um circuito ADC ideal que teria a mesma resolu¸cão do circuito em considera¸cão.

• A faixa dinâmica livre de espúrios (SFDR - spurious-free dynamic range) é a razão entre o sinal de entrada e o pico do maior espúrio ou pico do principal componente harmônico. • A distor¸cão harmônica total (THD - total harmonic distortion) é definida como a razão entre a soma de potências de todas as componentes harmônicas e a potência da frequência fundamental.

• A distor¸cão de intermodula¸cão (IMD - intermodulation distortion) é a modula¸cão de am-plitude indesejada do sinal, com duas ou mais frequências diferentes num sistema com um comportamento não linear.

As diversas fontes de ru´ıdo que afetam o desempenho dos conversores, tais como o ru´ıdo de quantiza¸cão, incluindo-se aqui o desvio devido a não linearidade diferencial, as flutua¸cões que ocorrem durante a amostragem devidas ao ru´ıdo devido ao jitter de abertura e ao ru´ıdo devido ao jitter de relógio e, finalmente, o ru´ıdo eficaz intr´ınseco do conversor A/D para entrada nula, foram estudas, analisadas e modeladas neste trabalho.

Além disso, diversas simula¸cões numéricas de forma a melhorar a caracteriza¸cão de tais métricas foram conduzidas ao longo do trabalho, buscando-se aqui a valida¸cão e confronta¸cão com resultados práticos de fabricantes destes dispositivos.

(25)

Foram realizadas simula¸cões de não linearidades de forma a emular geradores de sinais reais. Embora se empregue aqui geradores senoidais de alto desempenho, a análise espectral necessária ´

e bastante precisa, onde tais distor¸cões harmônicas afetam diretamente as medidas. Ressalva-se que estas distor¸cões próprias do sinal de entrada poderiam ser reduzidas por meio de um filtro passa-faixa centrado na frequência do sinal de entrada, melhorando desta maneira os resultados de medidas de desempenho dos conversores A/D.

Organiza¸

c˜

ao da Disserta¸

c˜

ao

Logo após da introdu¸cão, o Cap´ıtulo 1 apresenta os fundamentos da conversão anal´ ogica-digital. O processo de conversão constitui o enfoque principal deste cap´ıtulo e é ilustrado por meio de diagramas de blocos que compõem a arquitetura sistêmica de diversos esquemas de conversão analógico-digital.

Para analisar e caracterizar o desempenho dos conversores é necessário o estudo das métricas mais importantes. No Cap´ıtulo 2 é realizado uma revisão teórica destas métricas, incluindo-se o fundamento teórico para incluir as diversas fontes de ru´ıdo presentes durante o processo de conversão A/D.

O estudo descrito no Cap´ıtulo 2, permitiu identificar as métricas mais importantes na análise de desempenho dos conversores A/D. Simula¸cões numéricas foram realizadas no Cap´ıtulo 3. São tecidas algumas considera¸cões no cálculo da FFT, que são muito importantes na análise de desempenho destes circuitos. No encerramento desse cap´ıtulo, simula¸cões de um conversor prático foram realizadas.

Medidas pr´aticas de um conversor comercial foram realizadas e apresentadas no Cap´ıtulo 4. ´

E mostrada a configura¸cão de set-up utilizada para a realiza¸cão dos testes. Os resultados das medi¸cões são analisadas e confrontadas com as simula¸cões apresentadas no cap´ıtulo anterior, bem como confrontadas com valores apresentados em data sheet do fabricante.

Finalmente, o Cap´ıtulo 5 condensa nossas observa¸c˜oes, conclus˜oes e propostas para trabalhos futuros e continuidade do presente.

(26)

Cap´ıtulo

1

Fundamentos da Convers˜

ao Anal´

ogica-Digital

Os conversores analógico-digitais (conversores A/D o ADC) têm sido amplamente utilizado em eletrônica, devido à migra¸cão do processamento de sinais para o dom´ınio digital. Este cap´ı-tulo descreve os aspectos básicos da conversão analógica-digital, tais como a teoria de amostra-gem, reten¸cão, quantiza¸cão e codifica¸cão.

O conversor A/D ideal converte um sinal em tempo cont´ınuo (quantidade f´ısica) para um sinal em tempo discreto (palavras digitais). A conversão A/D (comumente conhecida como digitaliza¸cão) inclui a aquisi¸cão de dados do sinal de entrada, arredondamento dos valores para um conjunto finito de n´ıveis e armazenamento destes valores.

1.1 Processo de convers˜

ao anal´

ogico-digital

O processo de conversão A/D é geralmente representado pelos seguintes três blocos sucessi-vos, como é mostrado na Figura 1.1

Amostrador e

retentor

Quantizador

Codificador

Conversor Analógico-Digital

Sinal

analógico

Sinal em

tempo discreto

Sinal

quantizado

Sinal

Digital

Figura 1.1: Processo de convers˜ao anal´ogico-digital.

(27)

Cap´ıtulo 1. Fundamentos da Convers˜ao Anal´ogica-Digital 5

1.1.1 Amostragem

O primeiro processo é o processo de amostragem, este processo converte um sinal analógico em uma sequência numérica.

Este processo foi analisado por Claude Shannon e Nyquist e obedece ao seguinte teorema: “Um sinal cont´ınuo limitado em banda x(t) pode ser perfeitamente reconstru´ıdo a partir das amostras x(nT ) se a taxa de amostragem exceder duas vezes a largura de banda do sinal x(t)”.

Portanto, a transformada de Fourier do sinal amostrado x(nT ) pode ser expressa como:

F {x (nT )} = FnXx (t) δ (t − nT )o = Fnx (t)Xδ (t − nT )o = _2π1 F {x (t)} ∗ FnXδ (t − nT )o = _2π1 X (ω) ∗X2π_T δ (ω − nωs) = _T1 ∞ X n=−∞ X (ω − nωs), (1.1)

onde ωs = 2π_T . Portanto, uma vez atendido o teorema de Nyquist n˜ao ocorre superposi¸c˜ao de

espectros.

1.1.2 Reten¸

c˜

ao

O processo de amostragem mostrou que um sinal limitado em banda pode ser representado por suas amostras. No entanto, na prática estas amostras impulsivas são dif´ıceis de gerar e transmitir, por conseguinte é mais conveniente gerar o sinal de amostras de uma forma conhecida como retentor de ordem zero.

O processo de amostras e reten¸cão pode ser representado por um comutador, um capacitor e um buffer de tensão (amplificador de ganho unitário) como é mostrado na Figura 1.2.

Neste circuito s˜ao encontrados dois tipos de erros no processo de amostragem, ambos s˜ao expressos como erros que ocorrem em cada tempo de amostragem, sendo eles:

• O jitter de abertura é causado pelo ru´ıdo de banda larga no circuito de amostragem e reten¸cão. Usualmente é modelado por um processo estacionário gaussiano branco. Na literatura os valores de abertura de jitter situam-se entre 0,1 e 0,2 ps [2], [3], [4].

• O jitter de relógio depende da qualidade do sinal de relógio que alimenta o ADC, e é causada pelo ru´ıdo de fase do oscilador. Usualmente é modelado por um processo de caminho aleatório (random walk ).

Ambos erros s˜ao totalmente independentes, mas estas duas componentes do jitter s˜ao com-binadas no momento de amostragem.

(28)

+

-V

in Buffer de Tensão Switch Driver ret

C

Relógio de amostragem de entrada

Figura 1.2: Circuito de amostragem e reten¸c˜ao.

1.1.3 Quantiza¸

c˜

ao

O quantizador é um processo não-linear cujo propósito é transformar as amostras de entrada x[n] em um conjunto finito de valores predefinidos.

Esta opera¸c˜ao ´e representada como: ˆ

x [n] = Q (x [n]) , (1.2)

onde ˆx [n] são as amostras já quantizadas. O processo de quantiza¸cão pode ser definido como o processo onde as amostras são arredondadas para o n´ıvel de quantiza¸cão mais próximo.

1.1.4 Codifica¸

c˜

ao

A codifica¸cão é qualquer tipo de atribui¸cão de s´ımbolos para os n´ıveis de quantiza¸cão. No processamento digital de sinais é usualmente utilizado um código binário.

1.2 Tipos de arquiteturas ADC

Os conversores podem consumir uma porcentagem razoável de energia de um receptor, devido a isto é importante minimizar o consumo de potência. Diversos tipos de arquiteturas de ADCs têm sido desenvolvidas [5], conseguindo consumos de potência razoáveis para diferentes taxas de amostragem e resolu¸cões.

Cada arquitetura tem suas pr´oprias vantagens e desvantagens. As seguintes descri¸c˜oes ilus-tram as principais arquiteturas dos conversores A/D.

1.2.1 Arquitetura flash

A arquitetura flash est´a baseada em um conversor que computa uma amostra em um ciclo de rel´ogio. A Figura 1.3 ilustra a estrutura de um conversor flash paralelo. O conversor consiste de

(29)

uma escada de resistˆencias, um arranjo de 2b_{− 1 comparadores e um codificador. As resistˆencias}

das estremidades definem o intervalo de entrada do ADC, e as resistências intermediárias definem os n´ıveis de transmissão dos códigos. A voltagem de entrada Vin é comparada simultaneamente

em todos os n´ıveis de transi¸cão pelo arranjo de comparadores. Finalmente, o codificador mapea os códigos a uma palavra binária de n-bits.

R R R R R Arranjo de Comparadores

C

o

d

if

ic

ad

o

r

in

V

ref

V

_ ref

V

_ Saída de b-bits

Figura 1.3: Conversor flash paralelo.

A principal desvantagem é que o número de comparadores aumenta exponencialmente com o número de bits.

1.2.2 Arquitetura pipeline

A arquitetura pipeline é formada por vários ADCs em cascata, tendo cada um uma resolu¸cão baixa. A sa´ıda quantizada de cada etapa é convertida novamente para uma voltagem analógica, gerando um res´ıduo. Este res´ıduo é amplificado e passado a seguinte etapa do pipeline. Devido ao fato de que cada etapa come¸ca com um processo de amostragem e reten¸cão (S/H, sample and hold ), os dados são propagados a uma etapa cada per´ıodo de relógio. A arquitetura de um pipeline flash ADC é ilustrada na Figura 1.4.

(30)

Cap´ıtulo 1. Fundamentos da Convers˜ao Anal´ogica-Digital 8 Lógica de Correção S/H ADC DAC in

V

₂b1 ... 1 b b₂ b_K

Etapa 1 Etapa 2 Etapa K

-+

Saída de b-bits

Figura 1.4: Pipeline flash ADC.

1.2.3 Aproxima¸

c˜

ao sucessiva

A Figura 1.5 mostra o esbo¸co de um conversor de aproxima¸cão sucessiva (succesive approxi-mation, SA-ADC) [6]. O AS-ADC consiste de um circuito S/H, um comparador, um conversor digital-analógico (DAC) e de um controle lógico. O controle lógico modifica o código de sa´ıda, iniciando pelo bit mais significativo (MSB) e continua até o bit menos significativo (LSB), de modo que a diferen¸ca entre a sa´ıda do DAC escravo e a entrada analógica é minimizada. Em cada ciclo de relógio é determinado outra sa´ıda de bit. Portanto, um SA-ADC requer n ciclos de relógio para completar a conversão.

S/H

Controle

Lógico

DAC

Comp.

b

Saída de b-bits

in

V

(31)

1.2.4 Conversores sigma-delta

A Figura 1.6 mostra um esbo¸co de um conversor sigma-delta (Σ∆-ADC) genérico. Este tipo especial de ADC trabalha com sobre-amostragem, assim, a frequência do sinal de entrada é menor que fs/2, onde fs é a frequência de amostragem. Em sua forma mais básica, o Σ∆-ADC

contém um ADC de um bit e um DAC. Para reduzir a taxa de dados, o decimador produz uma palavra de sa´ıda digital de alta resolu¸cão através da média de várias amostras de um bit. O filtro loop fornece a figura de ru´ıdo e pode ser utilizado para melhorar a estabilidade do ciclo de retroalimenta¸cão.

As vantagens dos conversores sigma delta s˜ao a alta velocidade, baixo consumo de energia, baixo n´ıvel de ru´ıdo e a capacidade intr´ınseca anti-aliasing. Uma an´alise mais completa pode ser encontrada em [7].

Os conversores Σ∆ são conversores altamente lineares, mas as aplica¸cões mais comuns são para sinais em banda estreita, isto devido à sobre amostragem.

Filtro

Loop

ADC

Decimador

DAC

s

f

in

V

Saída de

b-bits

+

(32)

Cap´ıtulo

2

M´etricas de Avalia¸c˜

ao de Desempenho dos

Conversores Anal´

ogico-Digitais

Neste cap´ıtulo apresentaremos as métricas mais importantes de análise de desempenho dos conversores analógicos-digitais. Outras métricas podem ser encontradas em [8] e [9].

2.1 Raz˜

ao Sinal-Ru´ıdo devido ao ru´ıdo de quantiza¸

c˜

ao

A razão sinal-ru´ıdo (SNR, signal to noise ratio) é definida como a razão da potência de um sinal e a potência do ru´ıdo sobreposto ao sinal.

2.1.1 Ru´ıdo de quantiza¸

c˜

ao

A Figura 2.1 mostra uma ilustra¸cão do quantizador uniforme sem memória mid-rise [10] e da natureza determin´ıstica do ru´ıdo de quantiza¸cão q. Quando o número de n´ıveis L do ADC é elevado, uma boa suposi¸cão é considerar a densidade espectral de potência de q uniforme dentro do passo δ do quantizador: Pp(q) = 1 δ, | q |≤ δ 2 (2.1)

Assim, a minimiza¸cão da variância do erro de quantiza¸cão conduz a:

σ_q2 min = Z δ/2 −δ/2 q2Pp(q)dq = δ2 12 (2.2)

E o erro rms de quantiza¸c˜ao m´ınimo: σqmin = δ √ 12 = δ 2√3 (2.3)

Tal ru´ıdo é branco e espalha-se em toda a faixa de frequência até a frequência de Nyquist fN.

O passo δ também pode ser expressado em fun¸cão do número de n´ıveis L, do número de bits R do ADC:

(33)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 11 -4 -3 -2 -1 0 1 2 3 4 3.5 2.5 1.5 0.5 -1.5 -2.5 -3.5 -4 -3 -2 -1 0 1 2 3 4 0.5 -0.5 ol x  xol ol x  xol x x q y

Figura 2.1: Quantiza¸c˜ao uniforme com n´umero de n´ıveis L = 8.

δ = 2xol

L =

2xol

2R (2.4)

Na equa¸cão acima, xol = xmaxé o valor de pico máximo do sinal de entrada sem sobrecarga.

Substituindo-se (2.4) em (2.2), temos σ_q2 min = 2−2Rx2 max 3 (2.5) A raz˜ao: fl = xmax σx (2.6) ´

e chamada de loading factor [11], onde σx ´e o valor rms da entrada. De (2.5) e (2.6) obtemos a

SNR máxima, dado que empregamos a variância m´ınima do ru´ıdo de quantiza¸cão: SNRQ = σ2 x σ_q2 min = σ 2 x 2−2R_x2 max/3 = 2 2R fl/3 , (2.7) SNRQ(dB) = 6.0206R − 10 log10(f 2 l/3). (2.8)

Para uma forma de onda senoidal com valor de pico igual a xol, o valor rms ´e

√

2, de forma que o loading factor ´e fl =

√

2. O fator fl de uma fun¸c˜ao densidade de probabilidade (pdf )

arcseno é também √2 [12], de forma que a SNR máxima para uma forma de onda senoidal é dada por:

(34)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 12

Ganho de processamento

Outro parâmetro importante para a análise em frequência é o ganho de processamento da transformada discreta de Fourier (DFT). A DFT pode ser considerada como um conjunto de filtros casados, de forma que cada filtro é definido por sua fun¸cão de base da transformada como sendo um filtro passa-faixa e um filtro passa-baixa DC. Em aplica¸cões práticas, o sinal de entrada é usualmente limitado em banda e amostrado em frequências superiores ao limite inferior de Nyquist. Nestas situa¸cões, é poss´ıvel filtrar o ru´ıdo fora da banda de interesse melhorando a rela¸cão SNR, num processo denominado processing gain. Técnicas de processamento, tais como sobreamostragem ou quantization noise shaping, são básicas em conversores sigma-delta. A seletividade do filtro da DFT aumenta com o tamanho da transformada. Nesta análise, emprega-se um sinal coerente, ou seja, uma senóide coerente com uma das fun¸cões de base da DFT. O ru´ıdo de fundo da DFT será uma fun¸cão do tamanho da DFT, reduzindo-se com o aumento da quantidade de pontos (N ).

Para calcular o ganho de processamento, pode-se empregar uma simples regra de três: se considerarmos todas as frequências digitais, todo o ru´ıdo de quantiza¸cão σ2

q deve ser levado em

considera¸cão no cálculo da SNR até a frequência de Nyquist fN. Para uma senóide coerente

com o filtro passa-banda da DFT com largura de banda Bw, o ru´ıdo ser´a σq2g, o que representa uma pequena fra¸c˜ao do ru´ıdo total:

σ_q2 g = σ 2 qmin Bw fN (2.10) Substituindo (2.10) em (2.7), obt´em-se a SNR com ganho de processamento, definida por

SNRG(dB) = 6.0206R + 1.7609 + 10 log10

fN

Bw

, (2.11)

onde fN = fs/2. Para um sinal de entrada de faixa estreita de largura de banda Bw,

considera-se que o aumento da considera-seletividade dos filtros reduz o ru´ıdo de quantiza¸cão segundo a equa¸cão (2.10), quando se calcula a potência do ru´ıdo de quantiza¸cão pela DFT. A largura de banda do filtro passa-faixa é tomada como Bw = fs/N [11], logo a expressão acima fica:

SNRG(dB) = 6.0206R + 1.7609 + 10 log10

N 2

, (2.12)

a qual aumenta em fun¸c˜ao do tamanho da DFT.

Esta análise do ru´ıdo de fundo é válida para um sinal de entrada livre de distor¸cões. Consi-derando um sinal de entrada com distor¸cões harmônicas devidas a não linearidades, a ser visto na se¸cão 4.3, o ru´ıdo de fundo pode ser calculado como a média de todos os dados ignorando todos os harmônicos do sinal de entrada (incluindo a frequência fundamental).

2.1.2 Erro de quantiza¸

c˜

ao devido a erros est´

aticos

A precisão do processo de quantiza¸cão pode ser afetada por erros estáticos [13]. Esses erros são comumente caracterizados por quatro tipos: offset error, gain error, integral nonlinearity

(35)

e differential nonlinearity. Estes s˜ao geralmente expressos em unidade de LSB (bit menos significativo).

Erro de desvio (offset error )

O erro de desvio é definido como um desvio dos pontos de transi¸cão dos códigos. Este erro está presente em todos os códigos de sa´ıda e afeta todos os códigos com o mesmo desvio, portanto, este tem um efeito de deslocamento, como é mostrado na Figura 2.2. O erro de desvio ´

e facilmente compensado por um processo de ajuste.

0 1 2 3 4 5 6 7 Valor de Saída Código de Saída 111 110 101 100 011 010 001 000 Erro de Desvio (+5/4 LSB) Referência Ideal Referência Real

Figura 2.2: Erro de desvio de um conversor de 3-bits.

Erro de ganho (gain error )

O erro de ganho é definido como a quantidade do desvio a partir da inclina¸cão ideal da fun¸cão de transferência do ADC, como é mostrado na Figura 2.3. Antes de calcular o erro de ganho, o erro de desvio deve de ser compensado. O erro de ganho pode ser facilmente compensado multiplicando o resultado da conversão por um fator de escala.

N˜ao linearidade diferencial (differential nonlinearity )

Em um ADC ideal, cada código tem uma largura uniforme de 1 LSB. A não linearidade diferencial (DNL) especifica uma varia¸cão do comprimento de qualquer código a partir da largura do código ideal. A DNL é determinada subtraindo as localiza¸cões de pontos de transi¸cão de códigos sucessivos, isto depois de compensar o ganho de erro e o erro de desvio, como é mostrado na Figura 2.4.

(36)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 14 0 1 2 3 4 5 6 7 Valor de Saída Código de Saída 111 110 101 100 011 010 001 000 Erro de ganho (- 3/4 LSB) Referência Ideal Referência Real

Figura 2.3: Erro de ganho de um conversor de 3-bits.

0 1 2 3 4 5 6 7 Valor de Saída Código de Saída 111 110 101 100 011 010 001 000 ¾ LSB Referência Real ½ LSB 1 LSB 1½ LSB ¾ LSB 1 LSB Referência Ideal ¾ LSB

(37)

Um valor positivo de DNL implica que o código é maior que 1 LSB, enquanto um valor negativo de DNL implica que o código é menor que 1 LSB.

O erro de quantiza¸cão ideal é calculado considerando-se uma pdf uniforme como expressa pela equa¸cão (2.1). Considerara-se que o ADC tem um desvio DNL médio (ε), normalmente expressado como uma porcentagem LSB, a pdf do erro de quantiza¸cão é expressa como segue:

Pq(q) =

1

δ (1 + ε); |q| ≤

δ (1 + ε)

2 (2.13)

Seguindo a an´alise realizada em (2.2) e (2.5), a SNR devida aos erros de quantiza¸c˜ao (SNRD)

pode ser expressa como:

SNRD = σ2 x σ2 r min = σ 2 x3 2−2R_x2 max(1 + ε) 2 = 3 22R (1 + ε)2f2 l (2.14) Finalmente para um sinal senoidal (fl =

√

2) o erro de quantiza¸c˜ao devido a erros est´aticos ´ e dado por SNRD(dB) = 10log10 3 2 2R 1 + ε 2! . (2.15)

Note-se que para o desvio DNL nulo (ε = 0), a expressão (2.15) se reduz à equa¸cão (2.9). Se o desvio DNL excede um LSB, há a possibilidade de que o quantizador se torne não-monotônico. Isto significa que a magnitude de sa´ıda fica menor para um aumento na entrada. Outra pos-sibilidade são as perdas de códigos como é mostrado na Figura 2.5. Em geral, estes códigos faltantes não representam grandes problemas nas aplica¸cões dos ADCs. A análise de códigos faltantes está inclu´ıda na análise de desempenho DNL.

N˜ao linearidade integral (integral nonlinearity )

A não linearidade integral (INL) é resultado de erros DNL cumulativos e especifica o quanto a fun¸cão de transferência total se desvia da resposta linear, como é mostrado na Figura 2.6.

Existem duas formas de expressar o INL máximo, dependendo da defini¸cão da resposta linear. A primeira forma utiliza o método de pontos finais (end-point ), onde a resposta linear ´

e a linha ideal entre os pontos finais (representada por uma linha tracejada, vide Figura 2.6). Neste caso a não linearidade é determinada calculando-se o desvio da fun¸cão de transferência linear conseguida por cada código. A segunda forma utiliza o método de melhor ajuste (best-fit ), onde a resposta linear é conseguida manipulando o ganho de erro e deslocando para a fun¸cão de transferência (representada por uma linha pontilhada, vide Figura 2.6), equilibrando os desvios positivos e negativos.

2.2 Raz˜

ao sinal-ru´ıdo devido ao jitter durante a

amos-tragem

O teorema de amostragem de Shannon-Nyquist assume uma amostragem peri´odica. A vari-a¸c˜ao do instante ideal de amostragem caracteriza um jitter de tempo.

(38)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 16 0 1 2 3 4 5 6 7 8 _{V (V)} Código de saída 111 110 101 100 011 010 001 000 2.25 LSB Step = 1.25 LSB DNL in Código Faltante

Figura 2.5: C´odigo faltante devido a uma DNL grande.

0 1 2 3 4 5 6 7 Valor de Saída Código de Saída 111 110 101 100 011 010 001 000 Melhor ajuste ½ LSB Pontos finais ¼ LSB

(39)

Esta varia¸cão no tempo de amostragem gera um erro de tensão como é mostrado na Figura 2.7. Esta varia¸cão é chamada de jitter (ou flutua¸cão) e é medida por valor rms em unidades de segundos [14].

Sinal de relógio Flutuação durante

o amostragem Erro devido a flutuações Entrada analógica

t 

v



Figura 2.7: Efeitos do jitter durante a amostragem.

2.2.1 An´

alise do jitter no dom´ınio do tempo

Os efeitos do jitter de tempo de um conversor A/D podem ser previstos pela análise de um sinal senoidal real cont´ınuo no tempo com amplitude unitária [15], utilizando uma frequência fi

e onde Ω = 2πfi:

v (t) = sin (2πfit) = sin (Ωt) (2.16)

Este sinal ´e amostrado com uma taxa de amostragem de fs = _T1. Considerando N amostras,

o instante de amostragem nominal pode ser expresso como segue:

tn= nT, n = 0, 1, 2, ..., N − 1. (2.17)

N˜ao obstante, devido aos efeitos do jitter de tempo, erros s˜ao introduzidos no instante de amostragem como segue:

tn = nT + J (n) , n = 0, 1, 2, ..., N − 1 (2.18)

(40)

Assim, o sinal senoidal amostrado ´e dado por:

v (t) = sin (Ω (nT + J (n))) = sin (ωn + ΩJn) , n = 0, 1, 2, ..., N − 1 (2.19)

onde ω = ΩT .

Devido ao jitter de tempo, cada per´ıodo de amostragem é variante, como é mostrado na Figura 2.8, portanto o per´ıodo da i-ésima amostra é dado por

Ti = T + δi (2.20)

onde, δi, i = 0, 1, 2, ..., N − 1, podem ser consideradas vari´aveis aleat´orias gaussianas

indepen-dentes e identicamente distribu´ıdas.

i

T





T





_i_₁

Figura 2.8: Forma de onda de um relógio instável, com per´ıodo nominal T . Cada variável aleatória é considerada de média zero, variância σ2

δi e pdf sim´etrica. Ent˜ao

tn = nT + J (n) = nT + n X i=0 δi, n = 0, 1, 2, ..., N − 1 (2.21) E consequentemente: J (n) = n X i=0 δi, n = 0, 1, 2, ..., N − 1 (2.22)

O sinal senoidal real incluindo o jitter (vjitter(n)) ´e expresso pela equa¸c˜ao (2.19), e o sinal

senoidal livre de erros (videal(n)) ´e expresso pela equa¸c˜ao (2.16). Portanto, o erro no dom´ınio

do tempo devido ao jitter ´e dado por:

ξ (n) = vjitter(n) − videal(n) , n = 0, 1, 2, ..., N − 1. (2.23)

O sinal ξ (n) é equivalente a um ru´ıdo devido ao jitter adicionado ao sinal senoidal ideal. Portanto, a potência do ru´ıdo é dada por:

Pnoise = 1 NE "_{N −1} X n=0 |ξ (n)|2 # = 1 N N −1 X n=0 E|ξ (n)|2 (2.24)

(41)

Seguindo a an´alise feita em [15], a potˆencia de ru´ıdo pode ser expressa como:

Pnoise = 1 N N −1 X n=0 E1 − ejΩJ (n) = 1 N N −1 X n=0 1 − EejΩJ (n) (2.25) Jitter de abertura

O jitter de abertura é comumente modelado como um processo gaussiano branco estaci-onário. É suposto que as varia¸cões no tempo da amostragem (Jap) são variáveis gaussianas

aleatórias independentes e identicamente distribu´ıdas com média igual a zero e variância σ_ap2 . A fun¸cão caracter´ıstica do jitter de abertura pode ser calculada como:

Ee±jΩJap(n) = e−2π2fi2σap2 (nT ) _(2.26) Devido ao fato de que o jitter de abertura é um processo estacionário, a fun¸cão caracter´ıstica não depende do instante de amostragem nT . Usualmente, o processo do jitter de abertura é caracterizado por σap, que é chamado valor rms do jitter de abertura.

Jitter de rel´ogio

O jitter de relógio é causado pelo ru´ıdo de fase do oscilador. Isto é devido ao fato de que o ru´ıdo de fase e o jitter de relógio são duas maneiras de analizar um mesmo fenômeno. Em [16] foi mostrado que o ru´ıdo de fase de um oscilador free running pode ser modelado por um processo de Wiener, que é um processo com incrementos estacionários independentes. Estas varia¸cões são modeladas como um incremento acumulativo como segue:

Jclk(n) = n

X

i=0

δi (2.27)

Os incrementos δi são variáveis gaussianas aleatórias independentes e identicamente

distri-bu´ıdas com média igual a zero e variância σ_δ2_i = cT . Portanto, a variância de cada amostra Jclk(n) é dada por:

σ_clk2 (nT ) = E|Jclk(n)|2 = cnT (2.28)

onde c é a constante de ru´ıdo de fase e T é o per´ıodo de relógio. O produto cT é a variância do ciclo do jitter e √cT é um parâmetro do gerador de relógio conhecido como valor rms do ciclo do jitter.

Utilizando o modelo do jitter acumulativo, a fun¸c˜ao caracter´ıstica devido ao jitter de rel´ogio pode ser calculada por:

Ee±jΩJclk(n) = e−2π2fi2σ 2

clk(nT ) = e−2π 2_f2

(42)

2.2.2 SNR devida aos componentes do jitter

A partir das equa¸cões (2.29) e (2.25), a SNR devida ao jitter de relógio é calculada por

SNRclk(dB) = 10log10     1/₂ 1 N N −1 P n=0 1 − e−2π2_f2 Iσclk2 (nT )     = 10log₁₀     N 2 N −1 P n=0 1 − e−2π2_f2 icnT     (2.30) Da mesma forma, a partir das equa¸c˜oes (2.26) e (2.28), a SNR devida ao jitter de abertura ´ e calculada por SNRap(dB) = 10log10     1/₂ 1 N N −1 P n=0 1 − e−2π2fi2σ2ap     = 10log₁₀   1 21 − e−2π2f2 iσap2   (2.31)

2.2.3 An´

alise para sinais peri´

odicos reais

Em [17], é feita uma análise extensa do jitter de relógio e do jitter de abertura para qualquer sinal de entrada real periódico. Tal equacionamento conduz ao cálculo da SNR devida ao jitter baseada na densidade espectral de potência (Sss(f )) do sinal de entrada s (t), conforme segue

SNRJ(dB) = 10log10     R∞ −∞Sss(f ) df 2 N N −1 P n=0 R∞ −∞Sss(f ) (1 − E [ejΩJ (n)]) df     (2.32)

A partir das equa¸c˜oes (2.26) e (2.29) obtemos:

SNRap(dB) = 10log10 R∞ −∞Sss(f ) df 2R_−∞∞ Sss(f ) 1 − e−2π 2_f2_σ2 ap df ! (2.33) SNRclk(dB) = 10log10     R∞ −∞Sss(f ) df 2 N N −1 P n=0 R∞ −∞Sss(f ) (1 − e−2π 2_f2_cnT ) df     (2.34)

A densidade espectral de potˆencia de um sinal senoidal s (t) = cos (2πfit) ´e

SSS(f ) =

1

4[δ (f − fi) + δ (f + fi)] (2.35)

(43)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 21 SNRap(dB) = 10log10      ∞ R −∞ δ (f − fi) df + ∞ R −∞ δ (f + fi) df 2 ∞ R −∞ δ (f − fi) 1 − e−2π 2_f2_σ2 ap df + ∞ R −∞ δ (f + fi) 1 − e−2π 2_f2_σ2 ap df      = 10log₁₀   1 21 − e−2π2fi2σap2  , (2.36)

o qual ´e o mesmo resultado dado em (2.31).

Igualmente, substituindo (2.35) em (2.34), temos:

SNRclk(dB) = 10log10      1 4 ∞ R −∞ (δ (f − fi) + δ (f + fi)) df 2 N N −1 P n=0 1 4 ∞ R −∞ (δ (f − fi) + δ (f + fi)) (1 − e−2π 2_f2_cnT ) df      = 10log₁₀     N 2 N −1 P n=0 1 − e−2π2f2 icnT     , (2.37)

o qual ´e o mesmo resultado dado em (2.30).

2.3 Ru´ıdo eficaz intr´ınseco do conversor ADC para

en-trada nula

Para esta medida, coloca-se uma entrada nula e constrói-se um histograma dos códigos digi-tais de sa´ıda. A partir do histograma, determina-se o desvio padrão do ru´ıdo sendo especificado em termos do valor eficaz LSB.

O valor rms de tens˜ao plena senoidal e dada por VFS rms =

Vpp

2√2 =

2RVLSB

2√2 (2.38)

onde Vpp é o valor máximo pico a pico da entrada. Então, a SNR expressa-se como

SNRN(dB) = 20log10 2R_V LSB 2√2VNOISE rms (2.39) Finalmente, a SNRN pode ser calculada pela equa¸c˜ao (2.40), utilizando o ru´ıdo de entrada

e o n´umero de bits do conversor.

SNRN(dB) = −20log10 " 2√2VNrms 2R # (2.40) onde VNrms = VNOISErms_V_LSB ´e expresso em valor eficaz LSB.

(44)

2.4 Raz˜

ao sinal-ru´ıdo total

Uma SNR total (SNRTOTAL) pode ser expressa pela equa¸c˜ao abaixo, que combina os erros

baseado na raiz da soma de quadrados (RSS - Root of sum of squares), normalizada em rela¸c˜ao `

a faixa dinˆamica digital do ADC.

A SNR total (SNRTOTAL) inclui diversas origens de ru´ıdo a saber: a limitante intr´ınseca

devida ao erro de quantiza¸c˜ao mais a DNL (SNRD), a limita¸c˜ao do ru´ıdo eficaz de entrada nula

(SNRN), a limita¸c˜ao devido ao jitter de abertura (SNRap) e o jitter de rel´ogio (SNRclk).

SNRTOTAL(dB) = 1.76 − 20log10 21 − e−2π2f2 iσ2ap +_N2 N −1 P n=0 1 − e−2π2f2 icnT + 1+ε 2R 2 +2 √ 2VNrms 2R 2 1 2 (2.41) onde: fi é a frequência de entrada senoidal analógica, σap é o valor rms do jitter de abertura,

N é o número de pontos de amostragem, c é a constante de ru´ıdo de fase, T é o per´ıodo de amostragem, ε é o desvio DNL médio do conversor, R é a resolu¸cão do conversor e VN rms é o

ru´ıdo eficaz de entrada do conversor.

2.5 Raz˜

ao sinal-ru´ıdo mais distor¸

c˜

ao

Uma das métricas mais importantes na análise de desempenho de conversores AD é chamada SINAD (Signal-to-Noise Ratio plus Distortion). Usando como entrada a potência da senóide próxima da escala plena do ADC, a potência do ru´ıdo é computada em todos os pontos da FFT, exceto o valor DC. É uma prática comum excluir até 8 pontos acima do DC para evitar componentes de fuga espectral.

Essa medida inclui o efeito de todos os tipos de ru´ıdos, a distor¸c˜ao e harmˆonicas introduzidas pelo conversor.

O erro rms da distor¸cão harmônica é dada por rms = 1 N s X k6=0,J,N −J |X(k)|2 _(2.42)

onde a frequˆencia do tom de entrada ´e definida por J fs/N para J inteiro.

A métrica SINAD é a taxa entre o valor rms da senóide de entrada e o ε, usualmente expressa em dBc. Os fabricantes comumente tra¸cam a SINAD em fun¸cão da frequência para evidenciar a degrada¸cão do dispositivo em altas frequências [8], dado que esta métrica busca uma avalia¸cão completa do ADC (em que se inclui todos os tipos de ru´ıdos e distor¸cões).

2.6 N´

umero efetivo de bits

Não existe uma defini¸cão comum do número efetivo de bits do conversor (ENOB) [9]. Aqui ´

e empregada a defini¸c˜ao proposta pelo IEC [18], na qual a ENOB ´e calculada diretamente da SINAD conforme segue:

(45)

ENOB = SINAD − 1.76

6.02 (2.43)

Esta métrica representa um limite prático da resolu¸cão do conversor ADC devido ao ru´ıdo inerente e erros de não linearidade, e visa especificar o número efetivo de bits do sinal digitali-zado, dando a precisão do ADC para uma frequência e taxa de amostragem espec´ıficas.

Esta equa¸cão é facilmente calculada substituindo-se a SINAD em (2.9) e resolvendo a mesma para R, onde se assume uma entrada em escala plena (FS, full-scale). Para compensar qualquer atenua¸cão no sinal de entrada aplicada para evitar o grampeamento, deve ser empregada a seguinte normaliza¸cão da amplitude de entrada pelo valor em escala plena:

ENOB = SINAD − 1.76 + 20 log (

AFS

Ain)

6.02 (2.44)

onde AF S ´e a amplitude em escala plena e Ain ´e a amplitude de entrada.

2.7 Faixa dinˆ

amica livre de esp´

urios

Em comunica¸cões sem fio, uma das métricas mais importantes é a SFDR (Spurious Free Dynamic Range). Ela é definida com a razão do valor rms da senóide de entrada para o valor rms do pico do espúrio mais acentuado. Ela pode ser expressa em rela¸cão à amplitude relativa do sinal de entrada (dBc) ou do valor full-scale do ADC (dBFS).

Esta métrica revela a faixa dinâmica dentro da banda do ADC, o que representa qual é o menor sinal que pode ser distinguido de um ru´ıdo interferente. A Figura 2.9 (reproduzida de [1]), ilustra a métrica SFDR em que o 3o _harmˆ_{onico define uma SFDR aproximada de 78 dB.}

Em projetos bem concebidos, tal sinal espúrio será harmônico da portadora de entrada [19].

2.8 Distor¸

c˜

ao harmˆ

onica total

A distor¸cão harmônica total (THD) é a taxa do valor rms da senóide de entrada sobre o valor médio das primeiras harmônicas principais produzidas pelo conversor analógico digital. Um número prático de harmônicas é seis de acordo com [8], mas o padrão do IEEE usa outro valor default [20].

Embora a quantidade de harmônicas consideradas no cálculo possa variar, as distor¸cões da primeira e segunda harmônica são comumente especificadas pelos fabricantes, dado que em geral estas são as mais relevantes.

Esta métrica é relevante porque ela mede as não linearidades intr´ınsecas do conversor, bem como aquelas do circuito de condicionamento do sinal. Para instrumenta¸cão de alta-velocidade e aplica¸cões de RF, esta é a figura de mérito mais importante, uma vez que ela inclui as distor¸cões fora da banda de opera¸cão.

(46)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 24 20 0 -20 -40 -60 -80 -100 -120 -140 -160 0 10 20 30 40 50 A m p lit u d e e m R e la çã o à E sc al a P le n a (d B c) SFDR (dBc) Nível médio de ruído de fundo Amplitude do sinal de entrada

Frequência (MHz) Frequência do Sinal de Entrada 2º 3º 4º 5º 6º

Figura 2.9: SFDR a partir do pior espúrio em rela¸cão à portadora (adaptada de [1]).

2.9 Distor¸

c˜

ao de intermodula¸

c˜

ao

A distor¸cão de intermodula¸cão (IMD) visa a caracteriza¸cão da linearidade de circuitos da cadeia de aquisi¸cão, tais como amplificadores, misturadores (mixers) ou outro componente de radiofrequência (RF).

As distor¸cões por intermodula¸cão dos componentes espectrais podem ocorrer nas somas e diferen¸cas de frequências de todos os poss´ıveis múltiplos inteiros dos tons das frequências de entrada [21].

Quando estes dois tons estão relativamente próximos, pode-se observar intermodula¸cão de segunda e terceira ordem. Estes produtos podem ocorrer nas frequências de segunda ordem f1+ f2, f2− f1, de terceira ordem 2f1+ f2, 2f2+ f1, 2f2− f1, 2f1− f2, e assim sucessivamente.

Os produtos de IMD de terceira ordem nas diferen¸cas de frequˆencias, 2f2 − f1 e 2f1 − f2,

podem ser problemáticos devido ao fato de que são dif´ıceis de filtrar, como é mostrado na Figura 2.10.

A distor¸c˜ao por intermodula¸c˜ao de segunda ordem pode ser calculada por: IMD = 10 log V 2 ++ V2− V2 1 + V22 , (2.45)

onde V1 e V2 s˜ao as amplitudes rms das senoides de entrada, V+ e V− s˜ao as amplitudes rms

(47)

Cap´ıtulo 2. Métricas de Avalia¸cão de Desempenho dos Conversores Analógico-Digitais 25 1 4 5 6 7 10 11 12 15 16 17 18 2 Frequência [MHz] A m p lit u d e 1 f f2 2 1 f f 1 2 2f f 2f₂f₁ 2f1 2f2 2 1 f f 1 3f 1 2 2f f 2 1 2f f 2 3f 3 2 2 3 3 3 3 Produtos de intermodulação de segunda ordem Produtos de intermodulação de terceira ordem

(48)

Cap´ıtulo

3

Simula¸c˜

oes Num´ericas

Foi apresentado no cap´ıtulo anterior as principais m´etricas de desempenho dos conversores anal´ogico-digitais.

A primeira se¸cão deste cap´ıtulo descreve as considera¸cões no cálculo da FFT. A segunda se¸cão descreve uma simula¸cão numérica de desempenho de jitter. Finalmente, a terceira se¸cão descreve simula¸cões de um conversor A/D prático. As simula¸cões foram realizadas integramente em MATLAB.

3.1 Considera¸

c˜

oes no c´

alculo da FFT

A transformada r´apida de Fourier (FFT) ´e uma ferramenta poderosa para medir e analisar sinais.

O primeiro ponto a se considerar na simula¸cão numérica são as especifica¸cões básicas do conversor. As principais especifica¸cões são a resolu¸cão (R), o comprimento (N ) da FFT e a frequência de amostragem (fs).

A resolu¸cão dos conversores A/D indica o número de n´ıveis de sa´ıda que o sinal pode ser quantizado. Esta pode ser representada de várias maneiras: em valor de bit menos significa-tivo (LSB), partes por milhão de escala plena (ppm FS), milivolts (mV), etc. Usualmente é representado em número de bits.

No cálculo da FFT, as linhas de frequência estão espa¸cadas em intervalos de fs/N ,

comu-mente conhecido como FFT bin (representado por um numero inteiro k). Estas s˜ao ilustradas na Figura 3.1.

A amostragem coerente garante que a potência do sinal computado pela FFT está repre-sentado por um FFT bin, assumindo-se a amostragem de um único tom [22]. A amostragem coerente refere-se à uma rela¸cão entre a frequência de entrada (fin), a frequência de

amostra-gem (fs), o n´umero de amostras (N ) e o n´umero de per´ıodos (M ) no conjunto amostrado. Esta

rela¸cão é representada pela seguinte equa¸cão:

N fs= M fin (3.1)

onde M é um número inteiro e para as medidas preferencialmente um número primo (com exce¸cão do número dois). Isso garante que as mesmas amostras da FFT não serão repetidas em

(49)

Cap´ıtulo 3. Simula¸c˜oes Num´ericas 27 Frequência (hz) A m p lit u d e (d b ) Bin= 2 s f 4 s f Escala Completa (0 db FS) Ruído de Fundo Nível rms do Ruído de Quantização s f N SNR(dB)

 

Ruído de Fundo SNR 10 log 2

N

db  

  _{ }

 

Figura 3.1: Representa¸c˜ao no dom´ınio da frequˆencia do sinal. janelas adjacentes.

Com a finalidade de determinar o desempenho de um ADC é necessário garantir a quantidade máxima de fases de entrada diferentes que são amostradas pelo ADC e de ser poss´ıvel obter pelo menos uma amostra por cada código do ADC. Levando isso em conta, são calculadas as frequências das senóides a serem avaliadas. Um algoritmo para o cálculo da frequência ótima da senoide é descrita em [23].

As fun¸cões de janelamento são comuns na análise do FFT. As janelas têm caracter´ısticas diferentes, por isso, é necessário escolher uma fun¸cão de janela apropriada e escaloná-la adequa-damente.

O vazamento espectral pode distorcer as medi¸c˜oes, selecionando-se uma fun¸c˜ao de janela-mento adequada, os efeitos do vazajanela-mento espectral podem ser minimizados [22].

3.2 Simula¸

c˜

ao num´

erica de desempenho

As principais métricas de avalia¸cão de desempenho foram revistas no Cap´ıtulo 2. A SNR total é calculada a partir de (2.41), a qual está em fun¸cão das várias fontes de ru´ıdo. Primeiro, detalharemos a simula¸cão da razão sinal-ru´ıdo devida ao jitter (SNRJ), incluindo a simula¸cão do

ru´ıdo de fase gerado por um sistema PLL. Em seguida, calcularemos a razão sinal-ru´ıdo devido aos erros de quantiza¸cão incluindo erros estáticos (SNRD) e, finalmente, a razão sinal-ru´ıdo

total.

3.2.1 An´

alise da SNR devida ao jitter

Como foi mostrado no Cap´ıtulo 2, a SNR devida ao jitter de abertura e o jitter de rel´ogio tˆem o mesmo comportamento, mais com fontes diferentes. A partir de (2.31), notamos que

(50)

Cap´ıtulo 3. Simula¸c˜oes Num´ericas 28

a SNR devida ao jitter de abertura depende unicamente da sua variância. Isto é calculado de forma diferente da SNR devida ao jitter de relógio, calculado por (2.32), que depende da constante de ru´ıdo de fase do oscilador, do per´ıodo do relógio e da quantidade de amostras. Modelamento do ru´ıdo de fase de PLL

A malha de captura de fase (PLL, Phase-Locked Loop) é uma das constru¸cões básicas nos sistemas de eletrônica moderna. Os PLL são amplamente utilizados em diversas finalidades, entre elas sincroniza¸cão, demodula¸cão coerente, redu¸cão de ru´ıdo, redu¸cão de jitter e na s´ıntese de novas frequências que são múltiplas de uma frequência de referência, para a gera¸cão de sinais de relógios.

Os PLL analógicos são constitu´ıdos por um detector de fase (PFD, phase/frequency detector ), um filtro da malha (LF, loop filter ), um oscilador controlado por tensão (VCO, voltage-controlled oscillator ) e um divisor de frequência (FD, frequency divider ) colocado em realimenta¸cão nega-tiva na configura¸cão de circuito fechado. A estrutura básica do PLL é representada pela Figura 3.2. Detector de Fase Filtro de Malha Oscilador Controlado por Tensão Divisor de Frequência ref



_out out

N



1 N

D

K

_{F s}

 

K

O

s

Figura 3.2: Estrutura b´asica do PLL.

A densidade espectral de potˆencia de fase de faixa lateral dupla do ru´ıdo de fase de sa´ıda(ϕout)

pode ser representada pela seguinte equa¸c˜ao Sϕout = k0+ k1 f + k2 f2 + k3 f3 + k4 f4 (3.2)

onde k0 modela o ru´ıdo térmico (representado pela região de inclina¸cão 0 dB/dec), o segundo

termo k1/_f modela o ru´ıdo flicker (representado pela região de inclina¸cão -10 dB/dec) e assim por diante a inclina¸cão sofre varia¸cões, como é mostrado na Figura 3.3.

Cada modelo de fonte de ru´ıdo no PLL contém diferentes regiões de inclina¸cão, como foi mostrado por Kroupa em [24]. Esses modelos são expressos pelas seguintes equa¸cões:

Sϕref = k0 + k1 f + k2 f2 + k3 f3 (3.3)

(51)

Cap´ıtulo 3. Simula¸c˜oes Num´ericas 29 White Phase Flicker Phase White FM Flicker FM Random Walk FM Phase 0 f 1 f 2 f 3 f 4 f

Frequência Escala Logarítmica S

Figura 3.3: Comportamento do ru´ıdo de fase de faixa lateral dupla.

Sϕdiv = k0+ k1 f (3.4) Sϕpfd = k0+ k1 f (3.5) Sϕvco = k0+ k2 f2 + k3 f3 (3.6)

Para um filtro de malha de segunda ordem (PLL do tipo 2), temos

Sϕfil = 4KT RI (3.7)

onde K é a constante de Boltzman, T é a temperatura absoluta em Kelvin e RI é a resistência

do filtro do PLL tipo 2.

Fontes de ru´ıdo de fase em sistemas PLL

Nos sistemas PLL cada etapa introduz um ru´ıdo e para isto é considerada uma fonte de ru´ıdo, conforme é mostrado na Figura 3.4. Para o cálculo do ru´ıdo da sa´ıda do PLL consideramos que a potência de ru´ıdo gerada nas etapas individuais são pequenas em rela¸cão à potência efetiva da portadora. Todos os efeitos na sa´ıda são somados para gerar o ru´ıdo total do sistema.

A fun¸c˜ao de transferˆencia do la¸co mostrado na Figura 3.4 pode ser descrita como segue: H (s) = Forward Gain

1 + Loop Gain (3.8)

onde o ganho do la¸co é o produto de todas as fun¸cões de transferência no mesmo (G) G = KDF (s) K0 s 1 N = ZF (s) s (3.9)

(52)

Cap´ıtulo 3. Simula¸c˜oes Num´ericas 30 Detector de Fase Filtro de Malha Oscilador Controlado por Tensão Divisor de Frequência 1 N D K _{F s}

 

KO s Gerador de Referência ref S_ S__pfd S__fil Svco out S_ div S_ 1 ₃ 2 5 4

Figura 3.4: Diagrama de blocos do PLL com as fontes de ru´ıdo aditivo. onde:

Z = KDK0

N (3.10)

O filtro de malha de segunda ordem (PLL do tipo 2) consiste de um filtro passivo RC, com uma fun¸c˜ao de transferˆencia da seguinte forma

F (s) = VP D IP D = RI+ 1 sCI (3.11) Portanto, as fun¸c˜oes de transferˆencia de la¸co fechado com ponto de sa´ıda (ϕout), como foi

mostrado na Figura 3.4, s˜ao as seguintes: H15(s) = ϕout ϕref = N 1 + _{ZF (s)}s (3.12) H25(s) = ϕout ϕdiv = − N 1 + _{ZF (s)}s (3.13) H35(s) = ϕout ϕpfd = 1 KD N 1 + _{ZF (s)}s (3.14) H45(s) = ϕout ϕfil = KO s + ZF (s) (3.15) H55(s) = ϕout ϕvco = s s + ZF (s) (3.16)

Finalmente, a densidade espectral de potência do ru´ıdo é calculada pela multiplica¸cão da densidade espectral de potência de entrada com a fun¸cão de transferência do la¸co fechado ao quadrado. Note-se que H15= −H25. Portanto, o ru´ıdo de fase total do PLL é dado por:

Sϕout = |H15| 2 Sϕref + |H25| 2 Sϕdiv + |H35| 2 Sϕpfd+ |H45| 2 Sϕfil + |H55| 2 Sϕvco = |H15| 2 Sϕref + Sϕdiv + |H35| 2 Sϕpfd+ |H45| 2 Sϕfil + |H55| 2 Sϕvco (3.17)

(53)

Cap´ıtulo 3. Simula¸c˜oes Num´ericas 31

Os ru´ıdos de fase produzidos pelo detector de fase e aqueles produzidos pelo divisor de frequência são dif´ıceis de medir devido aos baixos n´ıveis de ru´ıdos inseridos. Estes podem ser zerados quando N é pequeno [25]. A partir dessas considera¸cões, o ru´ıdo de fase pode ser calculado utilizando a seguinte equa¸cão:

Sϕout = |H15| 2 Sϕref + |H45| 2 Sϕfil + |H55| 2 Sϕvco (3.18)

Cada modelo de fonte de ru´ıdo contém diferentes regiões de inclina¸cão, portanto, suas carac-ter´ısticas são diferentes. Para o tra¸cado do ru´ıdo de fase de faixa lateral dupla foram utilizados os valores numéricos dos termos k detalhados na tabela 3.1, reproduzidos de [25]. Outros valores numéricos dos termos k podem ser encontrados em [24].

Tabela 3.1: Modelos de ru´ıdo para os diferentes blocos PLL

Ru´ıdo de referˆencia Sϕref

k0 = 10−15.8

k1 = 10−12.7

k2 = 10−9.86

k3 = 10−7.82

Ru´ıdo do divisor Sϕdiv

k0 = 10−15.5

k1 = 10−12.5

Ru´ıdo do detector de fase Sϕpfd

k0 = 10−14

k1 = 10−16

Ru´ıdo do VCO Sϕvco

k0 = 10−15.5

k2 = 10−3

k3 = 100.7

Ru´ıdo do filtro Sϕfil = 4KT RI

A partir dos dados da tabela é tra¸cada a Figura 3.5, onde é mostrada a rela¸cão do ru´ıdo de fase com respeito à frequência, as contribui¸cões do oscilador de referência, o filtro, o VCO e as fun¸cões de transferência do ru´ıdo de fase total.

Constante do ru´ıdo de fase

Na prática, geralmente estamos interessados na densidade espectral de potência em torno do primeiro harmônico (SSS(f ) para f em torno de f0). Portanto, o ru´ıdo de fase de banda lateral

´

unica L(fm) (em dBc/Hz) ´e definido por:

L(fm) = 10log10 SSS(fs+ fm) 2|X1| 2 (3.19) onde |X1| ´e o primeiro coeficiente da s´erie de Fourier.

Para valores pequenos de c (de (2.28)) e para 0 ≤ fm fs, a equa¸c˜ao foi aproximada por