Fonte Auxiliar Alimentada em Média Tensão Baseada na
Integração do Conversor Forward com Células de
Capacitor Chaveado
Rogério Luiz da Silva Júnior
Universidade Federal de Santa Catarina
Programa de Pós-Graduação em
Engenharia Elétrica
PROGRAMA DE PÓS–GRADUAÇÃO EM ENGENHARIA ELÉTRICA
Rogério Luiz da Silva Júnior
FONTE AUXILIAR ALIMENTADA EM MÉDIA
TENSÃO BASEADA NA INTEGRAÇÃO DO
CONVERSOR FORWARD COM CÉLULAS DE
CAPACITOR CHAVEADO
Florianópolis 2018
Silva Júnior, Rogério Luiz da
Fonte Auxiliar Alimentada em Média Tensão Baseada na Integração do Conversor Forward com Células de Capacitor Chaveado / Rogério Luiz da Silva Júnior ; orientador, Telles Brunelli Lazzarin, coorientador, André Luis Kirsten, 2018. 359 p.
Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós Graduação em Engenharia Elétrica, Florianópolis, 2018. Inclui referências.
1. Engenharia Elétrica. 2. Fonte auxiliar. 3. Conversor Forward. 4. Capacitor Chaveado. 5. Célula ladder. I. Lazzarin, Telles Brunelli. II. Kirsten, André Luis. III. Universidade Federal de Santa Catarina. Programa de Pós-Graduação em Engenharia Elétrica. IV. Título.
Aos meus pais, Carmen e Rogério, pelo total apoio e incentivo em todos os momentos da minha vida, bem como por todo carinho e amor. Serei eternamente grato pelo esforço de vocês em me propiciar acesso a excelente educação e qualidade de vida.
À minha noiva Maíra por todo amor, carinho, confiança e, principalmente, cobrança, como também pela ajuda e incentivo para a realização deste trabalho.
À minha irmã Francielle e meus familiares por todo suporte e alegria.
Aos meus queridos amigos e amigas de infância: Ana, Fábio, Gabriela, Gabriel e Nicholas; pelos momentos de descontração e anos de convivência, completando minha felicidade.
Ao professor Telles, que me deu a oportunidade de iniciar minhas atividades no INEP, ainda na graduação, como bolsista de iniciação científica. Certamente, o professor foi um grande motivador para eu me interessar pela área de pesquisa e, assim, ingressar no mestrado. Agradeço pela parceria, confiança e dedicação (tanto na orientação, quanto nas aulas) nestes 4 anos de convívio.
Aos meus amigos: Neilor Colombo Dal Pont, Victor Luiz Flor Borges e Delvanei Gomes Bandeira Júnior; pelos momentos de descontração e discussões técnicas.
Lúcio Steckling, Marcos Moccelini, Thiago Pereira, Douglas Haupt, Jéssika Melo, Edhuardo Grabovski, Felipe Berger e André Schling-mann; por tornar o INEP um ambiente muito agradável, afinal ele acaba se tornando nossa segunda casa, e por toda ajuda e troca de conhecimento. Com toda certeza vocês contribuíram na minha formação, muito obrigado.
Agradeço ao Instituto de Eletrônica de Potência (INEP), que é um centro de pesquisa reconhecido no âmbito nacional e internacional, pela excelente estrutura fornecida aos seus alunos, como a utilização de equipamentos de ponta, o que agrega muito valor a nossa formação técnica. Aos excelentes professores Telles Lazzarin, Roberto Coelho, André Kirsten, Marcelo Lobo, Samir Mussa, Gierri Waltrich, Arnaldo Perin e Denizar Martins, pelas aulas ministradas. Gostaria também de deixar meu agradecimento especial ao prof. Roberto, que possui uma didática incrível, dedicação inspiradora e sempre muito solicito e acessível para discussões. Deixo meu agradecimento a todos os funcionários do INEP, em especial ao Coelho e ao Pacheco, pelo suporte e ensinamentos na confecção dos protótipos.
À banca avaliadora pelo tempo dedicado a leitura deste trabalho, como também pelas discussões e contribuições dadas para a melhoria da dissertação.
Ao professor Ivo Barbi, pesquisador pioneiro da eletrônica de potência no Brasil, meu reconhecimento e admiração.
À Universidade Federal de Santa Catarina e ao Programa de Pós-Graduação em Engenharia Elétrica pela oportunidade de estudar em uma universidade pública de excelente qualidade.
Finalizo agradecendo ao CNPq e ao povo brasileiro, pois o financiamento de meus estudos advém de recursos públicos.
Este trabalho propõe um conversor cc-cc abaixador de alta taxa de conversão, o qual é uma estrutura híbrida obtida a partir da integração da célula a capacitor chaveado (SC) do tipo ladder com o conversor Forward. A estrutura foi concebida para fontes auxiliares de conversores de média tensão, que é uma aplicação que requer alta taxa de conversão. Em conjunto com a topologia, o trabalho também propõe uma metodologia de análise das células a capacitor chaveado baseada na solução das equações diferenciais que descrevem o circuito. A metodologia é aplicada à célula unitária, à estrutura ladder e ao conversor híbrido proposto, sendo que, com o emprego dela, obtém-se a resistência equivalente e os esforços de corrente das células SC para quaisquer modos de operação.
Um protótipo de 200 W com tensão de entrada de 2 kV, tensão de saída de 24 V, frequência de comutação de 100 kHz e com controle por corrente programada por meio do CI UC3845 foi implementado para a validação da estrutura. O rendimento obtido na potência nominal foi de 90,9%.
Palavras-chaves: Fonte auxiliar. Conversor Forward. Capacitor chaveado. Célula ladder.
This work proposes a high step-down ratio dc-dc converter based on the integration among ladder type switched capacitor cell with the Forward converter. This hybrid structure is suitable for auxiliary power supplies in medium voltage converters, where high step-down ratio are required. Along with the proposed converter, an analysis methodology of the switched capacitor cells based on the solution of the differential equations that describe the circuits are shown. The methodology is applied in the analysis of the basic switched capacitor cell (unitary gain), in the ladder type switched capacitor structure and in the proposed hybrid converter and, as a result of the proposed analysis methodology, the equivalent resistance and current stresses of the switched capacitor cells were obtained for any operation mode.
A prototype with rated power of 200 W, input voltage of 2 kV and output voltage of 24 V, switching frequency of 100 kHz and current programmed mode control applying the IC UC3845 was implemented to verify the structure. The efficiency was 90,9% at rated power.
Keywords: Auxiliary power supply. Forward converter. Switched capacitor. Ladder cell.
Figura 1.1 – Célula ladder a capacitor chaveado expansível. . 36 Figura 1.2 – Fonte auxiliar para um módulo de um conversor
MMC. . . 37 Figura 1.3 – (a) Célula ladder e conversor Forward a duas
cha-ves e (b) estrutura híbrida obtida pela integração dos conversores. . . 38 Figura 2.1 – (a) Célula unitária de capacitor chaveado, (b)
si-nais de comando dos interruptores S1 e S2. . . . 42
Figura 2.2 – Etapas de operação da célula unitária. (a) Estado topológico e (b) sinais de comando da primeira etapa de operação, (c) estado topológico e (d) sinais de comando da segunda etapa de operação. 43 Figura 2.3 – Formas de onda da corrente no capacitor chaveado
para os modos de operação cc, pc e nc. . . 44 Figura 2.4 – (a) Célula unitária, (b) e (c) modelos médios por
resistência equivalente. . . 45 Figura 2.5 – Curvas da resistência equivalente. (a) Função de
D com fsτ constante, (b) função de fsτ com D
constante. . . 47 Figura 2.6 – Resistência equivalente normalizada com
repre-sentação dos intervalos referentes aos modos de operação. . . 48
na fronteira entre os modos de operação. . . 50 Figura 2.8 – Célula unitária com indutância parasita. . . 51 Figura 2.9 – Efeito da indutância parasita na resistência
equi-valente para o modo nc em função da frequência de comutação. . . 52 Figura 2.10–Etapas de operação da célula unitária: (a) etapa
de carga do capacitor Csc, (b) etapa de descarga
do capacitor Csc, formas de onda das (c) tensões
e (d) correntes nos capacitores Csc e Co. . . 54
Figura 2.11–Simulação da célula unitária, do circuito simplifi-cado e do modelo de grandes sinais no PSIM. . . 55 Figura 2.12–Resultados de simulação. (a) Sinais de comando,
(b) tensão no capacitor chaveado, (c) tensão de saída, (d) correntes nos capacitores, (e) corrente de descarga do capacitor chaveado e (f) correntes na carga Ro nos circuitos original (IRo) e equivalente
(IRo,eq). . . 57 Figura 2.13–Etapas de operação da célula unitária: (a) etapa
de carga do capacitor Csc, (b) etapa de descarga
do capacitor Csc, formas de onda das (c) tensões
e (d) correntes nos capacitores Csc e Co. . . 59
Figura 2.14–Formas de onda nos capacitores Csc e Co: (a)
ten-sões e (b) correntes. . . 63 Figura 2.15–(a) Célula unitária e (b) circuito equivalente de
grande sinais. . . 67 Figura 2.16–Célula de comutação ladder. . . 68 Figura 2.17–Conversores obtidos a partir da célula ladder. (a)Tipo
Buck e (b) Tipo Boost. . . 69 Figura 2.18–(a) Conversor do tipo Buck-Boost obtido a partir
da célula ladder, (b) redesenho do conversor de maneira convencional e (c) sinais de comando. . . 70 Figura 2.19–Estados topológicos da estrutura tipo Buck-Boost.
(a) Etapa de carga do capacitor chaveado, (b) etapa de descarga do capacitor chaveado e (c) sinais de comando. . . 71
lula unitária e o conversor ladder do tipo Buck-Boost. (a) Tensão e (b) corrente no capacitor cha-veado, (c) tensão e (d) corrente no capacitor de saída. . . 72 Figura 2.21–Estados topológicos da estrutura tipo Boost. (a)
Etapa de carga do capacitor chaveado, (b) etapa de descarga do capacitor chaveado e (c) sinais de comando. . . 73 Figura 2.22–Resultados de simulação, comparação entre a
cé-lula unitária e o conversor ladder tipo Boost. (a) Tensão e (b) corrente no capacitor chaveado, (c) tensão e (d) corrente no capacitor de saída e (e) tensão na carga. . . 74 Figura 2.23–Estrutura ladder tipo Buck. (a) Estrutura, (b)
sinais de comando, estados topológicos das etapas de (c) carga e (d) descarga do capacitor chaveado Csc. . . 76
Figura 2.24–Formas de onda das tensões nos capacitores da estrutura ladder tipo Buck para o modo de carga completa. . . 77 Figura 2.25–(a) Estrutura ladder Buck sob análise, (b) corrente
imC e (c) formas de onda das tensões nos capacitores. 82 Figura 2.26–Resultados de simulação, comparação entre a
cé-lula unitária e a estrutura ladder tipo Buck. (a) Corrente no capacitor chaveado e (b) tensão de saída. . . 88 Figura 2.27–Modelos médios da estrutura ladder tipo Buck. . 90 Figura 2.28–Modelos médios da célula ladder. (a) Estrutura
tipo Boost, e seus modelos médios com (b) trans-formador hipotético e (c) refletido ao lado da carga, (d) estrutura tipo Buck, e seus modelos médios
com (e) transformador hipotético e (f) refletido ao lado da carga. . . 92
para a estrutura tipo Buck em função da razão cíclica para o modo de carga completa com fsτsc=
0, 1. . . 94 Figura 2.30–Comparação das resistências equivalentes obtidas
para a estrutura Buck em função da razão cíclica para diferentes valores de Kc. . . 95
Figura 2.31–Comparação das resistências equivalentes obtidas para a estrutura Buck em função do produto fsτsc
para diferentes valores de Kc com D = 0,5. . . . 96
Figura 2.32–Fluxograma da metodologia de solução das tensões nos capacitores. . . 99 Figura 2.33–Fluxograma da metodologia de solução das tensões
iniciais. . . 100 Figura 3.1 – (a) Estrutura híbrida proposta, (b) circuito do
con-versor Forward a dois interruptores e (c) circuito do conversor Forward a três interruptores. . . 102 Figura 3.2 – (a) Circuito do conversor Forward a 3
interrupto-res, (b) circuito equivalente refletido ao primário para análise estática e (c) sinais de comando dos interruptores. . . 104 Figura 3.3 – (a)-(e) Estados topológicos das etapas de operação
A, B, C, D e E, (f) formas de onda da tensão e corrente na dispersão e corrente no diodo D0
2. . . 105
Figura 3.4 – Formas de onda da análise estática: (a)-(b) sinais de comando dos interruptores, (c) tensão e corrente no indutor magnetizante, (d) tensão e corrente no indutor de dispersão, (e) tensão no diodo D0
2. . . 107
Figura 3.5 – Modelo médio de grandes sinais do conversor Forward.109 Figura 3.6 – Esboço da característica externa do conversor Forward.109 Figura 3.7 – Circuito equivalente do conversor Forward para o
cálculo de Lo e Co. . . 110
Figura 3.8 – Formas de onda Lo e Co. . . 111
diodos do conversor: (a) diodo D1, (b) diodo D2,
(c) interruptor iS2 e diodo DCf, (d) interruptores
S1 e S3. . . 117
Figura 3.11–Circuito equivalente para análise da comutação e da ressonância. . . 120 Figura 3.12–Etapas de operação na comutação. . . 121 Figura 3.13–Formas de onda com representação da
comuta-ção: (a) sinais de comando dos interruptores, (b) corrente no indutor de dispersão, (c) tensões nos interruptores S1 e S2, (d) tensão no interruptor
S3 e tensão no diodo Dcf. . . 122
Figura 3.14–Formas de onda com representação da comuta-ção: (a) sinais de comando dos interruptores, (b) corrente no indutor de dispersão, (c) tensão e cor-rente no interruptor S1, (d) tensão e corrente no
interruptor S3, (e) tensão no interruptor S2, (f)
tensão no diodo Dcf. . . 126
Figura 3.15–Etapas de operação D, E1, E2 e F. . . 127 Figura 3.16–Formas de onda com representação da comutação
e da ressonância: (a) sinais de comando dos in-terruptores, (b) corrente no indutor de dispersão, (c) tensão nos interruptores S1 e S2, (d) tensão
no interruptor S3 e no diodo Dcf, (e) tensão e
corrente no indutor magnetizante, (f) corrente no primário do transformador. . . 129 Figura 3.17–Análise da etapa ressonante: (a) circuito de base,
(b) circuito equivalente da etapa E1 e (c) plano de fase. . . 130 Figura 3.18–Conversor Buck para estudo do controle CPM.
(a) Estrutura em malha fechada, (b) sinais nas portas S e R do flip-flop, (c) sinal de comando do interruptor Sb e (d) corrente iLs medida, amostra da corrente no interruptor Sb e sinal de controle vc.133
Figura 3.19–Diagrama de blocos do controle CPM do conversor Buck em malha fechada. . . 135
malha de corrente do controle CPM incluindo a rampa de compensação e (b) diagrama de blocos da malha de corrente. . . 137 Figura 3.21–Formas de onda da corrente medida (iLs) em
re-gime permanente e perturbada (˜iLs,p), do sinal de controle (ic) e da rampa de compensação (rc). . . 137
Figura 3.22–Formas de onda para modelagem da malha de corrente. (a) Variáveis em função do tempo e (b) variáveis em um ponto de operação sob efeito de uma perturbação. . . 139 Figura 3.23–Formas de onda (a) da corrente no indutor
per-turbada e em regime permanente, (b) do trem de pulsos discretos da perturbação ˜iLs[n], (c) da evolução da perturbação ˜iLs no tempo e (d) sua representação por ZOH. . . 142 Figura 3.24–Circuito do conversor Forward com a estratégia
de controle CPM. . . 145 Figura 3.25–Formas de onda em regime permanente das
corren-tes (a) medida via resistor shunt, (b) no indutor Lo
e (c) da corrente magnetizante (iLm), e (d) tensão sobre o diodo D2. . . 146
Figura 3.26–Modelo médio de pequenos sinais do conversor Forward. . . 147 Figura 3.27–Diagrama de blocos para compensação da tensão
de saída do conversor Forward através do controle CPM. . . 150 Figura 3.28–Diagrama de blocos completo para compensação
da tensão de saída do conversor Forward através do controle CPM com a malha de feedforward. . . 151 Figura 3.29–Simulação realizada no PSIM para a validação das
plantas obtidas e da malha de corrente do controle CPM. . . 154
cíclica. (a) Formas de onda da corrente no indutor do circuito comutado e do modelo médio e (b) tensão de saída do circuito comutado e modelo médio. . . 155 Figura 3.31–Resultados de simulação de um degrau de
referên-cia do sinal de controle com foco na resposta em alta frequência. (a) Formas de onda da corrente no indutor do circuito comutado e do modelo médio e (b) tensão de saída do circuito comutado e modelo
médio. . . 156 Figura 3.32–Resultados de simulação de um degrau de
referên-cia do sinal de controle com foco na resposta em baixa frequência. (a) Formas de onda da corrente no indutor do circuito comutado e do modelo mé-dio e (b) tensão de saída do circuito comutado e modelo médio. . . 157 Figura 3.33–Resultado de simulação de um degrau de referência
do sinal de controle. Formas de onda em tensão das correntes ponderadas pelo resistor Rcs e refletidas
ao primário. . . 159 Figura 3.34–Diagrama de Bode do modelo médio e do circuito
comutado do conversor Forward obtido por simu-lação. . . 160 Figura 4.1 – (a) Circuito ideal do conversor Forward híbrido a
capacitor chaveado, (b) circuito equivalente e (c) sinais de comando. . . 164 Figura 4.2 – Etapas de operação. Estado topológico referente
a etapa de (a) carga e (b) descarga do capacitor chaveado. . . 165 Figura 4.3 – Circuitos equivalentes das etapas de (a) carga e
(b) descarga do capacitor chaveado. . . 166 Figura 4.4 – (a) Circuito equivalente do conversor híbrido (b)
corrente no diodo D0
1, (c) corrente nos
interrupto-res S2 e S3 e (d) tensões nos capacitores Csc, Cd1
ração do conversor híbrido e (b) modelo médio de grandes sinais do estágio a capacitor chaveado. . 181 Figura 4.6 – Resistência equivalente do estágio a capacitor
cha-veado do conversor híbrido em função (a) da razão cíclica e (b) do produto fsτsc. . . 183
Figura 4.7 – (a) Circuito equivalente do conversor híbrido, (b) estado topológico análogo a primeira etapa de ope-ração do conversor híbrido, (c) sinal de comando do interruptor S5, (d) corrente no interruptor S5,
(e) tensão sobre o diodo D2 e (f) modelo médio de
grandes sinais do conversor híbrido. . . 185 Figura 4.8 – Simulação desenvolvida no PSIM da estrutura
hí-brida proposta e do modelo equivalente obtido. . 187 Figura 4.9 – Formas de onda obtidas por simulação (a) e (b) e
deduzidas analiticamente (c) e (d) das tensões e correntes nos capacitores Csc, Cd1e Cd2. . . 188
Figura 4.10–Formas de onda obtidas por simulação para vali-dação da resistência equivalente. Tensão de saída do modelo comutado e do modelo equivalente (a) para o ponto de operação com os dados da Ta-bela 4.1 com tensão de entrada de 800 V e (b) para o segundo ponto de operação com os dados da Tabela 4.3 com tensão de entrada de 80 V. . . 190 Figura 4.11–Estrutura híbrida generalizada para um número n
de células ladder com a estrutura básica destacada.192 Figura 4.12–Simulação desenvolvida no PSIM da estrutura
hí-brida composta por 2 células a capacitor chaveado para diferentes posições da integração com o está-gio Forward. . . 194 Figura 4.13–Formas de onda obtidas por simulação. (a)-(b)
cor-rentes e tensões nos capacitores Csc1 e Csc2 para
a estrutura simétrica e (c)-(d) correntes e tensões nos capacitores Csc1 e Csc2 para a estrutura
nos capacitores divisores Cd1, Cd2 e Cd3 na
estru-tura (a) simétrica e (b) assimétrica. . . 196 Figura 4.15–Formas de onda obtidas por simulação.
Corren-tes nos interruptores S1, S2, S3, S4, S5 e S6 na
estrutura (a) simétrica e (b) assimétrica. . . 197 Figura 5.1 – Circuito do conversor Forward híbrido a capacitor
chaveado desenvolvido com 4 células ladder. . . . 201 Figura 5.2 – Diagrama de blocos do controle CPM
implemen-tado com o CI UC3845. . . 203 Figura 5.3 – Carretel utilizado em resina Teflon. (a) Seção
trans-versal com cotas em mm e (b) foto do carretel. . 204 Figura 5.4 – Protótipo do conversor Forward híbrido a
capaci-tor chaveado. . . 210 Figura 5.5 – Protótipo do conversor Forward híbrido a
capaci-tor chaveado. . . 210 Figura 5.6 – Bancada com os equipamentos utilizados para a
realização dos ensaios. . . 211 Figura 5.7 – Formas de onda das tensões de entrada (Vi), no
primário (vp), no diodo D2 (vD2) e da corrente no
primário (ip) para Po= 215W. . . 212
Figura 5.8 – Formas de onda das tensões de entrada (Vi) e saída
(vo), e corrente de entrada (ii) e saída (io) para
Po= 204W. . . 213
Figura 5.9 – Formas de onda das tensões nos capacitores para Po= 215W. (a) Cd1, Cd2, Cd3 e Cd4 e (b) Cd2,
Cd3, Cd4 e Cd5. . . 214
Figura 5.10–Formas de onda das tensões nos interruptores para Po= 120W. (a) S1, S2, S3, S4 e (b) S7 S8, S9 e
S10. . . 216
Figura 5.11–Formas de onda das tensões nos interruptores S5,
S6 e S11 para Po= 120W. . . 217
Figura 5.12–Circuitos equivalentes na comutação. (a) Completo e (b) simplificado. . . 218 Figura 5.13–Formas de onda dos esforços e tensões de gatilho
dos interruptores S5 e S6 para Po= 120W com
indutor Lo e tensão sobre o interruptor S5 para
Po= 34W. . . 220
Figura 5.15–Formas de onda das correntes nos capacitores cha-veados Csc1, Csc2, Csc3 e Csc4 para Po= 215W. . 221
Figura 5.16–Formas de onda das tensões de entrada (Vi) e
saída (vo) e da corrente no indutor Lo (iLo) para um incremento de potência de 50%. (a) Resultado experimental e (b) simulação. . . 222 Figura 5.17–Formas de onda das tensões de saída (vo) e do
capacitor Cd3 (vCd3) e da corrente no indutor Lo (iLo) para um incremento de potência de 50%. . . 223 Figura 5.18–Formas de onda das tensões de entrada (Vi) e saída
(vo) e da corrente no indutor Lo (iLo) para um decremento de potência de 50%. . . 224 Figura 5.19–Rendimento e medições das tensões, correntes e
potências de entrada e saída do conversor híbrido para Po= 215W. . . 224
Figura 5.20–Curva de rendimento da estrutura híbrida com 4 células (2000 V - 24 V). . . 225 Figura 5.21–Ensaio térmico da estrutura. Imagens da câmera
térmica para potência de (a) 35 W e (b) 215 W. 226 Figura 5.22–Ensaio térmico da estrutura com tempo de duração
de 50 minutos. (a) Imagem da câmera e (b) gráfico da elevação de temperatura no transformador. . . 226 Figura 5.23–Ensaio de rendimento para diversas configurações
de células a capacitor chaveado. . . 227 Figura 5.24–Comparativo entre duas estruturas de fontes
au-xiliares para média tensão. (a) Estrutura híbrida proposta neste trabalho e (b) estrutura com 3 con-versores Flyback na configuração ISOP proposta pela ABB. . . 229 Figura A.1–(a) célula de capacitor chaveado com ganho
unitá-rio, (b) sinais de comando. . . 245 Figura A.2–Análise da carga completa do capacitor: (a)
cir-cuito RC, (b) tensão e (c) corrente no capacitor para condições iniciais diferentes. . . 247
RC, (b) tensão e (c) corrente no capacitor. . . 249 Figura A.4–Descarga do capacitor Csc: (a) circuito de descarga
com carga resistiva, (b) tensão e (c) corrente no capacitor chaveado no modo de descarga completa, (d) tensão e (e) corrente no capacitor chaveado no
modo de descarga parcial. . . 253 Figura A.5–Descarga do capacitor Csc: (a) circuito de descarga
com carga capacitiva, (b) circuito equivalente, (c) tensão nos capacitores para o modo de descarga completa e (d) tensão nos capacitores para o modo de descarga parcial. . . 255 Figura A.6–Análise da descarga do capacitor chaveado: (a)
circuito de descarga com carga resistiva e capacitor de filtro, (b) tensão nos capacitores Csc e Co. . . 264
Figura A.7–Etapas de operação da célula unitária: (a) etapa de carga do capacitor Csc, (b) etapa de descarga
do capacitor Csc e (c) formas de onda das tensões
nos capacitores Csc e Co. . . 271
Figura A.8–Etapas de operação da célula unitária conside-rando a corrente na carga constante (IRo): (a) etapa de carga do capacitor Csc, (b) etapa de
des-carga do capacitor Csc, formas de onda das (c)
Tabela 2.1 – Resumo das fronteiras entre os modos de operação do capacitor chaveado . . . 49 Tabela 2.2 – Resumo dos parâmetros definidos e calculados
utilizados na simulação para o modo de carga completa. . . 56 Tabela 2.3 – Resultados teórico e de simulação da célula
unitá-ria no modo de carga completa (fsτsc= 0, 1). . . 67
Tabela 2.4 – Resultados teórico e de simulação da estrutura tipo Buck no modo de carga completa (fsτsc= 0, 1). 89
Tabela 3.1 – Esforços de tensão nos interruptores do conversor 119 Tabela 3.2 – Resumo das comutações dos interruptores do
con-versor . . . 128 Tabela 3.3 – Resumo dos parâmetros utilizados na simulação. 153 Tabela 4.1 – Resumo dos parâmetros utilizados na simulação
da estrutura híbrida. . . 186 Tabela 4.2 – Resultados teórico e de simulação da estrutura
híbrida com o estágio a capacitor chaveado no modo de carga completa (fsτsc= 0, 1). . . 187
Tabela 4.3 – Especificações para simulação da estrutura híbrida no segundo ponto de operação. . . 190 Tabela 4.4 – Esforços de corrente obtidos via simulação para
as estruturas híbridas simétrica e assimétrica no modo de carga completa (fsτsc= 0, 1). . . 196
Tabela 5.2 – Especificações do transformador. . . 205 Tabela 5.3 – Resumo das medições realizadas no transformador 206 Tabela 5.4 – Resumo dos componentes utilizados no protótipo. 209 Tabela A.1–Rendimento da carga do capacitor para diferentes
SC Switched Capacitor - Capacitor Chaveado
MMC Modular Multilevel Converter - Conversor Multi-nível Modular
HVDC High Voltage Direct Current - Corrente Contínua em Alta Tensão
SST Solid State Transformer - Transformador a Estado Sólido
DSP Digital Signal Processor - Processador Digital de Sinais
FPGA Field Programmable Gate Array
ISOP Input Series Output Parallel - Série na Entrada e Paralelo na Saída
cc Complete Charge - Carga Completa pc Partial Charge - Carga Parcial
nc No-Charge - Não-Carregado/ Carga Constante FSL Fast Switching Limit
EDL Etapa de Descarga Linear
LKT Lei de Kirchhoff das Tensões LKC Lei de Kirchhoff das Correntes
MCC Modo de Condução Contínuo
ZCS Zero Current Switching - Comutação sob corrente nula
ZVS Zero Voltage Switching - Comutação sob tensão nula
CPM current programmed mode - Controle por corrente programada
PCM peak current mode control CLK Frequência do Clock
ZOH Zero Order Hold - Sustentador de Ordem Zero Vfb Voltage Feedback - Realimentação de Tensão Comp Compensation pin - Pino de Compensação PIf Proporcional Integral com Filtro
PTFE Politetrafluoretileno
CAPÍTULO 1 . . . 35 1 INTRODUÇÃO . . . 35
1.1 CONTEXTUALIZAÇÃO E REVISÃO
BIBLIO-GRÁFICA . . . 35 1.2 OBJETIVOS . . . 39 1.2.1 Objetivos específicos . . . 39
1.3 ESTRUTURA DO DOCUMENTO . . . 39
CAPÍTULO 2 . . . 41
2 ESTUDO DE CONVERSORES A
CAPA-CITOR CHAVEADO . . . 41 2.1 CÉLULA UNITÁRIA . . . 42 2.1.1 Modos de operação e resistência equivalente . . . 42 2.1.2 Discussão a respeito da resistência equivalente . . 53 2.1.3 Modelagem matemática das etapas de operação
da célula unitária . . . 58 2.2 ESTRUTURA LADDER . . . 68 2.2.1 Estrutura ladder tipo Buck-Boost . . . 70 2.2.2 Estrutura ladder tipo Boost . . . 71 2.2.3 Estrutura ladder tipo Buck . . . 75 2.2.3.1 Etapas de operação da estrutura ladder tipo Buck 75 2.2.3.2 Modelagem matemática da estrutura ladder Buck 77
Buck . . . 89 2.2.4 Discussão a Respeito dos Modelos Médios da
Es-trutura Ladder . . . 91
2.3 RESUMO E CONCLUSÕES DO CAPíTULO . . 97
CAPÍTULO 3 . . . 101
3 CONVERSOR FORWARD A 3
INTERRUP-TORES . . . 101 3.1 ANÁLISE ESTÁTICA . . . 103 3.1.1 Etapas de operação . . . 103 3.1.2 Ganho estático . . . 107
3.2 ANÁLISE QUANTITATIVA PARA O
DIMENSI-ONAMENTO DO CONVERSOR . . . 110 3.2.1 Determinando Lo e Co . . . 110
3.2.1.1 Cálculo de Lo . . . 111
3.2.1.2 Cálculo de Co . . . 113
3.2.2 Esforços de tensão e de corrente . . . 115
3.3 ESTUDO DA COMUTAÇÃO E DA RESSONÂNCIA119
3.3.1 Análise da comutação suave. . . 120 3.3.2 Análise da ressonância. . . 125
3.4 MODELAGEM ORIENTADA AO CONTROLE . 132
3.4.1 Estratégia de controle por corrente programada . 132 3.4.2 Modelagem orientada ao controle por corrente
pro-gramada . . . 134 3.4.2.1 Modelagem da malha de corrente . . . 136 3.4.3 Controle CPM aplicado ao conversor Forward . . 145 3.4.3.1 Validação das plantas e da malha de corrente do
controle CPM . . . 152
3.5 RESUMO E CONCLUSÕES DO CAPíTULO . . 161
PACITOR CHAVEADO . . . 163
4.1 ESTUDO DA INTEGRAÇÃO DOS
CONVERSO-RES . . . 164 4.1.1 Etapas de operação do conversor forward híbrido
a capacitor chaveado. . . 165 4.1.2 Modelagem matemática do conversor híbrido . . . 167 4.1.2.1 Obtenção das tensões e correntes . . . 167 4.1.2.2 Solução analítica das condições iniciais . . . 173 4.1.3 Resistência equivalente do estágio a capacitor
cha-veado . . . 180 4.1.4 Modelo médio da estrutura híbrida . . . 184 4.1.5 Validação do estudo teórico por simulação. . . 186
4.2 GENERALIZAÇÃO DA CÉLULA HíBRIDA . . 191
4.2.1 Simulação da estrutura híbrida com duas células ladder . . . 193
4.3 RESUMO E CONCLUSÕES DO CAPíTULO . . 197
CAPÍTULO 5 . . . 199
5 PROJETO, SIMULAÇÃO E RESULTADOS
EXPERIMENTAIS . . . 199
5.1 PROJETO DO CONVERSOR HíBRIDO . . . . 199
5.1.1 Circuitos auxiliares utilizados e controle . . . 199 5.1.2 Aspecto construtivo do transformador e perda de
razão cíclica . . . 203 5.1.3 Dimensionamento dos componentes e ponto de
operação do estágio a capacitor chaveado . . . 207 5.2 RESULTADOS EXPERIMENTAIS . . . 208 5.2.1 Formas de onda do conversor . . . 208 5.2.2 Resultados do controle . . . 219 5.2.3 Rendimento . . . 223
6 CONCLUSÃO . . . 231 6.1 CONCLUSÕES GERAIS . . . 231 6.2 TRABALHOS FUTUROS . . . 234
REFERÊNCIAS . . . 235
APÊNDICE A – ANÁLISE DA CÉLULA
UNI-TÁRIA . . . 245
A.1 – ETAPA DE CARGA DO CAPACITOR CHAVEADO246
A.1.1 Carga completa . . . 246 A.1.2 Carga parcial . . . 249 A.2 – ETAPA DE DESCARGA DO CAPACITOR
CHA-VEADO . . . 252 A.2.1 Descarga com carga resistiva . . . 252 A.2.2 Descarga com carga capacitiva . . . 255 A.2.3 Descarga com carga resistiva e capacitiva . . . 263 A.2.3.1 Cálculo das tensões nos capacitores da subetapa
de redistribuição de cargas . . . 267 A.2.3.2 Cálculo das tensões nos capacitores da subetapa
de descarga linear . . . 269 A.3 – SOLUÇÃO GERAL DA CÉLULA UNITÁRIA . . 270 A.3.1 Equações das tensões nos capacitores . . . 270 A.3.2 Primeira solução das tensões iniciais . . . 272 A.3.3 Solução analítica das tensões iniciais . . . 274
APÊNDICE B – PLANILHA DE CÁLCULO
DA CÉLULA UNITÁRIA . . 281
APÊNDICE C – PLANILHA DE CÁLCULO
DA ESTRUTURA LADDER BUCK . . . 291
DO CONVERSOR FORWARD HÍBRIDO A CAPACITOR CHA-VEADO . . . 301
APÊNDICE E – LEIAUTE DE POTÊNCIA,
DRI-VER, SENSOR DE TENSÃO E CONDICIONAMENTO DE SINAIS . . . 309
APÊNDICE F – PLANILHA DESENVOLVIDA
NO MATHCAD PARA O PRO-JETO DO CONVERSOR HÍ-BRIDO . . . 325
Introdução
1.1 CONTEXTUALIZAÇÃO E REVISÃO BIBLIOGRÁFICA A célula ladder a capacitor chaveado (SC) apareceu pela primeira vez na eletrônica de potência no século passado, quando pesquisadores japoneses publicaram o conversor CC-CC abaixador com ganho 1/2 [1]. É bem conhecido que o ganho em conversores a capacitor chaveado é imune à razão cíclica. Assim, a regulação da tensão de saída em malha fechada é limitada. Entretanto, ao projetar os conversores a capacitor chaveado de maneira a se obter uma pequena resistência equivalente (modo de operação de carga parcial, por exemplo), a queda de tensão resultante é muito pequena, de modo que podem ser utilizados em malha aberta com modulação PWM simples. Na última década, conversores CA-CA em versões monofásicas e trifásicas, baseados na célula de capacitor chaveado, foram apresentados [2, 3, 4, 5, 6, 7], nos quais se verificam rendimentos de até 96% e regulação de tensão de 98%. A célula ladder também é facilmente integrada a outros conversores, originando estruturas híbridas com menores esforços de tensão nos componentes, como em conversores CC-CC com célula de comutação híbrida [8, 9, 10],
retificadores [11, 12] e inversores [13].
A célula ladder a capacitor chaveado pode ser interessante para aplicações que requerem redução de uma fonte com elevada tensão para níveis usuais em circuitos auxiliares que trabalham com baixa tensão, como, por exemplo, 24 V, 12 V e 5 V, visto que ela é expansível tal como ilustrado na Figura 1.1. Desta maneira, o ganho estático da estrutura é determinado em função do número nde capacitores divisores (Cdn) e, em teoria, pode-se utilizar uma
quantidade infinita de células para obter o ganho desejado.
Atualmente, conversores estáticos vêm sendo amplamente utilizados em sistemas de alta e média tensão, como o conversor modular multinível, do inglês Modular Multilevel Converter (MMC), aplicado em linhas de transmissão em corrente contínua HVDC (High Voltage Direct Current) [14], em acionamentos elétricos [15], compensadores síncronos estáticos (STATCOM) [16], entre outros. Além disto, o conceito e aplicação do transformador a estado sólido, do inglês Solid State Transformer(SST), recebe grande destaque
Figura 1.1 – Célula ladder a capacitor chaveado expansível.
atualmente no meio científico e industrial, como em aplicações de tração elétrica e redes de distribuição inteligentes [17], [18]. Em todas estas aplicações, fontes auxiliares, em faixas usuais de tensão de 24 V, 15 V, 12 V, 5 V, 3,3 V e similares, são requeridas para alimentar circuitos de gate drivers, sensores, DSP (Digital Signal Processor), FPGA (Field Programmable Gate Array), sistemas de refrigeração e proteção, entre outros.
As aplicações citadas esbarram em problemas de isolação com suas fontes auxiliares, visto que, em muitas das vezes, módulos são associados em série para distribuir os esforços de tensão nos componentes, de modo que eles operem com potenciais elétricos diferentes uns dos outros, em relação a um ponto de referência do sistema elétrico ao qual uma fonte auxiliar estaria conectada. Este problema é solucionado ao utilizar uma fonte auxiliar para cada módulo da estrutura, como exemplificado na Figura 1.2 em um conversor MMC [19], no qual a fonte auxiliar do módulo é realizada a partir do capacitor de barramento. Em [20], [21] e [22], apresentam-se estruturas de fontes auxiliares com a concepção de dois estágios, o primeiro não isolado e o segundo com isolação na baixa tensão.
Em versões isoladas de único estágio, o conversor Flyback é o mais utilizado. Em [19], 3 deles são configurados na associação série na entrada e paralelo na saída, do inglês Input Series Output Parallel (ISOP), para uma tensão de entrada de 2800 V, tensão de saída de 36 V e potência de saída de 100 W. Nesta configuração, o rendimento obtido foi de 85%. Em [23], uma estrutura multinível
Figura 1.2 – Fonte auxiliar para um módulo de um conversor MMC.
obtida a partir do conversor Flyback a duas chaves é apresentada, no qual a tensão de entrada utilizada foi de 1200 V, as saídas são de 30 V (duas saídas) e potência de 50 W (o rendimento não foi apresentado). Ambas estruturas necessitam de esforços de controle e modulação para equalizar as tensões dos capacitores de barramento.
Assim, nesta dissertação, apresenta-se uma proposta de fonte auxiliar para aplicação em média tensão, concebida a partir da integração entre a célula ladder a capacitor chaveado e o conversor Forward a duas chaves, tal como ilustrado na Figura 1.3(a). O resultado da integração é apresentado na Figura 1.3(b).
Figura 1.3 – (a) Célula ladder e conversor Forward a duas chaves e (b) estrutura híbrida obtida pela integração dos conversores.
1.2 OBJETIVOS
Contribuir com uma nova estrutura para fontes auxiliares em aplicações de média tensão.
1.2.1 Objetivos específicos
Os objetivos específicos são:
1. Revisar os conceitos importantes do princípio do conversor a capacitor chaveado;
2. Apresentar uma metodologia de análise para obtenção dos esforços de corrente em conversores a capacitor chaveado; 3. Desenvolver a análise estática do conversor proposto;
4. Apresentar uma metodologia de modelagem do conversor Forward com perda de razão cíclica;
5. Validar os estudos teóricos por meio de simulações e experi-mentação;
6. Projetar e experimentar a estrutura híbrida proposta. 1.3 ESTRUTURA DO DOCUMENTO
Esta dissertação foi dividida em seis capítulos, ao qual, neste primeiro de introdução, iniciou-se por uma breve contextualização da aplicação da estrutura da fonte auxiliar proposta, bem como uma revisão bibliográfica foi apresentada.
No capítulo 2, inicia-se o estudo do capacitor chaveado por meio da célula básica. Uma revisão dos modos de operação e da resistência equivalente são apresentados. Em seguida, realiza-se a modelagem matemática das etapas de operação da célula unitária por meio das equações diferenciais, com o objetivo de determinar analiticamente as expressões das tensões e correntes nos capacitores, e, assim, encontrar os esforços de corrente. Posteriormente, o estudo da equivalência da célula unitária com a célula ladder, e a metodologia de
análise aplicada novamente à estrutura ladder Buck é apresentada, de modo que uma nova expressão da resistência equivalente é obtida para a estrutura Buck, bem como os esforços de corrente são determinados.
No capítulo 3, o conversor Forward é investigado, visto que ele faz parte da estrutura híbrida proposta. Desta maneira, desenvolve-se a análise estática considerando as indutâncias magne-tizante e de dispersão do transformador. Assim, a perda de razão cíclica devido à dispersão é determinada, de modo que a caracterís-tica tombante do ganho estático em função da corrente de saída é encontrada. Em seguida, realiza-se a análise da comutação suave e da etapa de operação ressonante. Por fim, a estratégia de controle por corrente programada é apresentada e, assim, conduz-se à modelagem para o controle da tensão de saída.
No capítulo 4, a partir da metodologia de análise apresentada no capítulo 2, desenvolve-se o estudo da estrutura híbrida proposta, que é composta pela integração de uma célula a capacitor chaveado com o conversor Forward. Assim, os esforços de corrente e a resistência equivalente do estágio a capacitor chaveado são obtidos. Logo após, o estudo para duas células de capacitor chaveado integradas com o conversor Forward é realizado, cujo objetivo é o de investigar o melhor ponto de derivação do estágio Forward.
O projeto e resultados experimentais são apresentados no capítulo 5. Assim, a metodologia de projeto, controle (CI UC3845) e dimensionamento são abordadas. O estudo teórico conduzido no capítulo 3 e 4 é, então, validado com os resultados experimentais obtidos.
Por fim, no capítulo 6, apresentam-se as conclusões do tra-balho desenvolvido e propostas para tratra-balhos futuros.
Estudo de Conversores a
Capacitor Chaveado
Diferentemente dos conversores clássicos, tais como: Buck, Boost, Buck-Boost e suas derivações, cuja modelagem por valores médios permite determinar os esforços de corrente nos componentes do conversor com erros desprezíveis [24]; os esforços de corrente em conversores a capacitor chaveado não podem ser avaliados com base nesta metodologia, sendo este um complicador na análise deste tipo de conversor. Desta maneira, neste capítulo o estudo é desenvolvido por meio da célula unitária, e a partir da metodologia de análise ado-tada para esta célula, baseada na solução das equações diferenciais, aplica-se a metodologia no estudo da estrutura ladder SC, nos quais se avaliam os conversores do tipo Buck-Boost, Boost e Buck deriva-dos da célula de comutação ladder. Assim, as soluções analíticas das tensões nos capacitores são obtidas, de modo que as correntes são de-terminadas pela relação corrente-tensão fundamental dos capacitores e, desta forma, os esforços de corrente nos componentes do conver-sor são obtidos. Além dos esforços, as resistências equivalentes das estruturas são examinadas a partir do equacionamento desenvolvido.
2.1 CÉLULA UNITÁRIA
O estudo do conversor CC-CC básico a capacitor chaveado é essencial para a compreensão de outros conversores mais complexos que utilizam o mesmo princípio, sendo ele ilustrado na Figura 2.1(a) e comumente chamado de célula unitária. Este conversor é amplamente estudado na literatura [25, 26, 27, 28, 29, 30, 31, 32, 33], na qual diferentes abordagens de modelagem e análise a respeito dos limites e modos de operação, como também sobre a resistência equivalente, são desenvolvidas. Neste contexto, apresenta-se o estudo da resistência equivalente, dos modos de operação e a modelagem matemática das etapas de carga e descarga do capacitor chaveado para a célula básica da Figura 2.1(a).
Figura 2.1 – (a) Célula unitária de capacitor chaveado, (b) sinais de comando dos interruptores S1e S2.
Fonte: Autor.
2.1.1 Modos de operação e resistência equivalente
Os modos de operação do capacitor chaveado foram organiza-dos e definiorganiza-dos num primeiro momento em [26], sendo eles classificaorganiza-dos em função da constante de tempo de carga do capacitor chaveado (Csc). Assim, três modos são definidos: carga completa (cc), carga
parcial (pc) e carga constante (nc). A abreviação adotada faz menção aos termos em inglês (complete charge, partial charge e no-charge) apresentados em [26].
Ao adotar a modulação PWM ilustrada na Figura 2.1(b) para a célula unitária (Figura 2.1(a)), duas etapas de operação são
descritas. Os resistores Rc e Rd, de carga e descarga, respectivamente,
modelam as resistências de condução dos interruptores, a resistência série do capacitor Csce até mesmo resistências adicionadas ao circuito
propositalmente.
Quando o interruptor S1 entra em condução, o capacitor
Csc é carregado, enquanto Co fornece energia para a carga Ro. Este
estado topológico é ilustrado na Figura 2.2(a) e seu intervalo de duração vale DTs (Figura 2.2(b)), sendo D a razão cíclica e Ts o
período de comutação. A segunda etapa de operação tem início quando o interruptor S1 é bloqueado e S2entra em condução. Assim,
o capacitor Csc fornece energia para a carga composta por Co e Ro.
O estado topológico é representado na Figura 2.2(c) e o intervalo de duração deste estágio vale (1 − D)Ts (Figura 2.2(d)).
Visto que os modos de operação são determinados a partir da corrente no capacitor chaveado (iCsc), apresenta-se iCsc na Figura 2.3
Figura 2.2 – Etapas de operação da célula unitária. (a) Estado topológico e (b) sinais de comando da primeira etapa de operação, (c) estado topológico e (d) sinais de comando da segunda etapa de operação.
para os diferentes modos de carga. Em [26], eles são definidos em função da constante de tempo de carga (τc) do capacitor Csc, que
é determinado em (2.1). O modo cc é definido de maneira que o tempo de carga (Tc) seja muito maior que a constante de tempo τc,
enquanto que para o modo parcial considera-se Tc∼= τc. Já para o
modo nc, Tc deve ser muito menor que τc.
τc= RcCsc (2.1)
O termo utilizado para o modo nc (no-charge) pode levar a uma compreensão errada do fenômeno, pois, intuitivamente, pode-se pensar que o capacitor não possui carga. Entretanto, no modo nc, a corrente de carga do capacitor é, aproximadamente, constante, como apresentado na Figura 2.3, de modo que a carga elétrica (q) armazenada no capacitor varia sob uma taxa constante (iCsc= dq/dt).
Neste sentido, ao se referir a este modo de operação, o autor o nomeia de modo de carga constante, mas preserva a nomenclatura já definida na literatura (nc).
A abordagem adotada em [26] dificulta a escolha do ponto de operação, pois não se sabe quão maior deve ser o tempo de
Figura 2.3 – Formas de onda da corrente no capacitor chaveado para os modos de operação cc, pc e nc.
carga Tc em relação a constante de tempo τc para diferenciar os
modos cc e pc, por exemplo. Assim, em [5], propõe-se que o modo de carga completa seja definido considerando que o capacitor se carrega completamente quando o tempo de carga Tc é maior que 5τc (99,3%
do regime permanente) e, consequentemente, o modo pc é obtido quando Tc< 5τc. Portanto, o tempo de duração da etapa de carga
(Figura 2.2(a)) é determinado pelo produto DTs (Figura 2.2(b)),
a partir do qual a Inequação (2.2) é obtida. Ao manipular (2.2) e escrever em termos da frequência de comutação (fs), obtém-se a
fronteira entre os modos cc e pc em (2.3).
DTs≥ 5τc (2.2)
fsτc≤
D
5 (2.3)
Interpretando (2.3), o modo de carga completa é obtido quando fsτc≤ D/5e o modo pc para fsτc> D/5.
O processo de carga e descarga do capacitor Cscé comumente
modelado por uma resistência equivalente, como abordado em [30, 31], no qual se analisa a célula unitária desprezando a ondulação de tensão no capacitor de saída Co. Assim, representa-se o circuito
da Figura 2.1(a) como ilustrado na Figura 2.4(a), sendo Vo o valor
médio da tensão no capacitor Co. Deste modo, a partir da análise
do circuito comutado, apresentado na Figura 2.4(a), o conjunto
Figura 2.4 – (a) Célula unitária, (b) e (c) modelos médios por resistência equivalente.
de interruptores, as resistências de carga e descarga e o capacitor chaveado são substituídos pelo resistor Req, de modo que circuitos
equivalentes em termos de valores médios são obtidos, tal como ilustrado na Figura 2.4(b)-(c). Como a energia flui da fonte de entrada Vi para a carga, representada pela fonte Vo, tem-se que
Vo< Vi. Ao considerar a constante de tempo de carga τc igual a de
descarga (τd), que τc= τd= τe Rc= Rd= Ron (Ron representa as
resistências de condução dos interruptores S1 e S2), a resistência
equivalente é determinada pela Equação 2.4 [30, 31]. Percebe-se que ela é função de D, Ron, fse Csc, pois τ = RonCsc. Mais detalhes a
respeito da dedução desta equação podem ser encontrados em [34].
Req= Ron fsτ h e1/(fsτ)− 1i eD/(fsτ)− 1 e(1−D)/(fsτ)− 1, τ = RonCsc (2.4) Como os modos de operação são determinados em função do parâmetro fsτe a resistência equivalente também é função dele,
percebe-se uma relação direta entre o modo de carga/descarga do capacitor chaveado com a resistência Req, pois na verdade a definição
dos modos de operação são a interpretação física da resistência equivalente em diferentes intervalos de fsτ.
Resultados importantes são extraídos de (2.4) a respeito da resistência Req e dos modos de operação. Ao adotar Ron constante,
a resistência Req se torna uma função de 2 variáveis, sendo elas o
produto fsτ e a razão cíclica D. Assim, na Figura 2.5, observa-se o
comportamento da resistência Req, normalizada por Ron, em função
da razão cíclica e do produto fsτ. Considera-se uma das variáveis
cons-tante para obter um gráfico em 2 dimensões, o que facilita a análise. Para qualquer valor de fsτ> 0, a resistência Req é mínima quando
a razão cíclica vale 50%, como pode ser verificado na Figura 2.5(a). Já na Figura 2.5(b), percebe-se que a medida que o produto fsτ
aumenta, a resistência Req diminui e, hipoteticamente, quando a
frequência tende ao infinito, a resistência equivalente tende a um valor mínimo teórico (Req,min,teo). Este valor também é identificado
Figura 2.5 – Curvas da resistência equivalente. (a) Função de D com fsτ
constante, (b) função de fsτcom D constante.
Fonte: Autor.
Para determinar a resistência Req,min,teo, aplica-se o limite
em (2.4) com a frequência de comutação tendendo ao infinito, o que resulta em (2.5). Assim, obtém-se a razão cíclica que produz o menor valor de Req,min,teo ao aplicar o teste da primeira derivada em (2.5)
(buscando o valor mínimo da função), encontrando-se D = 0,5. Assim, facilmente determina-se a resistência mínima ótima (Req,min,ótima)
(2.6).
Ainda, conforme analisando as curvas apresentadas na Fi-gura 2.5, percebe-se que a variação da resistência equivalente é pe-quena na região próxima à razão cíclica de 50% (ver a Figura 2.5(a)), como na faixa de 25% a 75% de D, por exemplo. Portanto, utiliza-se D = 0, 5para realizar uma análise quantitativa dos modos de ope-ração, de modo que, ao substituir D por 50% em (2.3), obtém-se a fronteira entre os modos cc e pc em (2.7).
Req,min,teo= Ron
1
(D − D2) (2.5)
Req,min,ótima= Req,min,teo(D = 0, 5) = 4Ron (2.6)
A relação entre a resistência Req com o modo de operação
pode ser identificada na curva apresentada na Figura 2.5(b). Quando fsτé menor ou igual a 0,1, o que caracteriza o modo cc, a resistência
Req tende a valores elevados, pois a corrente do capacitor Csc possui
formato exponencial (ver a Figura 2.3) e, consequentemente, devido ao maior valor eficaz, leva a maiores perdas de condução. Quando fsτ
é maior que 0,1, caracterizando o modo pc, a curva da resistência Req
ainda possui um comportamento exponencial, até que em fsτ = 0, 5
ela se aproxima da resistência mínima.
Conhecendo a resistência equivalente mínima ótima, dada por (2.6), normaliza-se a resistência Req dividindo (2.4) em ambos
os lados por (2.6), o que resulta em (2.8). Então, quando fstende
ao infinito, a resistência Req,norm tende a 1, como se verifica na
Figura 2.6. Req,norm= 1 4fsτ h e1/(fsτ)− 1i eD/(fsτ)− 1 e(1−D)/(fsτ)− 1 (2.8) Baseado na resistência Req,norm em função do produto fsτ,
em [7] foi proposto o limite entre os modos de carga parcial (pc) e
Figura 2.6 – Resistência equivalente normalizada com representação dos intervalos referentes aos modos de operação.
carga constante (nc), de modo que a fronteira entre eles é definida quando a resistência Req,norm é 1% maior que a resistência mínima
(Req,norm= 1, 01), o que leva a um fsτ = 1, 44, como destacado na
Figura 2.6.
Um resumo das fronteiras entre os modos de operação é apre-sentado na Tabela 2.1, bem como a corrente no capacitor chaveado na Figura 2.7 [7]. Verifica-se que a resistência Req,norm é 153,4%
maior que a resistência mínima (Req,min,ótima) na fronteira entre os
modos cc e pc, e 1% maior na fronteira proposta entre os modos pc e nc.
Em [7], sugere-se que a região ótima de funcionamento do ca-pacitor chaveado acontece para fsτentre 0,5 e 1,44. Quando fsτ = 0, 5
a resistência Req,norm é 8% maior que o valor mínimo (Req,min,ótima).
Este ponto resulta em uma resistência equivalente pequena (muito próxima da resistência ótima), ao qual pode proporcionar elevado rendimento, pois o valor eficaz da corrente no capacitor Csc é,
so-mente, 3,6% maior que no modo nc (ver a Figura 2.7). Além disto, ao projetar a operação neste ponto, uma boa relação entre a frequência de comutação fs e a capacitância do capacitor Csc é obtida. Por
exemplo, fsentre 50 kHz e 100 kHz e Csc na ordem de dezenas de
µF, considerando uma resistência de condução dos interruptores na ordem de centenas de mΩ.
A análise da resistência equivalente desenvolvida para o circuito simplificado da Figura 2.4 é esclarecedora e resulta em bons critérios de projeto para um conversor a capacitor chaveado, de maneira que os modos de operação podem ser escolhidos em função
Tabela 2.1 – Resumo das fronteiras entre os modos de operação do capa-citor chaveado
Modo de
operação Intervalo fsτ Resistência Req,norm
cc 0 <fsτ≤0,1 ∞>Req,norm≥2,534
pc 0,1 <fsτ≤1,44 2,534 >Req,norm ≥1,01
Figura 2.7 – Formas de onda da corrente no capacitor chaveado na fron-teira entre os modos de operação.
Fonte: [7].
do parâmetro fsτ, o que permite determinar o capacitor Csc e a
frequência de comutação fsnecessária para se obter o modo desejado,
por exemplo. Entretanto, algumas observações devem ser destacadas. A etapa de equalização de cargas entre os capacitores Csc e
Conão é modelada, sendo ela apresentada em [29] e estudada na seção
seguinte. Diante disto, surge a dúvida se a resistência equivalente obtida a partir do circuito simplificado da Figura 2.4(b) é adequada para representar a célula unitária da Figura 2.1, sendo isto discutido e analisado na seção seguinte.
Uma outra observação importante a respeito do estudo apre-sentado é a ausência de indutâncias parasitas que influenciam a resistência equivalente. Uma análise considerando este efeito foi apre-sentada em [32], na qual o circuito da Figura 2.8 é estudado no modo de operação nc. Verificou-se que para elevadas frequências, a assíntota da resistência equivalente é diretamente proporcional à frequência de comutação fs e à indutância parasita L, sendo determinada por
(2.9) [32] e nomeada de limite de comutação indutivo, do inglês In-ductive Switching Limit (ISL). Ainda, para o modo nc, a resistência equivalente considerando o efeito da indutância parasita (Reqnc,L) é
determinada em (2.10) [32], sendo RT a soma das resistências RSW 1
e ESR do circuito ilustrado na Figura 2.8.
RISL=
4L fs
Figura 2.8 – Célula unitária com indutância parasita. Fonte: [32]. Reqnc,L= 2RT D −L fs RT 1 − e−DRTL fs (2.10)
Para uma indutância parasita de 30 nH, a assíntota ISL e a resistência Reqnc,L são apresentadas na Figura 2.9 em função da
frequência de comutação [32]. As equações (7) e (14), mencionadas pelo autor na Figura 2.9, são as equações (2.9) e (2.10), respectiva-mente. A Equação (21), também mencionada na Figura 2.9, refere-se a uma interpolação realizada no artigo [32] para simplificar a deter-minação da resistência Reqnc,L em casos mais complexos, e não será
apresentada pois não apresenta nenhuma informação relevante ao que se deseja analisar neste momento.
A partir da Figura 2.9, verifica-se que acima de 100 kHz, o circuito passa a ter influência da indutância parasita, até que em 10 MHz se torna indutivo ao encontrar a assíntota ISL. Nas baixas frequências, percebe-se que o modelo apresentado diverge da simulação, pois o capacitor chaveado passa a operar nos modos pc e cc, e o modelo contempla somente o modo nc.
Para uma indutância parasita 10 vezes maior, 300 nH por exemplo, o ponto localizado em 1 MHz é deslocado para 1 década abaixo (100 kHz), e assim se verifica um aumento da resistência
equivalente em 100 kHz. Portanto, o projeto da PCB e a escolha do capacitor possuem papel importante na determinação da indutância parasita total do circuito, e ambos podem influenciar consideravel-mente a resistência equivalente ao se utilizar frequência de comutação elevada, como se verifica na Figura 2.9. Então, a ideia de que o modo de operação nc é o mais eficiente por apresentar a menor resistência equivalente é errônea, pois, como se verifica na Figura 2.9, este modo pode apresentar resistência equivalente maior que o modo pc devido a influência das indutâncias parasitas, por exemplo. Além disso, as perdas de comutação não são contabilizadas nos modelos apresen-tados de resistência equivalente, comprometendo o rendimento do conversor em elevadas frequências, sendo este mais um motivo para se concluir que o modo nc não é necessariamente o mais eficiente.
Em suma, a análise e discussão apresentada corrobora a sugestão apresentada em [7] sobre a região ótima de operação do capacitor chaveado, ao qual sugere que o modo parcial com produto fsτentre 0,5 e 1,44 é o mais adequado para o projeto, pois nesta região
uma boa relação entre fs (entre 50 kHz e 100 kHz), Csc (dezenas de
µF) e Ron (centenas de mΩ) é obtida, ou seja, parâmetros usuais de
projeto com as tecnologias atuais de semicondutores e capacitores.
Figura 2.9 – Efeito da indutância parasita na resistência equivalente para o modo nc em função da frequência de comutação.
2.1.2 Discussão a respeito da resistência equivalente
Nesta seção, o objetivo é verificar a validade da resistência equivalente (Equação 2.4) obtida para o circuito simplificado da Figura 2.4. Os estados topológicos da célula unitária referentes às etapas de operação, bem como as formas de onda das tensões e correntes nos capacitores, são apresentados na Figura 2.10 para o modo de carga completa. Desenvolve-se a análise para o pior caso, modo de carga completa, pois as tensões e correntes são exponenciais e, assim, obtém-se generalidade na análise, de maneira que os modos pc e nc são também contemplados.
Verifica-se que na segunda etapa de operação, sendo ela de descarga do capacitor chaveado, a tensão no capacitor Co cresce
rapidamente em um curto intervalo de tempo TBQ, ver Figura 2.10(c).
Este é o intervalo de tempo em que os capacitores Csce Colevam para
equalizar suas cargas elétricas (etapa de balanço das cargas (EBQ)),
sendo o instante DTs+ TBQo momento em que o balanço é alcançado.
Observa-se que as correntes variam abruptamente até que a tensão no capacitor Co atinja o valor máximo e, após, convergem para um
valor constante, caracterizando a etapa de descarga linear (EDL). A
análise da equalização das cargas é apresentada no Apêndice A na seção A.2.
Ao simplificar a célula unitária substituindo o par Ro e Co
por uma fonte de tensão constante Vo, ver a Figura 2.10(a)-(b), o
fenômeno de equalização das cargas elétricas dos capacitores não é mais representado. Então, o valor de pico negativo da corrente de descarga (iCsc,dsp) é diferente da corrente no circuito original (iCsc,d) e, consequentemente, os valores eficazes das correntes serão diferentes, ver a Figura 2.10(d).
Entretanto, se a ondulação de tensão no capacitor chaveado (Equação 2.11) é igual em ambos circuitos (completo e simplificado), as resistências equivalentes devem ser iguais em ambos os casos, pois a carga líquida processada pelo capacitor depende somente da ondulação de tensão, como descreve (2.12). Em outras palavras, a carga elétrica processada pelo capacitor chaveado independe da forma de onda da tensão/corrente. Se a carga elétrica processada em ambos
Figura 2.10 – Etapas de operação da célula unitária: (a) etapa de carga do capacitor Csc, (b) etapa de descarga do capacitor Csc,
for-mas de onda das (c) tensões e (d) correntes nos capacitores
Csce Co.
Fonte: Autor.
os circuitos é igual, o valor médio da corrente io também deverá
ser igual em ambos os casos, sendo determinado pela Equação 2.13 (detalhes a respeito da dedução desta equação podem ser encontrados
no Apêndice A na subseção A.3.3).
∆VCsc= VCsc max− VCsc min (2.11) ∆QCsc= Csc∆VCsc (2.12) Io= ∆QCsc Ts = Cscfs(VCsc max− VCsc min) (2.13) Neste contexto, para verificar a discussão apresentada, a célula unitária e a célula simplificada foram simuladas no software PSIM (Figura 2.11). Um resumo dos parâmetros utilizados na simu-lação são apresentados na Tabela 2.2.
Figura 2.11 – Simulação da célula unitária, do circuito simplificado e do modelo de grandes sinais no PSIM.
Fonte: Autor.
A resistência equivalente foi determinada por (2.4) e o valor médio da tensão de saída da célula simplificada foi calculado utili-zando (2.14), que é obtida a partir do circuito equivalente de grandes sinais apresentado na Figura 2.4(c) e na Figura 2.11.
Vo,sp=
Ro
Ro+ Req
Vi (2.14)
As formas de onda obtidas via simulação podem ser verifica-das na Figura 2.12. Reitera-se que o subscrito (sp) se refere a célula simplificada e (eq) ao circuito equivalente de grandes sinais, como na Figura 2.11.
Tabela 2.2 – Resumo dos parâmetros definidos e calculados utilizados na simulação para o modo de carga completa.
Parâmetro Valor Unidade
Csc 50 µF Co 50 µF Ro 50 Ω Ron 0,1 Ω fs 20 kHz D 0,3 -Vi 100 V Req 1,0533 Ω Vo,sp 97,9368 V
Ao analisar os resultados, verifica-se que a ondulação de tensão no capacitor chaveado (∆VCsc) é igual em ambos os circuitos (completo e simplificado) (Figura 2.12(b)), de modo que o valor médio da corrente de descarga do capacitor chaveado também é igual (Io,avg
e Io,spavg), como representado na Figura 2.12(e). Na Figura 2.12(d) a
corrente no capacitor chaveado Csc pode ser visualizada para ambos
circuitos, verificando que os valores de pico na etapa de descarga são diferentes, como discutido anteriormente.
A resistência equivalente é determinada a partir de (2.15). Então, como os valores médios de iodos circuitos completo e
simplifi-cado (Io,avg e Io,spavg) são iguais, basta verificar se os valores médios
das tensões de saída também são iguais para concluir que ambos circuitos (completo e simplificado) representam a mesma resistência equivalente. Na Figura 2.12(c), verifica-se que a fonte de tensão Vo,sp do circuito simplificado, cuja magnitude foi determinada por
(2.14) (Vo,sp= Vo,eq), representa o valor médio da tensão de saída
do circuito original da célula unitária. Na Figura 2.12(f), observa-se que a corrente no resistor Ro obtida pelo circuito equivalente (IRo,eq) também representa o valor médio da corrente no circuito original da célula unitária, sendo este resultado importante para a dedução das expressões das tensões nos capacitores na seção a seguir.
Figura 2.12 – Resultados de simulação. (a) Sinais de comando, (b) tensão no capacitor chaveado, (c) tensão de saída, (d) correntes nos capacitores, (e) corrente de descarga do capacitor chaveado e (f) correntes na carga Ro nos circuitos original (IRo) e
equivalente (IRo,eq).
Ao avaliar os valores médios por simulação e aplicar-los em (2.15), obtêm-se as resistências equivalentes dos circuitos completo (Req,un) e simplificado (Req,sp) em (2.16), sendo que Req é
determi-nada por (2.4). Verifica-se que o erro obtido é mínimo, resultado de aproximações numéricas e do método de cálculo numérico do software de simulação, de modo que se conclui que a modelagem por resistência equivalente utilizando (2.4) é válida para a célula unitária com carga RoCo. Req= Vi− Vo Io (2.15) Req= 1, 0533 Req,un=100−97,9291,971 = 1, 0507 Req,sp=100−97,9371,968 = 1, 0483 (2.16)
2.1.3 Modelagem matemática das etapas de operação da célula uni-tária
Nesta seção, apresenta-se a análise matemática da célula unitária, cujo objetivo principal é o de obter as expressões das tensões nos capacitores Csc e Co em função dos parâmetros do
circuito, de modo que as correntes nos capacitores sejam obtidas pela relação fundamental corrente-tensão do capacitor e, desta maneira, os esforços de corrente nos interruptores sejam determinados, o que permite a avaliação das perdas em condução e comutação.
A metodologia utilizada é baseada em obter a solução da equação diferencial que descreve a tensão no capacitor chaveado Csc nas etapas de carga e descarga. As formas de onda, bem como
os estados topológicos, são apresentados novamente na Figura 2.13. Uma aproximação adotada na análise é a consideração de que a corrente na carga é constante (IRo), pois, como pode ser verificado na Figura 2.12(f), a ondulação de corrente é desprezível. Assim, substitui-se a carga Ropor uma fonte de corrente com o valor médio
IRo. Novamente, a análise é desenvolvida considerando o modo de carga completa, o que torna a solução genérica.
A solução detalhada pode ser encontrada no Apêndice A, de modo que nesta seção serão apresentados os resultados e conceitos utilizados no desenvolvimento da análise.
Durante a etapa de carga do capacitor chaveado, as expres-sões das tenexpres-sões nos capacitores são determinadas em (2.17) e (2.18), no qual τsc, determinado por (2.19), é o próprio τ utilizado na
ex-pressão da resistência equivalente (Equação 2.4), sendo renomeado para diferenciar de outras definições futuras.
vCsc,c= (Vi− VCscmin) 1 − e −t τsc + VCscmin, 0 < t < DTs (2.17) vCo,c= VCof − IRo Co t , 0 < t < DTs (2.18)
Figura 2.13 – Etapas de operação da célula unitária: (a) etapa de carga do capacitor Csc, (b) etapa de descarga do capacitor Csc,
for-mas de onda das (c) tensões e (d) correntes nos capacitores
Csc e Co.
τsc= RonCsc (2.19)
Aplicando a Lei de Kirchhoff das tensões (LKT) e das correntes (LKC) no circuito equivalente da etapa de descarga (Fi-gura 2.13(b)), obtém-se a equação diferencial da tensão no capacitor chaveado em (2.20), de modo que τd,eq e Ceq são definidos por (2.21)
e (2.22), respectivamente. d2v Csc,d dt2 + 1 τd,eq d vCsc,d dt = −IRo τscCo (2.20) τd,eq= RonCeq (2.21) Ceq= CscCo Csc+ Co (2.22)
Ao resolver (2.20) e solucionar as constantes em termos das tensões VCscmax e VComin, obtém-se a tensão no capacitor chaveado em (2.23), sendo D0 a razão cíclica complementar (1−D), e ∆V
i e tx
definidos em (2.24) e (2.25), respectivamente. A tensão no capacitor de saída (vCo,d) é determinada a partir da LKT da segunda etapa de operação utilizando a tensão vCsc,d, de modo que se obtém a (2.26). Reitera-se que o passo a passo da solução pode ser verificado no Apêndice A na subseção A.2.3.
vCsc,d= VCscmax+ τ2 d,eqIRo τscCo − τd,eq τsc ∆Vi− τ d,eqIRo τscCo tx +τd,eq τsc ∆Vi− IRoτd,eq Co e −tx τd,eq, 0 < tx < D0T s (2.23) ∆Vi= (VCscmax− VComin) (2.24) tx= t − DTs, DTs< t < Ts (2.25)
