ESTUDO DO COMPORTAMENTO DA RESISTÊNCIA SÉRIE EM TRANSISTORES SOI NMOSFETS DE CAMADA FINA
Aparecido S. Nicolett*, Victor Sonnenberg* e João Antonio Martino**
*Professor Doutor do Curso de Materiais, Processos e Componentes Eletrônicos da Faculdade de Tecnologia de São Paulo (MPCE – FATEC/SP), ** Professor Livre-Docente da Engenharia Elétrica da Escola Politécnica da USP (PSI-EPUSP)
E-mail: [email protected]
Resumo
Neste trabalho é apresentado um estudo do comportamento da resistência série em transistores SOI NMOSFETs de camada fina, em função das polarizações e temperaturas. Uma análise das mudanças das características elétricas na primeira e segunda interfaces em função das tensões aplicadas é discutida.
1. Tecnologia SOI
A utilização de circuitos implementados em lâminas de silício sobre isolante SOI (Silicon-On-Insulator) tem demonstrado excelentes vantagens sobre a tecnologia convencional [1 – 6], principalmente em aplicações espaciais e militares, devido à alta resistência à radiação [7], baixa corrente de fuga e baixa potência dissipada [8]. A figura 1 mostra as estruturas de um transistor NMOSFET fabricado segundo as tecnologias convencional e SOI. poli N+ N+ N- N-Substrato - P Porta Dreno Fonte a) poli N+ N- N- N+ Substrato - P Porta Dreno Fonte Óxido enterrado Substrato - P b)
Figura 1: Transistor NMOSFET fabricado segundo tecnologias convencional (a) e SOI (b), ambos com
estrutura LDD (Lightly Doped Drain). Os dispositivos fabricados com a tecnologia convencional (Bulk Technology) apresentam
interações com o substrato, que originam uma série de efeitos parasitários indesejáveis ao bom desempenho dos dispositivos. Com a utilização da tecnologia SOI, muitos destes efeitos parasitários podem ser completamente eliminados devido, principalmente, à presença do óxido enterrado, que isola, dieletricamanete, os dispositivos do substrato, o qual é responsável pela grande maioria dos efeitos parasitários. Além disto, nem todo dispositivo SOI MOSFET possui o mesmo comportamento, uma vez que seu desempenho depende da espessura da camada de silício e da concentração de dopantes do canal. Três tipos diferentes existem: dispositivos de camada espessa, de camada média e de camada fina.
Em dispositivos SOI MOSFETs de camada fina e totalmente depletados, figura 2, condição na qual existe interação entre a primeira e segunda interfaces, vantagens adicionais de desempenho são apresentadas, como: o aumento da mobilidade [9], da transcondutância e da densidade de integração [10], a diminuição das capacitâncias parasitárias de fonte e dreno [11], dos efeitos de canal curto [12] e da sensibilidade com a variação da temperatura [13]. Óxido enterrado Porta N+ LDD N- N+ LDD N-P 1a interface 2a interface Fonte Dreno
Figura 2: Seção transversal de um SOI NMOSFET.
2. Resistência série parasitária
A resistência série (RS) tem sido objeto de
estudos em muitos trabalhos e diversos métodos foram desenvolvidos para sua extração [14 – 20]. Alguns destes métodos admitiam que a resistência série não era influenciada pela polarização aplicada ao dispositivo, uma hipótese que foi demonstrada
não ser verdadeira, principalmente quando dispositivos com estrutura LDD (Lighty Doped Drain) eram utilizados [16]. A introdução do termo RS, nas equações básicas de corrente dos transistores
MOSFETs, é geralmente feita como ponto de partida para o desenvolvimento de um novo método de sua extração, e muitas vezes estes métodos desenvolvidos para transistores MOS convencionais podem ser também aplicados aos transistores SOI MOSFETs, como apresentado em [21].
Na figura 3 estão representadas as principais componentes da resistência série de um transistor SOI NMOSFET de camada fina. As resistências das regiões de fonte/dreno (RD) e LDD (RLDD) têm seus
valores afetados pelas condições de polarização e temperatura. A componente RC representa a
resistência do contato e pode ser considerada praticamente independente da polarização. A resistência série total de um SOI MOSFET simétrico pode ser obtida pela equação (1).
Fonte Dreno
Tensão na Porta
Tensão no Substrato
Figura 3: Principais componentes da resistência série de um transistor SOI NMOSFET.
LDD R . 2 D R . 2 C R . 2 S R = + + (1)
A redução das dimensões dos dispositivos MOSFETs pode provocar uma degradação das suas características elétricas, devido, por exemplo, à geração de elétrons quentes (Hot Electrons) [22] próximo ao dreno, causado pelo aumento do campo elétrico lateral. A utilização da estrutura LDD minimiza os efeitos provocados por este campo elétrico, mas introduz uma dificuldade na extração de parâmetros básicos do transistor, devido principalmente ao aumento da resistência série [17]. Além disto, RS é um problema intrínseco nos
dispositivos SOI, causado pela pequena camada de silício utilizada na fabricação dos dispositivos, e esta resistência tem seu valor aumentado quando a temperatura é reduzida [18].
3. Métodos de extração da resistência série 3.1Método JGJC [15]
Este método, desenvolvido em 1980 por John G. J. Chern, foi uma das técnicas mais utilizadas na extração da resistência série e do comprimento efetivo de canal em transistores MOSFETs convencionais de grandes dimensões. O método baseava-se na determinação de um ponto de intersecção entre as curvas da resistência total RT,
obtidas para diferentes valores de tensão aplicada à porta VGS, em função do comprimento de canal Lm.
A resistência total (RT= VDS/IDS) era obtida a partir
das características IDS x VGS de um transistor
MOSFET operando na região de triodo (modelo de 1a ordem) e expressa por (2), onde VGS*e VDS*são
valores efetivos das tensões aplicadas à porta e ao dreno em relação à fonte, Wm*e Lm*são a largura e
o comprimento efetivos do canal do transistor,∆L e
∆W são as diferenças entre os valores do comprimento (Lm) e largura (Wm) de máscara do
canal em relação aos seus respectivos valores efetivos. Em (7) está representada a resistência intrínseca do canal do transistor MOSFET (RCH).
(
)
* DS * DS * GS ef ef ox ef DS V Vth 0.5V V L W C I =µ − − (2) 2 I . R V VGS* = GS − S DS (3) DS S DS * DS V R .I V = − (4) L L L*m = m−∆ (5) W W Wm* = m−∆ (6)(
*)
DS * GS ef ox ef ef DS * DS CH V 5 . 0 Vth V W C L I V R − − µ = = (7) Levando-se em consideração a resistência série RS, a resistência total RTpode ser expressa por(8). ) L L .( 1 C R R R I V R S CH S m DS DS T = = + = + −∆ (8) onde,
(
)
[
*]
1 DS * GS ef ox efC W V Vth 0.5V 1 C =µ − − − (9)Se um grupo de transistores MOSFETs com diferentes comprimentos de Lm(no mínimo dois) for
utilizado, para um determinado valor fixo de VGS,
uma linha pode ser obtida no gráfico de RT x Lm,
mantendo-se o valor de “C1” constante para todos
VGF VGB RLDD RLDD RD RD RC RC VD VS
os transistores. Se uma série de linhas com diferentes valores de “C1” (isto é, diferentes valores de VGS) forem plotadas, estas linhas se interceptarão
num ponto definido com coordenadas RS e ∆L,
figura 4. A utilização de Wm* uniforme e
relativamente elevado, com o objetivo de se evitar o efeito de canal estreito, ajuda a manter constante o valor de “C1”. Da mesma forma, a utilização de baixos valores de VDSe altos valores de VGS, com o
objetivo de se minimizar o efeito de canal curto sobre Vth, ajuda também a manter constante o valor de “C1” [15]. 1 2 200 150 100 50 3 4 5 6 7 8
Figura 4: Exemplo da determinação da RSe do∆L
através do gráfico RTx Lm, utilizando-se diferentes
valores de VGS.
3.2 Método GJH [16]
Este método, desenvolvido em 1987, é uma adaptação do método proposto em [15], porém Genda observou que a aplicabilidade deste método, para transistores com estrutura LDD, mostrava-se questionável, pois parte da região N- de fonte/dreno próxima à porta do transistor tornava-se fortemente dependente de VGS. Isto provocaria um
espalhamento significativo nos valores obtidos para RSe ∆L para os diferentes pares de VGSutilizados.
Afim de determinar RS e ∆L , Genda propôs que a
variação nos valores de VGS, para os diferentes pares
adotados na determinação do ponto de interseção,
fosse a menor possível, ou seja,
VGS1= VGSX- (∆VGS/2) e VGS2= VGSX+ (∆VGS/2),
onde VGSX é um certo valor de tensão aplicada à
porta do transistor e (∆VGS/2) uma pequena
variação em torno desta tensão. A figura 5 mostra o gráfico da RT x Lmem função dos valores VGS1 e
VGS2.
Cada uma das linhas possuem uma solução própria para∆L e RS, a qual está representada pelo
círculo escuro, no caso de VGS1, e pelo círculo claro,
no caso de VGS2. O ponto de interseção entre VGS1e
VGS2representa uma terceira solução para∆L e RS
correspondente à tensão VGSX. Sendo ∆VGS muito
pequeno (≤ 0,2 V), o resultado da interseção representa uma boa aproximação dos verdadeiros
valores de∆L e RSna tensão VGSX, e repetindo-se o
mesmo procedimento para diferentes pares de VGS,
pode-se obter∆L e RSem função da tensão de porta
VGS. Por outro lado, os efeitos da geometria dos
dispositivos na extração de∆L e RSpodem ser mais
amenizados se no lugar de VGSfor utilizado a
sobre-tensão (VGS- Vth) [16, 21], tornando-se necessária
a determinação de Vth previamente.
Figura 5: RTx Lmpara dois valores diferentes de
VGS(VGS1e VGS2) aplicados à porta do transistor.
4. Influência da polarização do substrato na determinação da resistência série [23 – 25]
A polarização do substrato provoca alterações nas características elétricas dos dispositivos MOSFETs [26], tais como redução da mobilidade efetiva no canal e o aumento da resistência série. Em dispositivos SOI MOSFETs, os efeitos da polarização do substrato podem modificar, de forma mais significativa, os valores dos parâmetros elétricos, principalmente se existir uma interação entre a primeira interface (óxido de porta/camada de silício) e a segunda interface (camada de silício/óxido enterrado), através das respectivas regiões de depleção. A figura 6 mostra os resultados experimentais da resistência série obtidos de dispositivos SOI NMOSFETs camada fina em função da sobre-tensão (VGF – VthF),
utilizando-se três diferentes valores de VGB.
0,5 1,0 1,5 2,0 2,5 3,0 800 850 900 950 SOI NMOSFETs T = 300 K VGB= - 30 V VGB= - 15 V VGB= - 5 V RS [ Ω ] (VGF- VthF) [V] RT[Ω] Lm[µm] ∆L VGS= 6 V VGS= 14 V RT[Ω] Lm[µm] RS ∆L VGS1= VGSX– (∆VGS/2) VGS2= VGSX+ (∆VGS/2) RS
Figura 6: Resistência série de transistores SOI NMOSFETs a 300 K, em função da sobre-tensão
(VGF- VthF) para diferentes valores de VGB.
Os dispositivos estudados apresentam uma largura de canal Wm de 20 µm e diferentes
comprimentos de canal Lmque variam desde 0,5 a
2 µm para uma tecnologia de 0,5 µm em lâminas SIMOX. Apresentam ainda espessura do óxido de porta toxf igual a 15 nm, espessura do óxido
enterrado toxb de 390 nm, espessura do filme de
silício tSi≈80 nm, e concentração de dopantes no
canal Naf ≈ 1x1017 cm-3. As curvas IDS x VGF
foram obtidas com VDS= 0,1 V, VGFvariando de -1
a 3 V (passos de 0,01 V), VGBigual a -5, -15 e -30
V, e temperaturas de 300 e 77 K. A tensão de limiar VthF foi obtida através do método de extrapolação
linear no ponto de máxima transcondutância [27]. Como pode ser observado na figura 6, RS
diminui com o aumento de (VGF – VthF),
comportamento este esperado, visto que, com o aumento da sobre-tensão, existe um aumento da concentração de portadores induzidos pela porta próximo da região LDD, acarretando uma diminuição da componente RLDD. Os valores
encontrados para RS estão dentro do esperado, uma
vez que se trata de transistores SOI de camada fina e não silicetados [28]. Contudo, um aumento da resistência série é observado à medida que VGB é
aumentado negativamente, e este comportamento será analisado com o auxílio do programa numérico bidimensional MEDICI [29].
Foram então simulados transistores SOI NMOSFETs com comprimentos de canal Lm entre
0,6 e 2 µm, espessura do óxido de porta toxfde 15
nm, espessuras do óxido enterrado toxbde 80 e 400
nm e espessura da camada de silício tSi de 80 nm.
Nas simulações foram adotadas densidades de cargas efetivas no óxido Qox1 = 5x1010 cm-2 (1a
interface) e Qox2 = 1x1011 cm-2 (2a interface), e a
densidade de armadilhas de interface foi considerada desprezível.
A primeira análise feita, foi verificar o quanto a resistência série é modificada, quando o transistor é submetido a diferentes valores de VGBe
diferentes concentrações das regiões de LDD (NLDD)
na temperatura de 300 K. Para isto, foi simulado um conjunto de transistores considerando-se uma concentração de canal Naf = 1x1017 cm-3 e
concentrações de fonte/dreno NDS= 1x1020cm-3. A
resistência série RS foi obtida utilizando-se o
método proposto em [16], para diferentes valores de sobre-tensão (VGF – VthF), onde VGF é a tensão
aplicada na porta do transistor e VthFé a tensão de
limiar da 1a interface. A figura 7 mostra a variação percentual da resistência série ∆R, definida na equação (10), em função da tensão VGB para uma
sobre-tensão (VGF– VthF) = 2,45 V.
(
) (
)
[
]
(
)
[
]
x100 0 V R 0 V R 0 V R R GB S GB S GB S = = − ≠ = ∆ (10) -45 -40 -35 -30 -25 -20 -15 -10 -5 0 5 -20 0 20 40 60 80 100 120 NLDD= 4x1018cm-3 NLDD= 1x1018cm-3 SOI NMOSFETs T = 300 K toxb= 80 nm ∆ R [% ] VGB[V]Figura 7:∆R em função da tensão aplicada ao substrato VGBpara dois diferentes valores de
concentração das regiões de LDD.
Como pode ser observado na figura 7, ∆R sofre uma grande influência da tensão VGB,
principalmente quando é utilizada uma menor concentração nas regiões de LDD. A figura 7 também mostra que para VGB < -15 V e VGB < -30
V, ∆R torna-se quase que constante para NLDD =
1x1018cm-3 e NLDD= 4x1018cm-3, respectivamente,
significando que a variação do valor da resistência série com VGB, a partir deste ponto, passa a ser
muito pequena.
Uma possível explicação para este comportamento da resistência série está vinculada à modulação da região de depleção na 2a interface, dentro da região de LDD (principal componente da resistência série). Este comportamento é diferente do observado em transistores MOSFETs convencionais, já que não se observa o patamar apresentado na figura 7. Com a diminuição da tensão VGB (aumento no sentido negativo), há um
aumento da região de depleção na 2a interface em direção a 1a interface na região de LDD, reduzindo assim o volume de silício disponível para a passagem da corrente [23, 30]. Quando a 2a interface se torna invertida, a região de depleção atinge seu valor máximo e a resistência série torna-se praticamente constante. A figura 8a mostra a seção transversal de um SOI NMOSFET e a região analisada. A figura 8b mostra a variação da região de depleção do LDD obtida através da simulação numérica bidimensional de um transistor com Lm=
1µm, toxb= 80 nm, NLDD= 1x1018cm-3, VDS= 0,1
V, VGF= 2 V e diferentes valores de VGB.
Abaixo de cada curva, o silício está depletado e acima, está neutro. A figura 8b mostra que existe uma tensão VGB, onde a 2a interface, dentro da
região de LDD, se torna invertida e conseqüentemente a região de depleção quase não aumenta mais.
N+ N-Substrato P Óxido Enterrado Porta LDD Região de Depleção Região Analisada 1,5 1,6 1,7 1,8 1,9 2,0 80 60 40 20 0 2ainterface 1ainterface Canal P LDD N -Dreno N+ VGB= 0 VGB= -5V VGB= -10V VGB= -15V VGB= -20V VGB= -25V VGB= -30V P ro fu n d id ad e d o si lí ci o [n m ] Comprimento do LDD [µm]
Figura 8: a) Seção transversal de um SOI NMOSFET. b) Variação da região de depleção dentro do LDD para diferentes valores de VGB.
A figura 9 mostra a densidade de corrente JDS na região de LDD, obtida na posição AA’,
figura 9a. Com o aumento da polarização negativa de VGB, percebe-se uma redução da densidade de
corrente próxima da 2ainterface, devido ao aumento da região de depleção. Porém, existe um pequeno aumento de JDS próximo da 1a interface, mas esta
variação é muito menor do que aquela ocorrida próxima da 2ainterface, justificando um aumento na resistência série RS.
A segunda análise feita, foi verificar o quanto a resistência série é modificada, quando o transistor é submetido a diferentes valores de VGBe
diferentes espessuras da camada do óxido enterrado. A figura 10 mostra os resultados de ∆R em função de VGB. Como pode ser observado, ∆R é
significativamente influenciada por VGBna situação
de toxb = 80 nm, uma vez que os efeitos de
modulação das cargas (acumulação, depleção e inversão) na 2a interface são maiores, devido à menor distância entre o contato do substrato e a camada de silício. Quanto ao patamar observado para ∆R (toxb= 80 nm) a partir de VGB= -15 V, o
mesmo comportamento (atingir o patamar) pode ser
obtido para toxb= 400 nm, porém para valores mais
negativos de VGB(VGB≈-60 V). N+ P Óxido enterrado Porta Região de Depleção Região Analisada N-VGB VGF A A' 0 20 40 60 80 -4 0 4 8 12 16 20 24 2ainterface 1ainterface VGB= 0 V VGB= - 30 V SOI NMOSFET JDS [m A /c m 2] Profundidade do silício [nm]
Figura 9: a) Perfil do transistor ilustrando a região analisada. b) Densidade de corrente na região de
LDD para dois diferentes valores de VGB.
-35 -30 -25 -20 -15 -10 -5 0 5 -20 0 20 40 60 80 100 toxb= 400 nm toxb= 80 nm SOI NMOSFET NLDD= 1x1018cm-3 ∆ R [% ] VGB[V]
Figura 10:∆R em função da tensão aplicada no substrato VGBpara dois diferentes valores da
espessura da camada de óxido enterrado (T = 300 K). a) b) 0 40 nm 80 nm xdepl b) a)
5. Influência da temperatura na determinação da resistência série [24, 25]
A figura 11 mostra os resultados experimentais da resistência série obtidos com o mesmo conjunto de transistores apresentado na figura 6, porém com temperatura de 77 K. Para VGB
= -30 V, uma quantidade excessiva de ruído na curva IDSx VGFprejudicou a obtenção da RS. Como
pode ser observado, os valores da resistência série praticamente dobraram, quando comparados àqueles obtidos na figura 6. Este aumento em RS é
devido ao aumento da resistividade do material semicondutor causado pela diminuição da temperatura, principalmente nas regiões de LDD [31, 32]. Também pode ser observado que a influência da sobre-tensão (VGS – VthF) na RS é maior a 77 K do que a 300 K. 0,0 0,5 1,0 1,5 2,0 2,5 3,0 1600 1700 1800 1900 2000 SOI NMOSFETs T = 77 K VGB= - 30 V VGB= - 15 V VGB= - 5 V RS [Ω ] (VGF- VthF) [V]
Figura 11: Resistência série de transistores SOI NMOSFETs a 77 K, em função da sobre-tensão (VGF- VthF) para diferentes valores de VGB.
Um análise de quanto a resistência série é modificada, quando o transistor é submetido a diferentes valores de VGBe diferentes temperaturas,
foi feita com o auxílio do programa MEDICI. A figura 12 mostra os resultados de∆R em função de VGB, utilizando-se uma concentração inicial NLDD=
4x1018 cm-3e modelos matemáticos, que levam em consideração a ionização incompleta em baixas temperaturas. As características utilizadas na simulação dos dispositivos são as mesmas apresentadas na figura 7.
Quando a temperatura diminui, a concentração efetiva de portadores das regiões de LDD é reduzida, fazendo com que haja um aumento da resistência série e uma maior variação das regiões de depleção em função de VGB. A 300 K, a
cada aumento (no sentido negativo) de VGB, pode-se
observar um aumento progressivo em RS,
representado por ∆R, mas para temperaturas mais
baixas, por exemplo 150 K, mesmo com a redução de VGB, existe um valor de VGBa partir do qual não
se observa mais aumentos em RS. Uma explicação
para isto é que com a redução da temperatura, uma tensão menor de VGB é necessária para se ter uma
maior variação das regiões de depleção dentro das regiões de LDD. Estes resultados explicam os valores obtidos de RS na figura 11, ou seja, a 77 K,
mesmo para valores pequenos e negativos de VGB, a
região de depleção originada na 2a interface é grande o suficiente para atingir a 1ainterface.
150 200 250 300 0 20 40 60 80 100 120 VGB= 0 V VGB= - 5 V VGB= - 10 V VGB= - 15 V VGB= - 20 V VGB= - 25 V VGB= - 30 V SOI NMOSFET toxb= 80 nm ∆ R [% ] T [K]
Figura 12: Influência da temperatura na determinação da variação da resistência série para
diferentes valores de VGB.
6. Análise do comportamento da curva de corrente IDSem função da tensão VGB
Foi demostrado que dependendo do valor de VGB a resistência série pode ter seu valor
modificado, devido, principalmente, à variação da componente RLDD. Contudo, foi observado que a
resistência série atinge um valor máximo, fato este que ocorre quando VGBé suficientemente negativo.
A figura 13 mostra as curvas IDS,δIDS/δVGB,
δ2
IDS/δVGB2e RTem função da tensão VGB, onde RT
é a resistência total entre fonte e dreno.
A figura 13a mostra o comportamento da curva de corrente IDS x VGB, com a tensão aplicada ao substrato VGB variando entre 40 e -40 V. Para altos valores positivos de VGB, a 2a interface está invertida dentro do canal e acumulada para as regiões de fonte/dreno e LDD. Nesta situação, a tensão de limiar da 1a interface VthFinv2 é a menor possível, uma vez que em transistores de camada fina, as condições da 2a interface influenciam o comportamento da 1a interface.
Para altos valores negativos de VGB, a 2a
interface dentro do canal se torna acumulada e as regiões de LDD tornam-se invertidas. Nesta condição, a tensão de limiar da 1ainterface VthFacc2
5,0 10,0 15,0 20,0 25,0 30,0 SOI LDD NMOSFET Lm= 1µm VGF= 2,0 V IDS [µ A /µ m ] 2,0 4,0 6,0 8,0 10,0 12,0 14,0 16,0 RT= RCH+ RS RT [k Ω µ m ] 10-8 10-7 10-6 10-5 10-4 δ IDS / δ VG B [A V -1 / µ m ] -40 -20 0 20 40 -10,0 -5,0 0,0 5,0 10,0 15,0 20,0 δ 2ID S /δ VG B 2[1 0 -6A V -2/ µ m ] VGB[V] -20 -18 -16 -14 -12 -10 -0,1 0,0 0,1 0,2 0,3 0,4 -13.0 V
Figura 13: a) Curva IDSx VGBpara um SOI
NMOSFET. b) Resistência total. c) Primeira derivada da curva IDSem função de VGB. d) Segunda
derivada da curva IDSem função de VGB, onde
pode-se ver os pontos de máximo (VGB)A, (VGB)B, (VGB)C.
A curva de IDSx VGBfoi obtida utilizando-se
uma tensão VGF fixa, maior que VthFacc2. Isto
garante que a 1a interface está sempre invertida, possibilitando a passagem permanente da corrente entre fonte e dreno, independente do valor de VGB,
uma vez que VDSé positivo.
A resistência total RT, figura 13b, é composta
pelas resistências do LDD (RLDD), da fonte/dreno
(RD), de contato (RC) e do canal (RCH). Na equação
(11), o termo entre parênteses é a resistência série RS e seu valor depende da tensão VGB,
principalmente através do termo RLDD.
(
LDD D C)
CH DS DS T R 2.R 2.R 2.R I V R = = + + + (11) As figuras 13c e 13d mostram a 1a e a 2a derivadas da curva IDSx VGB, respectivamente. Nafigura 13d, três pontos de máximo podem ser observados. Para VGB > (VGB)A, a 2a interface está
invertida dentro do canal e acumulada nas regiões de LDD. O ponto “(VGB)A” representa a tensão,
onde a 2a interface dentro do canal torna-se invertida. Para (VGB)B < VGB < (VGB)A, a 2a
interface dentro do canal está depletada, enquanto a 2a interface, nas regiões de LDD, permanece acumulada. O ponto “(VGB)B” representa a situação,
onde a 2a interface dentro do canal muda da depleção para a acumulação, enquanto a 2a interface, nas regiões de LDD, está mudando da acumulação para a depleção. Na realidade, as tensões correspondentes a estes dois efeitos não ocorrem no mesmo instante, mas são bem próximas, devido às concentrações utilizadas para o canal e regiões de LDD. Para (VGB)C < VGB< (VGB)B, a 2a
interface no canal pode ser considerada acumulada, enquanto a 2ainterface nas regiões de LDD pode ser considerada depletada. O ponto “(VGB)C” representa
a tensão, onde a 2a interface, nas regiões de LDD, torna-se invertida.
A figura 13b mostra que, entre os pontos “(VGB)A” e “(VGB)B”, a resistência total RTtem uma
grande dependência da tensão VGB. Esta variação é
decorrente da alteração da resistência do canal RCH,
uma vez que o canal está totalmente depletado. A 2a interface, nas regiões de LDD, permanece acumulada e não influencia a RT. A resistência do
canal pode ser estimada pela equação (12), sendo que VthFinv2< VthFdepl2< VthFacc2eµFinv2>µFdepl2>
µFacc2, onde µF é a mobilidade do canal na 1a
interface para diferentes condições da 2a interface. Através do exposto, pode-se concluir que a resistência do canal RCH é máxima, quando a 2a
interface está acumulada, isto é, quando VGBé igual
a (VGB)B.
( )
[
]
( )
[
]
m oxf m GB F GF F GB F GF F CH C . W L x V Vth V 1 x V Vth V 1 R − µ − θ + = (12) Para VGB < (VGB)B, a mudança em RCH édesprezível, mas RTé agora influenciada pela RLDD,
pois a 2a interface está depletada nas regiões de LDD. A resistência total é influenciada por VGBaté
(VGB)A= 1,38 V (VGB)B= -1,95 V (VGB)C b) c) d) a)
o ponto “(VGB)C”, quando então a 2a interface,
dentro do LDD, torna-se invertida. A influência das regiões de fonte/dreno pode ser considerada desprezível para as concentrações utilizadas, uma vez que as regiões de depleção são pouco afetadas pela tensão negativa de VGB.
A verificação dos pontos (VGB)A, (VGB)B foi
feita através da comparação entre os valores obtidos na simulação com os calculados teoricamente. Como a 1ainterface permanece em forte inversão, o valor do potencial de superfície utilizado baseia-se no modelo proposto por Lindner [33], resultando em um SF ≈ 2,3. Ff, quando as condições Naf =
1x1017 cm-3 e T = 300 K são utilizadas. A tabela 1 compara os valores obtidos na simulação com os calculados para (VGB)A( SF= 2,3. Ff, SB = 2,0. Ff,
QS2= 0) e (VGB)B( SF= 2,3. Ff, SB= 0, QS2= 0).
Tabela 3.1: Comparação entre os valores (VGB)A e
(VGB)B obtidos na simulação, com os calculados
teoricamente.
Parâmetro Calculado [V] Simulado [V]
(VGB)A 1,39 1,38
(VGB)B -1,89 -1,95
Como observado na tabela 3.1, os valores obtidos nas simulações concordam com os calculados, e a pequena diferença entre eles pode ser reduzida se um passo menor de VGB for utilizado,
quando da obtenção da curva IDS x VGB. O ponto
(VGB)C representa a condição, onde a 2a interface,
dentro do LDD, torna-se invertida.
7. Conclusões
Neste trabalho uma análise do
comportamento da resistência série RS em SOI
NMOSFET camada fina foi realizada. Os efeitos das polarizações do substrato VGB e da porta VGF,
aliado aos efeitos da temperatura, afetaram significativamente a RS, principalmente a
componente RLDD. Contudo, foi demostrado que a
partir da inversão da 2ainterface, dentro do LDD, a resistência série não sofreu mais influência de VGB.
Além disto, quando VGB variou de valores positivos
a valores negativos, pontos de máximo na curva
δ2
IDS/δVGB2 foram observados, os quais
representavam mudanças na condição da 2a interface.
Referências bibliográficas
[1] WAN, C.H.; NODA, K.; TANAKA, T.; YOSHIDA, M.; HU, C. A Comparative Study of Advanced MOSFET Concepts. IEEE Transactions on Electron Devices, v. 43, p. 1742, 1996.
[2] COLINGE, J.P. The Development of CMOS/SIMOX Technology. Microelectronic Engineering, v. 28, p. 423, 1995.
[3] PELLOIE, J.L. SOI for Low-power Low-voltage – Bulk Versus SOI, Microelectronic Engineering, v. 39, p. 155, 1997.
[4] COLINGE, J.P. Recent Advances in SOI Technology. Technical Digest IEDM, p. 817, 1994. [5] SU, L.T.; HU, H.; JACOBS, J.B.; SHERONY, M.J.; WEI, A.; ANTONIADIS, D.A. Tradeoffs of Current Drive vs. Short-channel Effect in Deep-submicrometer Bulk and SOI MOSFETs. Technical Digest IEDM, p. 649, 1994.
[6] YOSHIMI, M.; TERAUCHI, M.;
MURAKOSHI, A.; TAKAHASHI, M.;
MATSUZAWA, K.; SHIGYO, N.; USHIKU, Y. Technology Trends of Silicon-On-Insulator – Its Advantages and Problems to be Solved. Technical Digest IEDM, p. 429, 1994.
[7] DAVIS, G.E. IEEE Trans. Nuclear Science, v. 32, p. 4432, 1985.
[8] KRULL, W.A.; LEE, J.C. Proceding SOS/SOI technology workshop, p. 69, 1989. [9] YOSHIMI M.; HAZAMA, H.; TAKAHASHI, M.; KAMBAYASHI, S.; TANGO, H. Observation of Mobility Enhancement in Ultrathin SOI MOSFETs. Eletronics Letters, v. 24, p. 1078, 1988. [10] COLINGE , J. P. IEDM, p. 817, 1989.
[11] NERVE, A. J. A. Digest of Symposium on VSLI Technology, p. 65, 1988.
[12] YOUNG, K. K.. Short Channel Effect in Fully Depleted SOI MOSFETs. IEEE Trans. El. Devices, v. ED-36, p. 399, 1989.
[13] CHEN, H. S.; LI, S. S. Comparison of Stastical Variation of Threshold Voltage in Bulk and SOI MOSFETs. Solid State Eletronics, v. 35, n. 9, p. 1233, 1992.
[14] NG, K.K.; BREWS, J.R. Measuring the effective channel length of MOSFETs. IEEE Circuits and Devices Magazine, v.6, n.6, p.33-38, Nov. 1990.
[15] CHERN, J.G.J. et al. A new method to determine MOSFET channel length. IEEE Electron Device Letter, v.1, n.9, p.170, 1980.
[16] HU, G.J. et al. Gate-voltage-dependent effective channel length and series resistance of LDD MOSFETs. IEEE Trans. on Electron Devices, v.34, n.12, Dec. 1987.
[17] MCANDREW, C.C.; LAYMAN, P.A.
MOSFET effective channel length, threshold voltage and series resistance determination by robust optimization. IEEE Trans. on Electron Devices, v.39, n.10, Oct.1992.
[18] GUO, J. et al. A new approach to determine the effective channel lengthand the drain-and-source series resistance of miniaturized MOSFET's. IEEE Trans. on Electron Devices, v.41, n.10, Oct. 1994.
[19] ZUO, Z.P. et al. A new method for extracting short-channel length or narrow-channel width MOSFET linear parameters. Canidian Conference on Electrical and Computer Engineering, Montreal, PQ, Canada, Sept. 17-20, 1989.
[20] SCHREUTELKAMP, R.J.; DEFERM, L. Simultaneous extraction of the Leff and Rseries for submicron CMOS transistors. Solid State Electron, (no prelo).
[21] NICOLETT, A.S. Estudo da Resistência Série e do Comprimento Efetivo de Canal em Transistores MOS Convencionais e SOI MOS. Dissertação de mestrado apresentada à Escola Politécnica da USP, Dezembro, 1995.
[22] TSUCHIYA, T. et al. Trapped-electron and generated interface-trap effeccts in hot-electron-induced MOSFET degradation. IEEE Trans. on Electron Devices, v. ED-34, n. 11, p. 2291-2296, Nov. 1987.
[23] NICOLETT, A.S.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C. Analysis of the back gate voltage on the LDD SOI nMOSFET series resistance. Proceedings of the International Conference on Microelectronics and Packaging, ICMP99, p. 302-304, Aug. 1999.
[24] NICOLETT, A.S.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C. Back gate voltage influence on the LDD SOI nMOSFET series resistance extraction from 150 to 300K. in P.L.F. Hememment (ed), Pespectives, Sciences and technologies for Novel Silicon on Insulator Devices (NATO), p. 187-193, Out. 1998.
[25] NICOLETT, A.S.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C. Back gate voltage and buried-oxide thickness influences on the series resistance of fully depleted SOI MOSFETs at 77 K. III European
Workshop on Low Temperature Electronics, San Miniato, Itália, p. Pr3-25, Jun. 1998.
[26] TAN, C.B. et al. An improved drain-current-conductance method with substrate back-biasing. IEEE Trans. on Electron Devices, v. 46, n. 2, p. 431-433, Fev. 1999.
[27] VANDAMME, E. et al. Threshold voltage, effective channel length and series resistance extraction methods for n-channel and accumulation-mode p-channel SOI devices. Report ERASMUS program at IMEC, Leuven-Belgium, 1993.
[28] TSUI, B.; CHEN, M. Series resistance of self-aligned silicided source/drain structure. IEEE Electron Devices, v.40, n.1, p.197-206, Jan. 1993.
[29] TMA MEDICI, version 4.0, 1997.
[30] REICHERT, G. et al. Mobility modeling of SOI MOSFETs in the high temperature range. Solid-State Electronics, v. 39, p. 1347-1352, 1996. [31] BALESTRA, F. et al. Performances and physical mechanisms in sub-0.1µm gate length LDD MOSFETs at low temperature. Proccedings of the First European Workshop on Low Temperature Electronis, p.C6-13, July 1994.
[32] GUTIÉRREZ, E. A. et al. Series resistance effects in submicron MOS transistors operated from 300 K down to 4.2 K. Proccedings of the First European Workshop on Low Temperature Electronis, p.C6-31, July 1994.
[33] LINDNER, L.: Bell Syst. Tech. J., v. 41, p. 803, 1962.