UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ
CAMPUS PONTA GROSSA
BRUNO ALLAN GALVÃO DOS SANTOS
CONTROLE DIGITAL DE UM RETIFICADOR TRIFÁSICO HÍBRIDO
COM ELEVADO FATOR DE POTÊNCIA E REGENERAÇÃO DE
ENERGIA
Ponta Grossa, PR.
2016
BRUNO ALLAN GALVÃO DOS SANTOS
CONTROLE DIGITAL DE UM RETIFICADOR TRIFÁSICO HÍBRIDO
COM ELEVADO FATOR DE POTÊNCIA E REGENERAÇÃO DE
ENERGIA
Trabalho de Conclusão de Curso apresentado à Universidade Tecnológica Federal do Paraná, Campus Ponta Grossa, como parte dos requisitos para obtenção do grau de Engenheiro Eletrônico.
Orientador: Prof.Carlos Henrique Illa Font, Dr.
Ponta Grossa, PR.
2016
TERMO DE APROVAÇÃO
CONTROLE DIGITAL DE UM RETIFICADOR TRIFÁSICO HÍBRIDO COM ELEVADO FATOR DE POTÊNCIA E REGENERAÇÃO DE ENERGIA
por
BRUNO ALLAN GALVÃO DOS SANTOS
Este Trabalho de Conclusão de Curso (TCC) foi apresentado em 8 de dezembro de 2015 como requisito parcial para a obtenção do título de Bacharel em Engenharia Eletrônica. O candidato foi arguido pela Banca Examinadora composta pelos professores abaixo assinados. Após deliberação, a Banca Examinadora considerou o trabalho aprovado.
_______________________________
Prof. Dr. Carlos Henrique Illa Font
Prof. Orientador
_______________________________
Jeferson José Gomes
Responsável pelos Trabalhos de Conclusão de Curso
_________________________________
Prof. Dr. Claudinor Bitencourt Nascimento
Membro titular
_________________________________
Prof. Dr. Marcio Mendes Casaro
Membro titular
_________________________________
Prof. Ms. Murilo Oliveira Leme
Coordenador do Curso UTFPR - Campus Ponta Grossa
- O TERMO DE APROVAÇÃO ASSINADO ENCONTRA-SE ARQUIVADO NA SECRETARIA ACADÊMICA -
Universidade Tecnológica Federal do Paraná
Campus Ponta Grossa
RESUMO
SANTOS, Bruno Allan Galvão dos. Controle Digital de um Retificador Trifásico
Híbrido com Elevado Fator de Potência e Regeneração de Energia. 2016.
Trabalho de Conclusão de Curso de Engenharia Eletrônica - Universidade Tecnológica Federal do Paraná. Ponta Grossa, 2016, 93 p.
O presente trabalho possui como principal objetivo apresentar o desenvolvimento de um controle digital aplicado em um retificador trifásico híbrido com elevado fator de potência e capacidade de regeneração de energia. Trata-se de um protótipo trifásico alimentado em 380 V, possuindo tensão de saída igual a 700 V e potência de saída igual a 20 kW. O trabalho irá contemplar a análise de simulações do circuito objeto de estudo a fim de lograr dos benefícios que a tecnologia digital pode oferecer, tais como: maior imunidade à ruídos, redução do efeito de deriva térmica, redução da geração de ruídos e aumento de flexibilidade do projeto de controle. Será demonstrado o desenvolvimento de uma placa de circuito eletrônico que irá realizar a aquisição e o condicionamento de sinais a serem processados por um DSP (Digital signal processor). Por fim, foi implementada uma das estratégias de controle digital avaliadas no DSP TMS320F28335 DelfinoTM (Texas Instruments) e foi possível comparar os resultados obtidos com o desempenho do controle analógico aplicado ao mesmo protótipo.
Palavras-chave: Sistemas de Controle Digital. Controle por Valores Médios.
Retificadores trifásicos. Retificadores híbridos. Condicionamento de Sinais. Microcontrolador DSP. DSP TMS320F28335 Delfino.
ABSTRACT
SANTOS, Bruno Allan Galvão dos. Digital Control of a Three-Phase Hybrid
Rectifier with High Power Factor and Power Regeneration Capability. 2016.
Final Project – Bachelor of Science in Electronics Engineering – Federal University of Technology – Parana. Ponta Grossa, 2016, 93 p.
The main objective of this study is to present the development of a digital control applied to a three-phase hybrid rectifier with high power factor and power regeneration capability. It is a three-phase prototype with 380 V input voltage, 700 V output voltage, 10 kHz switching frequency and 20 kW rated output power. This study will present analysis and simulations of the circuit in order to achieve the benefits that the digital technology can offer, such as noise immunity, reduction of the thermal drift effect, reduction of the noise generation and increase of flexibility in the control. The development of a printed circuit board will also be presented. This board will perform the signal acquisition and conditioning before the signal reaches the Digital Signal Processor (DSP). To conclude, one of the digital control strategies was implemented in the DSP TMS320F28335 DelfinoTM (Texas Instruments) which made possible the comparison with these results with the analogical control applied to the same prototype.
Keywords: Digital Control Systems. Average Value Control. Three-phase Rectifiers.
Hybrid Rectifiers. Signal Conditioning. Digital signal processor. DSP TMS320F28335 DelfinoTM.
LISTA DE ABREVIATURAS
A/D Analógico/Digital
ADC Conversor Analógico Digital (Analogic to Digital Converter)
CA Corrente Alternada
CC Corrente Contínua
CCS Code Composer Studio (Texas Instruments) CI Circuito Integrado
DSP Processador Digital de Sinais (Digital signal processor)
ECAP Módulo de Captura e Registrador (Enhanced Capture Module and Registers)
EPWM Modulação por largura de pulso (Enhanced Pulse Width Modulator) FPGA Field-Programable Gate Array
GPIO Entradas e Saídas de uso geral (General Purpose Input/Output) HRPWM Modulação por largura de pulso de alta resolução (High Resolution
Pulse Width Modulator)
IGBT Insulated Gate Bipolar Transistor
PLL Circuito fechado por fase (Phase Locked Loop)
SUMÁRIO 1 INTRODUÇÃO ... 4 1.1 TEMA DA PESQUISA ... 8 1.1.1 Delimitação do Tema ... 8 1.2 PROBLEMA ... 8 1.3 HIPÓTESE / PREMISSA ... 8 1.4 OBJETIVOS ... 8 1.4.1 Objetivo Geral ... 8 1.4.2 Objetivos Específicos ... 9 1.5 JUSTIFICATIVA ... 9 1.6 MÉTODO DA PESQUISA ... 9 2 DESENVOLVIMENTO ... 11 2.1 REVISÃO DA LITERATURA ... 11 2.1.1 Retificadores ... 11
2.1.2 Controle Analógico e Controle Digital ... 12
2.1.3 Estratégias de Controle ... 15
2.1.3.1 Estratégia de Controle 1: Controle por Valores Médios... 16
2.1.3.2 Estratégia de Controle 2: Controle Indireto (Autocontrole) ... 18
2.1.3.3 Estratégia de Controle 3: Controle por Erro Complementar ... 20
2.1.4 Microprocessadores do tipo DSP (Digital signal processor) ... 22
2.2 SIMULAÇÕES NUMÉRICAS ... 23
2.2.1 Controle Analógico ... 24
2.2.2 Controle Digital ... 27
2.2.2.1 Conversão de Compensadores e Filtros para Equações a Diferença ... 27
2.2.2.1.1 Compensador da Tensão de Saída ... 28
2.2.2.1.2 Compensador de Correntes de Entrada ... 30
2.2.2.1.3 Compensador da Corrente do Indutor Boost ... 32
2.2.2.2 Simulação da Planta Digital utilizando Compensadores no Domínio Z ... 33
2.2.2.3 Simulação da Planta Digital utilizando Equação a Diferenças ... 38
2.2.2.4 Simulação da Planta digital utilizando Equação a Diferenças implementada em Código C ... 41
2.2.2.4.1 Fluxograma da Programação em C... 42
2.2.2.4.2 Configuração dos Registradores no DSP ... 44
2.2.2.4.3 Configuração da Interrupção e Leitura do Conversor A/D ... 47
2.2.2.4.4 Implementação de Equação a Diferença em Linguagem C ... 48
2.2.2.4.5 Resultados dos Testes utilizando Código em C desenvolvido ... 49
2.3.1 Requisitos da Placa ... 53
2.3.2 Filtros Anti-aliasing ... 56
2.3.3 Amostragem das Correntes de Entrada ... 57
2.3.4 Amostragem da Tensão de Saída ... 58
2.3.5 Amostragem da Corrente do Indutor ... 58
2.3.6 Amostragem da Tensão de Entrada para Sincronismo ... 58
2.3.7 PLLs para Tensão de Entrada ... 59
2.3.8 Interface com Drivers para Comando dos Transistores ... 60
2.3.9 Proteção do Circuito ... 61
2.3.10 Interface com DSP ... 62
2.3.11 Fonte de Alimentação ... 62
2.3.12 Desenvolvimento do Layout da Placa de Circuito Eletrônico ... 63
2.3.13 Resultado do Desenvolvimento da Placa de Circuito Eletrônico ... 63
3 CONSIDERAÇÕES FINAIS ... 69
REFERÊNCIAS ... 71
APÊNDICE A – Tutorial: Co-simulação Matlab Simulink e PSIM ... 77
1 INTRODUÇÃO
Os sistemas de controle digitais possuem determinadas vantagens quando comparados aos sistemas de controle analógicos. Segundo Silva (2002) e Tredinnick (2005), as principais vantagens do controle digital compreendem:
a) maior imunidade a ruídos; b) redução da geração de ruído;
c) redução do efeito thermal drift (também chamado de deriva térmica, desvio no sinal causado por alteração de temperatura);
d) aumento da flexibilidade do controle via software;
e) possibilidade de implementação de técnicas de controle avançadas proporcionando elevado desempenho;
f) aumento do sincronismo entre sinais utilizados na modulação PWM.
Além das vantagens citadas, a utilização de processadores digitais de sinais (também chamados de DSPs - Digital signal processors) é amplamente utilizada em aplicações que envolvam Eletrônica de Potência, pois as estruturas de controle digital apresentam custo reduzido e alto desempenho, como apresentado em Mussa (2003) e Campanhol (2012). Segundo Batista (2006), faz-se também necessário ressaltar que, para aplicações de elevada potência, o custo da estrutura de controle é pequeno quando comparado ao custo do estágio de potência. Os DSPs são também vastamente utilizados em outras aplicações como, por exemplo, na telefonia móvel, processamento de imagens de câmeras fotográficas e televisores, automóveis, computadores e equipamentos médicos devido ao seu custo reduzido de implementação de sistemas digitais (SCHULER, 2013).
Em se tratando de processamento digital de sinais, outro tipo de circuito integrado vastamente utilizado é o Field-Programable Gate Array (FPGA). A utilização de um FPGA se mostra vantajosa nos casos em que a complexidade do controle exige elevado número de algoritmos a serem executados em um único clock, pois nestes circuitos integrados o processamento é realizado de forma paralela (e não da forma sequêncial como em um DSP) o que facilita a implementação de lógicas com elevada taxa de processamento (GONSALES, 2002).
O foco do trabalho está na substituição de uma estrutura de controle analógico por uma estrutura de controle digital em um retificador trifásico híbrido proposto em Illa Font (2009). Trata-se de um retificador que utiliza a estratégia de Controle por Valores Médios empregando circuitos analógicos. Este retificador híbrido é denominado retificador trifásico híbrido bidirecional empregando o conversor CC-CC Boost. Ele é gerado pela associação em paralelo do retificador trifásico em ponte de Graetz cascateado pelo conversor CC-CC Boost (Retificador A) com o retificador trifásico Pulse Width Modulation (PWM - Modulação por largura de pulso) Boost dois níveis bidirecional (Retificador B), conforme apresentado em Illa Font (2009). Dentre as características, este retificador conta com reduzido número de interruptores controlados e com as características de elevado fator de potência, controle da tensão de saída e capacidade de regeneração de energia para a rede de alimentação. Em Illa Font (2009), o funcionamento deste retificador foi comprovado através de curvas experimentais que mostram a correção do fator de potência e o controle da tensão de saída em um protótipo com potência de saída de 20 kW.
A Figura 1 apresenta a representação em diagrama de blocos do retificador trifásico híbrido bidirecional empregando o conversor CC-CC Boost.
Figura 1: Diagrama de blocos - Retificador trifásico híbrido bidirecional empregando
o conversor CC-CC Boost.
Fonte: Autoria própria.
A Figura 2 apresenta o circuito elétrico do retificador proposto por Illa Font (2009) em que será aplicada a estrutura do controle digital.
Figura 2: Retificador trifásico híbrido bidirecional empregando o conversor CC-CC
Boost.
Fonte: Illa Font, 2009.
A Figura 3 apresenta o retificador trifásico híbrido implementado em Illa Font (2009). A estrutura de controle digital proposta neste trabalho será aplicada neste retificador.
Figura 3: Fotografia do protótipo. Fonte: Illa Font, 2009.
A Tabela 1 apresenta as especificações de projeto do retificador. A Tabela 2 apresenta os componentes da planta de potência.
Tabela 1: Especificações de projeto do retificador trifásico híbrido
Parâmetro Valor Tensão de Entrada [V] 380 Tensão de Saída [V] 700 Potência de Saída [kW] 20 Frequência da Rede [Hz] 60 Frequência de Comutação [kHz] 10
Fonte: Illa Font, 2009.
Tabela 2: Componentes do protótipo
Item Especificações Dr1, Dr2, Dr3, Dr4, Dr5 e Dr6 SKD82/12 Sb e Db1 SKM50GAL123D Db2 HFA80FA120 S1, S2, S3, S4, S5, S6, D1, D2, D3, D4, D5 e D6 SKM22 GD123D Lb1 e Lb2 2,3mH/40A Lf1, Lf2 e Lf3 2,4mH/15A Co 8 x 2200uF/450V
Sensores de Corrente LA55-P
Sensor de tensão de saída LV25-P SP8 Sensor das tensões de entrada 3 x 1p △ - △
Transformador de sinal
Fonte: Illa Font, 2009.
Para a utilização do controle digital, faz-se necessário o desenvolvimento de uma placa de circuito eletrônico para condicionamento de sinais e interface com o DSP. Assim, pretende-se utilizar esta placa conectada ao estágio de potência a fim de lograr dos benefícios que a tecnologia digital pode oferecer.
A placa a ser desenvolvida neste trabalho poderá ser utilizada em outras aplicações em Controle Digital e Eletrônica de Potência que envolvam a utilização de sensores de efeito Hall e de circuitos drivers da Semikron (modelos SKHI 10/12 e
SKHI 23/12) devido à flexibilidade fornecida tanto pelo microcontrolador utilizado quanto pela placa de condicionamento de sinais projetada.
Desta forma, justifica-se a implementação das estruturas de controle e de modulação através da utilização de um processador digital de sinais (DSP) a fim de alcançar os objetivos deste trabalho.
1.1 TEMA DA PESQUISA
1.1.1 Delimitação do Tema
O foco do trabalho está na substituição de uma estrutura de controle analógico por uma estrutura de controle digital em um retificador trifásico híbrido proposto em Illa Font (2009).
1.2 PROBLEMA
O protótipo desenvolvido em Illa Font (2009) utiliza uma estratégia de controle implementada com o emprego de componentes analógicos. De forma geral, o controle analógico, em comparação com o controle digital, tende a apresentar: menor imunidade a ruídos, menor flexibilidade do controle em caso de necessidade de ajuste e menor sincronismo entre sinais utilizados na modulação PWM.
1.3 HIPÓTESE / PREMISSA
A utilização de uma técnica de controle digital proposta neste trabalho conseguirá lograr dos benefícios que a tecnologia digital pode oferecer.
1.4 OBJETIVOS
Implementar uma estratégia de controle digital e comparar os resultados obtidos com a estratégia existente. A estratégia existente trata-se de um controle analógico desenvolvido em Illa Font (2009).
1.4.2 Objetivos Específicos
- Estudar técnicas para utilização de controle digital e estratégias de controle compatíveis com a planta;
- Avaliar a estratégia de controle a ser aplicada por meio de simulações em software Matlab e PSIM;
- Implementar a estratégia de controle selecionada no DSP;
- Projetar e montar uma placa para aquisição e condicionamento de sinais para utilização em retificadores trifásicos;
- Comparar e analisar os resultados do controle digital proposto com o controle analógico implementado anteriormente.
1.5 JUSTIFICATIVA
A busca por uma maior eficiência energética se dá com a aplicação de novas tecnologias em equipamentos, componentes e técnicas inovadoras. Desta forma, justifica-se o estudo e análise de novas tecnologias - como é o caso da implementação de estruturas de controle digital - a fim de lograr dos benefícios que esta pode oferecer quando comparada as técnicas de controle que utilizam componentes analógicos.
Na literatura, é também grande o número de trabalhos bem sucedidos que apresentam a utilização de estruturas digitas de controle, tais como Batista (2006), Botterón et al. (2001), e Doval-Gandoy et al. (1999).
1.6 MÉTODO DA PESQUISA
A metodologia empregada para a realização do trabalho é apresentada a seguir:
- Revisão bibliográfica: pesquisa de publicações relacionadas ao tema de estudo em anais de congressos nacionais e internacionais, em jornais e revistas especializadas e em sítios da internet;
- Análise teórica quantitativa e qualitativa: comparação e análise das características de entrada e saída bem como o dimensionamento de estruturas de controle digital;
- Estudo teórico dos aspectos de estruturas de controle digital: circuitos para implementação do controle, aquisição e condicionamento de sinais;
- Validação dos estudos teóricos através de simulações numéricas; - Conclusão sobre os resultados obtidos.
2 DESENVOLVIMENTO
2.1 REVISÃO DA LITERATURA
2.1.1 Retificadores
Devido à energia elétrica disponibilizada na rede elétrica de distribuição ser em corrente alternada (CA), os equipamentos que necessitam de energia em corrente contínua (CC) necessitam ser alimentados por conversor CA-CC.
Segundo WU (2006), existe uma crescente demanda por equipamentos e processos industriais que utilizam corrente contínua e, neste cenário, retificadores trifásicos PWM tem sido utilizados na tentativa de suprir esta demanda nos mais variados setores industriais, tais como: aeroespacial, naval, químico, petrolífero, maquinário industrial, mineração, entre outros.
Entretanto, retificadores trifásicos PWM quando aplicados em potências elevadas (superiores a 50 kW) podem ser afetados por pelo menos uma das seguintes limitações conforme apresentado em Illa Font (2009): limite físico de processamento de corrente e/ou tensão dos semicondutores de potência; e limites construtivos, no que se refere a problemas térmicos e/ou mecânicos.
Uma das soluções apontadas pela literatura é a de utilização de retificadores trifásicos com conexões especiais, também chamados de retificadores trifásicos híbridos (ALVES, 2005; DE FREITAS, 2004; DE FREITAS, 2005; DE FREITAS 2007; ILLA FONT, 2005; ILLA FONT, 2006; MANJREKAR, 2000; MINO 2004; SATO, 2002).
O nicho de aplicação dos retificadores híbridos está relacionado com as altas potências (superiores a 12 kW). Estes retificadores, diferentemente dos retificadores PWM em paralelo, são concebidos pela conexão em paralelo entre circuitos de topologias distintas e, desta forma, é possível processar diferentes parcelas de potência em cada topologia para alcançar as características de funcionamento desejadas.
O circuito elétrico que serviu como objeto de estudo deste trabalho consiste no protótipo desenvolvido em Illa Font (2009), onde é proposta a análise de um retificador trifásico híbrido com reduzido número de interruptores controlados e com
as características de elevado fator de potência, controle da tensão de saída e capacidade de regeneração de energia para a rede de alimentação.
2.1.2 Controle Analógico e Controle Digital
Através de conceitos matemáticos, as estratégias de controle são projetadas para buscar o domínio da dinâmica do processo para que este permaneça dentro dos limites de segurança e para que atenda as especificações esperadas para o sistema.
O processo de discretização pode ser apresentado através de diagramas de blocos para facilitar o entendimento. Seja o sistema analógico genérico, em malha fechada, apresentado na Figura 4, em que:
- R(s): referência; - E(s): erro;
- D(s): função transferência do controlador; - U(s): esforço de controle;
- G(s): função transferência da planta a ser controlada; - Y(s): saída a ser controlada.
D(s) G(s)
-+
R(s) E(s) U(s) Y(s)
Controlador Planta
Figura 4: Sistema analógico em malha fechada. Fonte: Autoria própria.
A Figura 5 é uma representação da Figura 4 no domínio digital. A utilização do conversor Analógico/Digital (A/D) e do conversor Digital/Analógico (D/A) necessita de um microcontrolador que realize o sincronismo das conversões de sinal através da utilização de um clock. Destaca-se na Figura 5 a conversão do controlador para o domínio Z, a inclusão de amostradores ideais e circuito de retenção (seguradores de ordem zero). O amostrador ideal pode ser considerado como uma chave ideal que se fecha periodicamente; já o segurador de ordem zero é utilizado para manter o valor medido até a próxima amostragem, formando, assim, um sinal com a forma de um degrau.
Figura 5: Representação de um sistema analógico em malha fechada convertido
para o domínio Z.
Fonte: Ogata, 1995 (adaptado).
A Figura 6 apresenta o equivalente digital do sistema analógico de forma simplificada. D(z) Gho(z)
-+
R(z) Controlador Y(z) Planta no domínio ZFigura 6: Representação de um sistema analógico em malha fechada convertido
para o domínio Z – simplificado.
Fonte: Autoria própria.
Em Illa Font (2009), a estratégia de controle utilizada foi o Controle por Valores Médios empregando circuitos analógicos. O funcionamento do retificador foi comprovado através de curvas experimentais que comprovaram a correção do fator de potência e o controle da tensão de saída em um protótipo com potência de saída de 20 kW.
Como sugerido em Illa Font (2009), a implementação de uma estratégia de controle digital poderia melhorar o desempenho do sistema principalmente com relação ao sincronismo entre os sinais utilizados na modulação PWM (como o sinal é gerado digitalmente, o DSP mantém o sincronismo perfeito das portadoras de sinal PWM sem ser influenciado pelo efeito de deriva térmica presente no controle analógico) e na geração dos sinais de referência com menores níveis de ruído. Este trabalho deseja alcançar além dessa outras vantagens gerais existentes em
comparação com a utilização de controles analógicos. Assim como já citado neste trabalho, segundo Silva (2002) e Tredinnick (2005), outros benefícios compreendem:
a) maior imunidade a ruídos; b) redução do efeito thermal drift;
c) redução da geração de ruído: ações de controle implementadas digitalmente através de algoritmos computacionais não são fontes adicionais de ruído tendo em vista que seus equivalentes analógicos (capacitores, indutores e resistores) são fontes geradoras de ruído;
d) aumento de flexibilidade: uma vez elaborado o projeto de controle digital e havendo a necessidade subsequente de modificação de alguma especificação de controle, bastaria apenas realizar a alteração do controle via software na grande maioria dos casos.
Por outro lado, algumas desvantagens podem existir e devem ser atentamente analisadas para que a ação de controle não seja comprometida. Segundo Silva (2002) e Tredinnick (2005), as desvantagens principais consistem em:
a) erros do processo de amostragem e quantização: possíveis erros são introduzidos durante esses processos e podem degradar o desempenho do sistema. A compensação desta degradação pode tornar o projeto mais complexo;
b) ruído de quantização: os conversores A/D fazem aproximações dos sinais analógicos, entretanto a diferença entre o sinal aproximado e o sinal real resulta em ruído de quantização que interfere na resposta do controlador;
c) aliasing: a má seleção da frequência do amostrador pode causar distorção dos sinais analógicos quando convertidos para sinais digitais, podendo vir até a instabilizar o sistema de controle digital em malha fechada.
O objetivo deste trabalho consiste em realizar a análise de simulações numéricas do circuito objeto de estudo utilizando estratégias de controle digital e lograr dos benefícios que a tecnologia digital pode oferecer. Através da análise dos resultados, pretende-se determinar se a técnica de controle digital escolhida obteve melhor desempenho quando comparada ao controle analógico já implementado neste retificador.
2.1.3 Estratégias de Controle
Segundo Bojorge (2014), estratégias de controle são constituídas pela escolha das variáveis, escolha da lei de controle, definição dos instrumentos e pela disposição física destes ao longo da planta.
Os próximos sub-tópicos irão apresentar as três diferentes estratégias de controle analisadas. Primeiramente é feito um embasamento teórico e em seguida é apresentado a implementação do controle referido no diagrama do circuito objeto de estudo. As Figuras 7, 8 e 9 apresentam a estrutura das estratégias de controle selecionadas para comparação: para estas Figuras, a parte do circuito expressa por linhas mais claras representa o estágio de potência, as linhas mais escuras representam o sistema de controle e a linha tracejada representa a sincronização de frequência entre as ondas triangular e dente-de-serra utilizada na modulação PWM. A portadora triangular é utilizada para modulação de sinais que atuam em quatro quadrantes, como é o caso do sinal em corrente alternada senoidal da amostra da corrente de entrada; já a portadora dente-de-serra é utilizada para modulação de sinais que atuam em apenas um quadrante, como é o caso do sinal em corrente contínua da amostra da tensão de saída.
O objetivo da malha de tensão de saída é o de corrigir a tensão diante das variações da tensão de entrada e variações de carga. Esta mesma malha fornece referência para o controle das correntes do retificador garantindo o processamento da potência solicitada pela carga.
O objetivo da malha de corrente é o de regular o fator de potência garantindo que as correntes de entrada sejam senoidais e se mantenham em fase com as tensões de entrada. O controle deve agir de tal forma de que a soma das correntes de entrada do retificador A e B gerem correntes de entrada senoidais.
Para a correta comparação e análise dos três controles e consequentemente a determinação do melhor desempenho, determinados parâmetros devem ser compartilhados entre as simulações:
a) utilização do mesmo modo de operação PA90PB10 (modo que obteve melhor desempenho para o protótipo: retificador A processa 90% da potência ativa e o retificador B consequentemente processa 10% (ILLA FONT, 2009) o qual envolverá determinação dos ganhos k1 e k2 (ver
Figuras 7, 8 e 9) que irão garantir a distribuição de potência entre os retificadores, assim como implementado em Illa Font (2009);
b) utilização do mesmo compensador digital de tensão de saída em todas as estratégias estudadas;
c) mesmo passo de cálculo para simulação (1µs); d) mesma frequência de amostragem (10 kHz).
Em se tratando da implementação das malhas de controle nas simulações, ressalta-se a existência de saturadores nas saídas dos compensadores de tensão e de corrente. Estes saturadores foram implementados para limitar a excursão máxima dos sinais de saída dos compensadores, haja vista a ação de controle de cada compensador possui um valor limite para aplicação prática. A faixa de limitação inferior e superior do valor de cada um dos saturadores foi obtida através da simulação das saídas dos controles analógicos já implementados em Illa Font (2009).
2.1.3.1 Estratégia de Controle 1: Controle por Valores Médios
Com relação à estratégia de Controle por Valores Médios, esta é uma estratégia conhecida na literatura - Batschauer (2000) e Raycik (2005) - técnica esta já utilizada com sucesso na implementação do controle analógico do retificador objeto de estudo em Illa Font (2009). Trata-se do controle por valores médios instantâneos da corrente de entrada, onde a malha de corrente é uma malha interna e a malha de tensão é a malha externa de controle. A Figura 7 apresenta o diagrama de blocos da estratégia de controle por valores médios adaptada ao circuito objeto de estudo.
Figura 7: Estratégia de controle por valores médios. Fonte: Santos, 2012.
Para o controle do retificador A (transistor Sb), a amostra de tensão de saída é
comparada com o valor de referência (Voref) gerando um erro. Este erro é levado ao
compensador de tensão de saída (Hv(s)). Outra referência de tensão contínua é
obtida através da soma, retificação e filtragem de uma proporção das tensões alternadas de entrada. Esta referência é multiplicada por uma amostragem da saída do controlador de tensão, gerando um sinal (Iccref) que é comparado com uma
amostra do valor da corrente do indutor Lb2. A compensação deste erro é feita
através do compensador de corrente do indutor Boost (Hilb(s)). O sinal da saída deste
compensador atua no modulador PWM com portadora de formato dente-de-serra (PWMb) gerando na saída um sinal de razão cíclica variável que atuará no transistor Sb.
Para o controle do retificador B (transistores S1 a S6), a corrente de referência para o controle do retificador trifásico (I1ref, I2ref, I3ref) consiste em uma
i3 H (s) PWM3 3 S 6 S Db1 Sb Dr1 Dr4 Dr3 Dr5 Dr2 Lb1 Lb2 Db2 V2 V3 V1 Lf1 Lf2 Lf3 S1 S 4 D1 D4 S2 S5 S3 S6 D2 D5 D3 D6 Co Dr6 Ro Ref I3 i2 H (s) PWM2 2 S 5 S i1 H (s) PWM1 1 S 4 S v H (s) iLb H (s) PWMb b S k Vo VoRef + -k 1 k 2 kILb + -k Vi k CC k I3 k I2 k I1 + -+ + -Icc Ref km 1 km 2 km 2 km 2 k Vi k Vi Ref I2 Ref I1
amostra da tensão de entrada com sua amplitude modulada pelo sinal proveniente de uma amostra da saída do compensador de tensão. A subtração desta corrente de referência (I1ref, I2ref, I3ref) por uma amostra da corrente de entrada gera um erro que
é levado à entrada dos compensadores das correntes de entrada (Hi1(s), Hi2(s), Hi3(s)).
A compensação da diferença é realizada por este compensador que atua no modulador PWM (PWM1, PWM2, PWM3) visando eliminar o erro. De acordo com a variação do sinal do controlador de corrente, o modulador PWM gera, para cada fase, dois sinais de razão cíclica variável, sendo um complementar ao outro. Desta forma, a variação da razão cíclica aplicada nos sete transistores altera as correntes de entrada do retificador.
A malha de controle de tensão deve ser implementada de tal forma que seja lenta quando comparada a malha de corrente para não causar distorções nas correntes de entrada. A malha de controle de tensão deve ser sensível às variações do valor médio da tensão de saída e não ao valor instantâneo, ou seja, a modulação correta da onda senoidal que servirá de referência irá depender da multiplicação por um sinal sem ondulação que não interfira no formato originalmente senoidal da onda.
2.1.3.2 Estratégia de Controle 2: Controle Indireto (Autocontrole)
Esta estratégia é conhecida na literatura Borgonovo (2005) e Silva (2011), porém o presente trabalho encontra-se mais focado em Silva (2011). Este controle de modo geral se caracteriza pela geração da modulação PWM através da comparação de dois sinais:
a) um sinal de corrente;
b) um sinal proveniente da multiplicação de uma portadora fixa e um sinal de controle.
A Figura 8 apresenta o diagrama de blocos da estratégia de controle indireto (autocontrole) adaptada ao circuito objeto de estudo.
Figura 8: Controle indireto (autocontrole). Fonte: Santos, 2012.
Para o controle do retificador A (transistor Sb), a amostra de tensão de saída é comparada com o valor de referência (Voref) gerando um erro que é levado ao
compensador de tensão de saída (Hv(s)). Uma amostragem da saída do controlador
de tensão de saída é multiplicada pelo sinal da portadora dente-de-serra. A referência gerada por esta multiplicação (Iccref) é comparada com a amostragem de
corrente no indutor Lb2 gerando um valor de erro. Através da utilização de um
comparador, se este erro assumir valor positivo ocorrerá acionamento do transistor Sb e, consequentemente, se este erro assumir valor negativo ocorrerá o bloqueio do transistor.
Para o controle do retificador B (transistores S1 a S6), uma amostragem da saída do controlador de tensão de saída é multiplicada pelo sinal da portadora triangular. A referência gerada por esta multiplicação (I1ref, I2ref, I3ref) é comparada
com a amostragem de cada uma das correntes de fase de entrada gerando um valor
Driver3 3 S 6 S Db1 Sb Dr1 Dr4 Dr3 Dr5 Dr2 Lb1 Lb2 Db2 V2 V3 V1 Lf1 Lf2 Lf3 S1 S 4 D1 D4 S2 S5 S3 S6 D2 D5 D3 D6 Co Dr6 Ro Driver2 2 S 5 S Driver1 1 S 4 S v H (s) Driverb b S k Vo VoRef + -k 1 k 2 kILb + -k I3 k I2 k I1 + -+ + -Icc Ref km 1 km 2 km 2 km 2
de erro para cada uma destas. Utilizando o Driver 1 como exemplo, através da utilização de um comparador, se este erro assumir valor positivo ocorrerá acionamento do transistor S1 e bloqueio do transistor S2; se este erro assumir valor negativo ocorrerá bloqueio do transistor S1 e acionamento do transistor S2. O mesmo se aplica para o Driver 2 e o Driver 3.
Nesta estratégia de controle não existe controladores para as malhas de corrente.
2.1.3.3 Estratégia de Controle 3: Controle por Erro Complementar
Esta estratégia emprega exclusivamente controladores do tipo proporcional e se destaca pela simplicidade, confiabilidade e eficiência. Segundo Pastorello Filho (2000), os tipos de controladores que apresentam melhor adaptação aos conversores de potência empregam compensação exclusivamente proporcional. A complexidade dos modelos e dos métodos para determinação das constantes do compensador se reduz a definição do valor do ganho. Por utilizar controles proporcionais, a dinâmica do sistema se torna mais rápida comparada a outros controles e, além disso, é possível corrigir o fator de potência utilizando a equação clássica do erro desde que se acrescente uma constante ao sinal de referência.
A Figura 9 apresenta o diagrama de blocos do controle por erro complementar aplicado ao circuito objeto de estudo.
Figura 9: Controle por erro complementar (modo complementar). Fonte: Santos, 2012.
Para o controle do retificador A (transistor Sb), a amostra de tensão de saída é comparada com o valor de referência gerando um erro. Este erro é levado ao compensador de tensão de saída. Outra referência de tensão contínua é obtida através da soma, retificação e filtragem de uma proporção das tensões alternadas de entrada. Esta referência é multiplicada por uma amostragem da saída do controlador de tensão, gerando um sinal que é comparado com o valor da corrente do indutor Lb2. A este sinal de erro é aplicado um ganho (Kilb) que na sequência irá
atuar no modulador PWM com portadora de formato dente-de-serra gerando um sinal de razão cíclica variável que atuará no transistor Sb.
Para o controle do retificador B (transistores S1 a S6), a corrente de referência para o controle do retificador trifásico consiste em uma amostra da tensão de entrada com sua amplitude modulada pelo sinal proveniente de uma amostra da saída do compensador de tensão. A subtração de uma amostra da corrente de
PWM3 3 S 6 S Db1 Sb Dr1 Dr4 Dr3 Dr5 Dr2 Lb1 Lb2 Db2 V2 V3 V1 Lf1 Lf2 Lf3 S1 S 4 D1 D4 S2 S5 S3 S6 D2 D5 D3 D6 Co Dr6 Ro Ref I3 PWM2 2 S 5 S i1 k PWM1 1 S 4 S v H (s) PWMb b S k Vo VoRef + -k 1 k 2 kILb -+ k Vi k CC k I3 k I2 k I1 -+ -+ + Icc Ref km 1 km 2 km 2 km 2 k Vi k Vi Ref I2 Ref I1 i2 k i3 k iLb k
entrada por esta corrente de referência gera um erro. A este erro é aplicado um ganho proporcional a cada fase (ganhos Ki1, Ki2 e Ki3) que na sequência atua no modulador PWM visando eliminar o erro. De acordo com a variação do sinal do controlador de corrente, o modulador PWM gera, para cada fase, dois sinais de razão cíclica variável, sendo um complementar ao outro. Desta forma, a variação da razão cíclica aplicada nos sete transistores altera as correntes de entrada do retificador.
2.1.4 Microprocessadores do tipo DSP (Digital signal processor)
Segundo Lapsley (1998), um sistema de processamento digital de sinais pode ser considerado qualquer sistema eletrônico que utiliza operações matemáticas para representação digital de sinais. Estes sinais são representados digitalmente através de amostras do sinal físico (por exemplo, sinal de áudio) obtidas através do uso de transdutores (como por exemplo, microfones) e conversores analógico digital.
O DSP é um microcontrolador especializado em processamento digital de sinais e, de acordo com Schuler (2013), a sua utilização tem crescido significativamente nos últimos anos principalmente no mercado de dispositivos portáteis, como é o caso de celulares.
A Figura 10 apresenta o DSP a ser utilizado neste trabalho: trata-se do DSP TMS320F28335 DelfinoTM com o kit de desenvolvimento Experimenter’s Kit USB Docking Station, ambos fabricados pela Texas Instruments.
Figura 10: TMS320F28335 DelfinoTM e Experimenter’s Kit USB Docking Station.
A Tabela 3 apresenta as principais características deste DSP. Outras características deste controlador podem ser encontradas nos manuais Texas Instruments (2011) e Texas Instruments (2012) disponibilizados pelo fabricante.
Tabela 3: Principais características do DSP TMS320F28335 DelfinoTM
Parâmetro Valor
Frequência 150MHz
Ciclo de instrução 6,67 ns
Memória RAM 68 kB
Enhanced Pulse Width Modulator (EPWM) 512 kB High Resolution Pulse Width Modulator (HRPWM) 6 canais (16-Bit)
Enhanced Capture Module and Registers (ECAP) 6 canais (24-Bit) Analog to digital converter (ADC) 6 canais (24-Bit) Tempo de conversão do ADC 6 canais (12-Bit)
Timers de propósito geral 80 ns
Watchdog Timer 3 timers (32-Bit)
Frequência da Rede [kHz] 1 timer
Interrupções externas 8
General Purpose Input/Output (GPIO) 88
Fonte: Texas Instruments, 2012 (adaptado).
A escolha deste DSP está relacionada à sua alta capacidade de processamento de instruções, quantidade de saídas PWM e quantidade de entradas com conversores A/D.
2.2 SIMULAÇÕES NUMÉRICAS
Simulações numéricas são utilizadas para recriar computacionalmente uma situação de funcionamento possibilitando o estudo de como a estrutura se comportaria em uma implementação real. Para simulação foram utilizados dois softwares: PSIM 64-bit Professional e Matlab; além da utilização do módulo SimCoupler (módulo extra ao software PSIM) e do ambiente para simulação Simulink (ferramenta do software Matlab). O módulo SimCoupler fornece interface entre PSIM e Matlab Simulink para co-simulação (também chamado de simulação
colaborativa), de modo que parte de um sistema pode ser implementado no PSIM e o restante em Matlab Simulink. O estágio de potência foi implementado no PSIM e o estágio de controle no Matlab Simulink. O motivo desta escolha foi devido ao software PSIM ser dedicado para a simulação de circuitos da eletrônica de potência e devido à ferramenta Simulink possuir maior capacidade e versatilidade para implementação de controles digitais. A Figura 11 apresenta o conceito geral de co-simulação utilizado no presente trabalho. Um tutorial de como utilizar a técnica de co-simulação é apresentado no Apêndice A baseado em Powersim Inc. (2013).
POWER
(PSIM)
CONTROL
(MATLAB
SIMULINK)
Figura 11: Conceito geral de co-simulação utilizando PSIM e Matlab Simulink. Fonte: Powersim, 2014 (adaptado).
2.2.1 Controle Analógico
Através da utilização dos conceitos de co-simulação utilizando os softwares PSIM e Matlab Simulink, foram avaliados as seguintes características das estratégias de controle selecionadas:
a) resposta ao degrau positivo de carga (variação de carga de 50% para 100%);
b) esforço de controle;
c) distribuição de potência das correntes de fase de entrada entre os retificadores A e B;
A Figura 12 apresenta a resposta ao degrau positivo de carga para a estratégia de valores médios implementada no domínio S.
Figura 12: Resposta ao degrau positivo de carga no domínio S para estratégia de
controle por Valores Médios.
Fonte: Autoria própria.
A Figura 13 apresenta o esforço de controle do compensador da tensão de saída (ec_ts), o esforço de controle do compensador de corrente de entrada (ec_ce), e o esforço de controle do compensador de corrente do indutor boost (ec_cb) para a estratégia de valores médios implementada no domínio S.
Figura 13: Esforço de controle dos compensadores no domínio S para estratégia de
controle por Valores Médios.
Fonte: Autoria própria.
A Figura 14 apresenta a distribuição de potência entre os retificadores A e B no modo PA90PB10 para a estratégia de valores médios implementada no domínio S.
Figura 14: Distribuição de potência entre os retificadores A e B no domínio S para
estratégia de controle por Valores Médios.
Fonte: Autoria própria.
A Figura 15 apresenta a tensão de fase e a corrente de entrada. Observa-se que a estratégia apresenta elevado fator de potência.
Figura 15: Tensão de fase e corrente de entrada no domínio S para estratégia de
controle por Valores Médios.
Fonte: Autoria própria.
É possível notar alguns picos (spikes) nas Figuras 14 e 15 nas correntes senoidais da entrada. Isto se deve ao fato das simulações serem idealizadas, ou seja, resistências intrínsecas ao circuito e aos componentes nos testes práticos tendem a reduzir a amplitude destes spikes, conforme apresentado nos ensaios práticos em Illa Font (2009).
2.2.2 Controle Digital
2.2.2.1 Conversão de Compensadores e Filtros para Equações a Diferença
A técnica a ser utilizada será a de discretização dos compensadores analógicos provenientes da tese de Illa Font (2009) através da conversão dos compensadores do domínio S (analógico) para o domínio Z (digital) utilizando o software Matlab.
No presente trabalho, conforme a necessidade de cada estratégia de controle utilizada, a flecha de cor cinza claro da Figura 11 (conceito de co-simulação) representaria: as medições de correntes de entrada em cada fase, tensão de entrada em cada fase, corrente no indutor Boost, e tensão de saída; já a flecha de cor cinza escura representaria o acionamento dos sete transistores do circuito de potência.
Além disso, baseado em Dorf et al. (2001), tem-se que o passo de cálculo deverá ser escolhido respeitando a regra que determina que o resultado da simulação deva ser capaz de reproduzir pelo menos uma frequência dez vezes maior do que a frequência de comutação. Neste trabalho, serão utilizadas simulações que sejam capazes de reproduzir frequências pelo menos cem vezes maiores do que a frequência de comutação (ou seja, a amostragem ocorrerá a cada 0,0001s e o passo de cálculo utilizado será de 0,000001s), logrando assim de resultados ainda mais precisos.
A discretização será feita utilizando três métodos diferentes para poder avaliar o melhor desempenho de cada modo de discretização:
a) zero-order-hold com frequência de amostragem de 10 kHz;
b) aproximação de Tustin (ou transformação bilinear) com frequência de amostragem de 10 kHz;
c) aproximação de Tustin (ou transformação bilinear) com frequência de amostragem de 50 kHz (cinco vezes maior que a frequência de amostragem), conforme técnica apresentada em Costa et al. (2012). Após cada controle ser convertido do domínio S para o domínio Z utilizando os três métodos acima descritos, foi avaliado o desempenho destes nas ferramentas Sisotool e Simulink do software Matlab.
Mesmo após a conversão domínio S para o domínio Z alguns ajustes pequenos com relação aos ganhos, polos e zeros foram necessários para que a
resposta transitória do sistema seja aceitável e para que o erro em regime permanente atenda as especificações. Segundo Silva (2002), a alteração e ajuste de um sistema de controle para o alcance do desempenho desejado é chamada de compensação. Esta compensação visa suprir as deficiências do sistema com o objetivo de se obter o desempenho desejado.
Zuben (2014) reforça que a aplicação em microprocessadores em relação ao tratamento de processos físicos de tempo contínuo necessita de apenas uma descrição do processo em instantes de amostragem, ou seja, o microprocessador irá receber informações e atuar sobre o processo em instantes digitais de tempo. Logo, a conversão do compensador no domínio Z para uma equação a diferença torna possível descrever um processo de tempo contínuo através de seu comportamento apenas nos instantes de amostragem, demonstrando, assim, a relação da entrada pela saída do compensador.
Os próximos tópicos apresentam a conversão do compensador analógico para digital para cada um dos três compensadores. Além disso, é indicado qual foi o método de conversão mais eficiente caso a caso. Entende-se como mais eficiente o compensador que obtém o melhor desempenho de resposta dinâmica e estática e com esforço de controle dentro do aceitável para uma aplicação prática.
2.2.2.1.1 Compensador da Tensão de Saída
O Compensador de Tensão de Saída no domínio S proveniente de Illa Font (2009) é apresentado em (1).
( ) (1)
O método utilizado para a conversão do domínio S para o domínio Z que obteve melhor desempenho neste caso foi o método zero-order-hold com 10 kHz de frequência de amostragem. O compensador digital de tensão de saída é apresentado em (2).
( ) ( ) ( ) (2)
Para converter (2) (assim como os outros compensadores a seguir) em uma equação a diferença, primeiramente se faz necessário manipular a equação no
domínio Z para que os termos da equação que possuem o termo z tenham potência igual ou menor que zero.
( ) (3)
( ) (4)
Sendo U(z) a saída e E(z) a entrada, a relação de saída pela entrada se torna:
( ) ( )
(5)
Isolando o termo U(z) e movendo a equação para o domínio K:
( ) ( ) ( ) ( ) ( ) (6) ( ) ( ) ( ) ( ) ( ) (7)
Reordenando de forma a apresentar primeiramente os termos dependentes da entrada, a equação a diferença para o Compensador da Tensão de Saída se torna:
( ) ( ) ( ) ( ) ( ) (8)
Foi possível validar a conversão do domínio Z para as equações a diferença através da comparação da resposta a um degrau positivo unitário na entrada do compensador utilizando o Simulink, conforme demonstrado nas Figuras 16 e 17. Nota-se que, conforme esperado, o comportamento do compensador no domínio Z possui o mesmo comportamento dinâmico que seu equivalente na equação a diferença.
Figura 16: Validação da conversão para equação a diferença – Compensador de
Tensão de Saída - estrutura.
Fonte: Autoria própria.
Figura 17: Validação da conversão para equação a diferença – Compensador de
Tensão de Saída – comparação da saída.
Fonte: Autoria própria.
2.2.2.1.2 Compensador de Correntes de Entrada
O Compensador das Correntes de Entrada no domínio S proveniente de Illa Font (2009) é apresentado em (9).
O método utilizado para a conversão do domínio S para o domínio Z que obteve melhor desempenho neste caso foi o método de aproximação de Tustin com 50 kHz (cinco vezes a frequência de amostragem nominal do circuito) e com leve ajuste de ganho, zeros e polos. O compensador no domínio Z sem ajuste é apresentado em (10) e o compensador com ajuste para o melhor desempenho é apresentado em (11).
( ) ( ) ( )
( ) ( ) (10)
( ) ( ) ( )( ) ( ) (11)
Seguindo os passos demonstrados para o Compensador da Tensão da saída, a equação a diferença para o Compensador das Correntes de Entrada se torna:
( ) ( ) ( ) ( ) ( ) ( ) (12)
A Figura 18 demonstra a validação da conversão do domínio Z para a equação a diferença.
Figura 18: Validação da conversão para equação a diferença – Compensador das
Correntes de Entrada.
2.2.2.1.3 Compensador da Corrente do Indutor Boost
O compensador de Corrente do Indutor Boost no domínio S proveniente de Illa Font é apresentado em (13).
( ) (13)
O método utilizado para a conversão do domínio S para o domínio Z que obteve melhor desempenho neste caso foi o método de aproximação de Tustin com frequência de amostragem de 10 kHz e com ajustes de ganho, zeros e polos. O compensador sem ajuste é apresentado em (14) e o compensador com ajuste para o melhor desempenho é apresentado em (15).
( ) ( ) ( )( ) ( ) (14)
( ) ( ) ( )( ) ( ) (15)
Seguindo os passos demonstrados para Compensador da Tensão da saída, a equação a diferença para o Compensador da Corrente do Indutor Boost se torna:
( ) ( ) ( ) ( ) ( ) (16)
A Figura 19 demonstra a validação da conversão do domínio Z para a equação a diferença.
Figura 19: Validação da conversão para equação a diferença – Compensador da
Correntes do Indutor Boost.
Fonte: Autoria própria.
Com as equações a diferença (8), (12) e (16) dos compensadores foi possível prosseguir com as simulações numéricas para implantá-las nas estratégias de controle na programação em C.
2.2.2.2 Simulação da Planta Digital utilizando Compensadores no Domínio Z
A Figura 20 apresenta a comparação da resposta ao degrau positivo de carga para as três estratégias implementadas no domínio Z.
A Figura 21 apresenta o esforço de controle do compensador da tensão de saída (ec_ts), o esforço de controle do compensador de corrente de entrada (ec_ce), e o esforço de controle do compensador de corrente do indutor boost (ec_cb) para a as três estratégias implementada no domínio Z.
A Figura 22 apresenta a distribuição de potência entre os retificadores A e B no modo PA90PB10 para as três estratégias de controle avaliadas.
A Figura 23 apresenta a tensão de fase e a corrente de entrada. Observa-se que as estratégias apresentam elevado fator de potência.
a)
b)
c)
Figura 20: Resposta ao degrau positivo de carga – a) Controle por valores médios,
b) Controle indireto (autocontrole), c) Controle por erro complementar.
a)
b)
c)
Figura 21: Esforço de controle dos compensadores no domínio Z – a) Controle por
valores médios, b) Controle indireto (autocontrole), c) Controle por erro complementar).
a)
b)
c)
Figura 22: Distribuição de potência entre os retificadores A e B no modo PA90PB10
Resposta ao degrau positivo de carga – a) Controle por valores médios, b) Controle indireto (autocontrole), c) Controle por erro complementar).
a)
b)
c)
Figura 23: Tensão de fase e corrente de entrada – a) Controle por valores médios,
b) Controle indireto (autocontrole), c) Controle por erro complementar).
A Tabela 4 apresenta os resultados quantitativos das simulações numéricas das estratégias de controle estudadas.
Tabela 4: Comparativo dos resultados das simulações numéricas das estratégias de
controle em relação ao degrau positivo de carga.
Estratégia de controle Máxima ultrapassagem
da tensão após degrau [V] Tempo de acomodação da tensão critério 1% [s] Tempo de acomodação da corrente critério 2% [s]
Valor médio (Analógico) 43,8 0,260 0,108
Valor médio (Digital) 47,0 0,174 0,055
Indireto (Digital) 10,0 0,018 0,013
Erro complementar (Digital) 44,0 0,171 0,080
Fonte: Santos, 2012.
Pode-se notar que as respostas dinâmicas dos controles tiveram desempenho satisfatório. Conforme a Tabela 4 foi verificado que o melhor desempenho se deu com a utilização do Controle Indireto (Autocontrole). Para a execução dos testes com Equações a Diferenças e utilização de linguagem C será adotada a estratégia de controle por Valor Médio (Digital) por ser mais complexa, facilitando a primeira comparação com o controle por Valores Médios analógico implementado em Illa Font (2009).
2.2.2.3 Simulação da Planta Digital utilizando Equação a Diferenças
A Figura 24 apresenta a resposta ao degrau positivo de carga para a planta digital utilizando equação a Diferenças e o controle por valores médios.
Figura 24: Resposta ao degrau positivo de carga utilizando equação a diferença
para estratégia de controle por Valores Médios.
Fonte: Autoria própria.
A Figura 25 apresenta o esforço de controle do compensador da tensão de saída (ec_ts), o esforço de controle do compensador de corrente de entrada (ec_ce), e o esforço de controle do compensador de corrente do indutor boost (ec_cb).
Figura 25: Esforço de controle dos compensadores utilizando Equação a Diferença
para estratégia de controle por Valores Médios.
Fonte: Autoria própria.
A Figura 26 apresenta a distribuição de potência entre os retificadores A e B no modo PA90PB10 para as três estratégias de controle avaliadas.
Figura 26: Distribuição de potência entre os retificadores A e B no modo PA90PB10
Resposta ao degrau positivo de carga.
Fonte: Autoria própria.
A Figura 27 apresenta a tensão de fase e a corrente de entrada. Observa-se que a estratégia apresenta elevado fator de potência.
Figura 27: Tensão de fase e corrente de entrada utilizando equação a Diferença
para estratégia de controle por Valores Médios.
Fonte: Autoria própria.
Conforme esperado, nota-se que as Figuras 24, 25, 26 e 27 (Controle por valores médios utilizando equação a diferenças) possuem a mesma forma de onda e dinâmica quando comparadas as figuras 20 a), 21 a), 22 a) e 23 a) (Controle por valores médios utilizando controle em Z).
2.2.2.4 Simulação da Planta digital utilizando Equação a Diferenças implementada em Código C
A programação em C para o DSP TMS320F28335 DelfinoTM foi desenvolvida através da utilização do software Code Composer Studio (CCS) desenvolvido pela Texas Instruments. Existem duas formas principais de realizar a programação em C deste DSP:
a) Geração de código C através de blocos criados em um arquivo do Simulink e do PSIM;
b) Criação do programa em código C utilizando do software CCS tendo como base o tutorial do TMS320F28335 disponibilizado no CD que acompanha o kit. Este material é composto por módulos (Module_01 ao Module_19) e traz exercícios para configuração de portas de entrada e saída, utilização de periféricos, tratamento de interrupções, entre outros.
Foi optado pela utilização desta segunda opção por quatro motivos principais: a) O código em C para execução do controle por valores médios é de certa
forma complexo e cada setor do programa precisa ser testado para se garantir o correto funcionamento da lógica empregada. Ou seja, em situações que necessitem do ajuste do código em C, torna-se mais fácil saber em qual fase da execução do código C o DSP está naquele instante e assim saber de que forma alterar a lógica da programação para que se alcance o objetivo;
b) Maior controle sobre arredondamento das operações matemáticas e conversões;
c) Visualização de variáveis pela nomenclatura definida pelo usuário; d) Definição da sequência de tratamento das interrupções.
No software CCS se faz necessário também incluir arquivos da biblioteca do CCS que executam funções específicas, como por exemplo, a execução da interrupção, leitura do conversor A/D, nomenclatura das portas GPIO. Estes arquivos, também chamados de “includes” possuem os formatos “.c”, “.asm”, “.cmd”, “.h” e “.lib”. Mais detalhes podem ser encontrados em Texas Instruments (2009). A Figura 28 mostra a tela do setor “Project Explorer” do CCS. O funcionamento do
arquivo “zControleV01.c” (onde está a programação em C desenvolvida pelo autor) depende da inclusão no projeto dos outros arquivos apresentados na Figura 28 para execução de funções específicas, como por exemplo os arquivos “Display_ADC.c”, “DSP2833x_ADC_cal.asm” e “DSP2833x_Adc.c”.
Figura 28: Atuação da proteção devido a uma sobrecorrente em IsensA.
Fonte: Autoria própria.
Na próxima sessão serão demonstrado os pontos principais utilizados para o desenvolvimento da programação em C.
2.2.2.4.1 Fluxograma da Programação em C
A Figura 29 mostra um fluxograma da programação preparado para facilitar a criação da programação em linguagem C.
Figura 29: Fluxograma de programação para o circuito objeto de estudo. Fonte: Autoria própria.
Nota-se que primeiramente é realizada a configuração de periféricos e demais registradores para se iniciar o funcionamento do circuito. Após alcançar o laço principal, aguarda-se a interrupção programada para acontecer a cada período de amostragem definido pelo usuário. Ocorrendo a interrupção, realiza-se a leitura das entradas do conversor A/D e é realizado o escalonamento deste valor para o valor a ser utilizando no controle.
Depois desta etapa, ocorre a verificação do sincronismo. O sincronismo completo é detectado quando a senoide da tensão de entrada da fase A corta o eixo x e assume valores negativos, gerando uma borda de descida na amostragem da tensão de entrada. Quando isto ocorre, o DSP inicia a execução da lógica para geração da senoide de referência para as três fases através da função seno. Tendo verificado sincronismo da tensão de fase A, B e C, gera-se a senoide de referência para cada uma das fases e é habilitado o controle para seu funcionamento. Logo em seguida os compensadores, através das equações a diferença, atualizam o valor de suas respectivas saídas. Este valor é então escalonado para ser comparado com a
portadora de cada PWM. Após a comparação do sinal que entra no PWM com sua portadora, são gerados os pulsos de comando que serão utilizados para o acionamento dos drivers de potência Semikron SKHI e, consequentemente, a comutação dos IGBTs.
2.2.2.4.2 Configuração dos Registradores no DSP
A Figura 30 demonstra parte da programação em C para configuração das GPIOs para funcionarem como portas de entrada ou saída ou para funções específicas de acordo com tabelas de configuração presentes em Texas Instruments (2009). O registrador “GpioCtrlRegs.GPxMUXx” serve para definir a função de determinada porta através de tabelas de configuração presentes em Texas Instruments (2009). O registrador “GpioCtrlRegs.GPxDIRx” serve para configurar a porta como entrada (valor do registrador igual a 0) ou como saída (valor do registrador igual a 1).
Figura 30: Configuração das GPIOs. Fonte: Autoria própria.
Outros registradores como o “EPwm1Regs.TBCTL” e “EPwm1Regs.AQCTLA” servem para configurar o formato da portadora do PWM (triangular, dente-de-serra, quadrada), conforme explicação detalhada em Texas Instruments (2009); o registrador “EPwm1Reg.TBPRD” é utilizado para configurar a frequência da portadora do PWM e o valor máximo da portadora; o registrador “EPwm1Reg.TBCTR” registra o valor atual do incremento da contagem do PWM. A
Figura 31 apresenta estes conceitos através de três portadoras com formas de onda distintas.
Figura 31: Configuração das GPIOs. Fonte: Texas Instruments (2009).
O cálculo do valor do registrador TBPRD é apresentado abaixo.
(14)
Por definição, “fsysclockout” é igual a 150 MHz, “CLKDIV” é igual a 1 e “HSPCLKDIV” é igual a 2. Utilizando estes valores na equação (14), se tem:
(15)
(16)
Logo, para uma frequência para o PWM de 10 kHz, TBPRD será igual a 3750 conforme apresentado abaixo:
(17)
(18)
Ou seja, a portadora se formará através do incremento da contagem de 0 a 3750 (rampa de subida da portadora triangular) e na sequência pelo decremento da
contagem de 3750 até 0 (rampa de descida da portadora triangular), gerando assim uma portadora de 10 kHz de frequência.
A Figura 32 demonstra a programação em C utilizada para configuração do PWM da malha de corrente de entrada conforme cálculos demonstrados acima.
Figura 32: Configuração do PWM no DSP. Fonte: Autoria própria.
A mesma forma de configuração deste PWM de portadora triangular é adotada para a configuração do PWM do compensador de saída apenas com alguns ajustes do registrador “TBCTL” e “TBPRD” para se tornar uma portadora dente de serra de 10 kHz.
A Figura 33 apresenta dentro do laço “main” o escalonamento do sinal proveniente das equações a diferença dos controladores, a atualização do sinal da entrada do EPWM, a verificação da atuação da saturação em caso de razão cíclica acima de 90% ou em caso de alarme proveniente da placa de condicionamento de sinais informando sobrecorrente ou sobretensão nos sensores.
Faz-se necessário fazer o escalonamento do sinal submetido à portadora do PWM, pois estes dois sinais não estão centralizados no mesmo eixo x e não possuem a mesma magnitude. Para isto, é aplicado um juste do coeficiente das retas, uma vez que o sinal submetido à portadora triangular pode assumir valores de -5,5 a +5,5 e a portadora triangular pode assumir valores de 0 a 3750. Através da definição das constantes “I_PWM_divisor” e “I_PWM_somador” é possível escalonar o sinal a ser submetido a portadora do PWM. O registrador “EPwmXRegs.CMPA.half” é utilizado como o sinal que será comparado com a sua respectiva portadora.
Figura 33: Atuação do PWM para controle das correntes de entrada. Fonte: Autoria própria.
2.2.2.4.3 Configuração da Interrupção e Leitura do Conversor A/D
De forma simplificada, a configuração da frequência da execução da interrupção e leitura do conversor A/D se dá pela utilização de alguns arquivos da
biblioteca do CCS aliado ao registrador
“ConfigCpuTimer(&CpuTimer0,Fsysclockout,Frequency)”.
Dentro do laço da interrupção também está contido a verificação da sincronização para habilitação da geração da senoide interna A, a solicitação da execução da lógica para liberar o controle, e a solicitação para execução das equações a diferença dos compensadores.
A Figura 34 mostra a programação em C utilizada para configuração da interrupção e da leitura A/D.
