A interface SPI é uma porta de entrada e saída serial síncrona com velocidade da ordem de alguns megabits por segundo e permite que dados sejam sincronamente transmitidos e recebidos simultaneamente, isto é, full duplex (TEXAS INSTRUMENTS, 2003; ANALOG DEVICES, 2002a; ESTL, 2002; MARTINEZ, 1997; MOTOROLA, 2002;SIEMENS, 1998;STMI- CROELECTRONICS, 1999).
Escreva o código C do aplicativo 2 ADuC832.h stdio.h compilar os arquivos Use o Keil para3
arquivo.opt arquivo.Inp arquivo.hex arquivo.m51 arquivo.lst arquivo.obj
Use um aplicativo de download serial para carregar e executar o arquivo.hex
no ADuC832 4 arquivos.c
...
arquivo.uv2 arquivo.plg Crie um pro− jeto no Keil 1Figura 3.9: Seqüência de passos para construção de um aplicativo para o ADuC832.
3.7.1 Princípio de funcionamento
Na con guração padrão para um dispositivo, a SPI tem duas linhas de controle SS (slave select) e SCKL (clock) e duas linhas de dados MOSI (Master Out Slave In) e MISO (Master In Slave Out), como mostrado na Figura 3.10. A saída de dados MISO de um lado serve para leitura de retorno de dados do outro lado, além de possibilitar a ligação de diversos dispositivos em cascata (ESTL, 2002). Neste caso a saída de dados do dispositivo
precedente forma a entrada de dados MOSI para o próximo dispositivo.
A comunicação SPI é do tipo mestre escravo (UBICOM, 2000; TEXAS INSTRUMENTS,
2003). O mestre fornece o sinal de clock (SCKL) e determina o estado da linha SS (NöLKER; KLEMENZ, 1999). Isto é, o mestre ativa o escravo e exige a comunicação com
o mesmo. SS e SCKL são saídas do mestre e entradas para o escravo. A SPI especi ca quatro sinais (MARTINEZ, 1997) básicos, descritos a seguir (UBICOM, 2000):
SCKL
MOSI MISO
SS
Escravo−SPI
Figura 3.10: Escravo SPI
dados. Todos os dados são recebidos e transmitidos de forma síncrona com o clock interno do registrador de deslocamento e o driver de saída do sinal de clock (ESTL, 2002). SCLK é usado para sincronizar dados que estão sendo transferidos e recebidos pelas linhas MOSI e MISO. Cada bit é recebido ou transmitido em cada período de clock. Em ambos os modos mestre e escravo, dados são transmitidos sobre uma borda e amostrados sobre a outra (ANALOG DEVICES, 2002a);
• MOSI - leva dados do mestre para o escravo. A linha MOSI do mestre deve ser conectada na linha MOSI do escravo. Os dados são transferidos byte a byte, sendo o bit mais signi cativo de cada byte transferido primeiro (ANALOG DEVICES, 2002a; STMICROELECTRONICS, 1999; UBICOM, 2000). Os dados são transferidos na borda de subida do clock no registrador de deslocamento interno. Na borda de subida de SS a entrada de dados é armazenada nos registradores lógicos internos (ESTL, 2002);
• MISO - saída do registrador de deslocamento da porta serial da SPI (ESTL, 2002). A linha MISO do mestre deve ser conectada na linha MISO do escravo. A linha MISO leva dados do escravo para o mestre. Os dados são transferidos byte a byte, sendo o bit mais signi cativo de cada byte é transferido primeiro (ANALOG DEVICES, 2002a;STMICROELECTRONICS, 1999; UBICOM, 2000). Os dados são transferidos na borda de descida do clock no registrador de deslocamento interno;
• SS - ativa a interface SPI (ESTL, 2002). O escravo é selecionado quando o SS é declarado (nível lógico zero) pelo mestre. Tão logo, o SS esteja em nível alto, o escravo não aceita sinais de clock ou dados e a saída da linha MISO ca em estado de alta impedância (ESTL, 2002).
A interface SPI é baseada em um simples registrador de deslocamento3 (NöLKER;
KLEMENZ, 1999) até um subsistema independente. O princípio básico do registrador de deslocamento está sempre presente. Código de comandos e dados são serialmente 3Normalmente o registrador de deslocamento é de oito bits ou múltiplo de oito (MOTOROLA, 2002;
transferidos. Inseridos em um registrador de deslocamento e disponibilizado internamente para processamento paralelo (ESTL, 2002).
Na Figura 3.11 (SIEMENS, 1998) é ilustrado o princípio de funcionamento da comu-
nicação SPI de um mestre e um escravo (MOTOROLA, 2002; UBICOM, 2000), idêntico ao
usado na implementação TII.
Registrador de Deslocamento Registrador de Deslocamento Gerador de Clock MISO MOSI SCLK MISO MOSI SCLK SS VDD SS Escravo SPI Mestre SPI
Figura 3.11: Diagrama de blocos da transferência mestre/escravo
3.7.2 Modos de operação da SPI
A interface SPI possui um par de parâmetros para con guração da polaridade e fase do sinal de clock. O parâmetro CPOL (clock polarity), determina a polaridade do sinal de clock. O parâmetro CPHA (clock phase) determina as bordas do sinal de clock sobre a qual, dados são amostrados e conduzidos (transmitidos/recebidos) (MOTOROLA, 2002). Cada
um desses parâmetros possui dois estados, possibilitando quatro combinações distintas, como ilustrado na Figura 3.12 (TEXAS INSTRUMENTS, 2003).
A transferência dos bits ocorre na transição central de cada pulso de clock, como mostrado na última linha da Figura 3.12. Tanto o mestre como o escravo devem possuir a mesma con guração de CPOL e CPHA (ANALOG DEVICES, 2002a).
3.8 Conclusão
Neste capítulo foram apresentadas as principais características do hardware usado para implementação dos padrões IEEE 1451.1 (IEEE, 1999) (TINI modelo TBM390) (DALLAS,
2001) e IEEE 1451.2 (IEEE, 1997) (ADuC832) (ANALOG DEVICES, 2002a). Além disso
foi apresentado, a nível de aspectos de funcionais, uma descrição da interface SPI (ESTL,
2002), usada como núcleo da comunicação da interface TII do IEEE 1451.2. Por m, foi feita uma breve explanação sobre os conceitos da JNI (SUN, 2004), a m de possibilitar o entendimento da biblioteca spi.tlib (MAXIM/DALLAS, 2001), desenvolvida em software
Implementação dos padrões IEEE
1451.1 e IEEE 1451.2
4.1 Introdução
Neste capítulo é apresentado o ambiente de desenvolvimento, implementado para testes das implementações dos padrões IEEE 1451.1 (IEEE, 1999) e IEEE 1451.2 (IEEE, 1997)
realizadas.
Aqui serão descritos os circuitos de condicionamento/medição e acionamento, bem como a especi cação dos pinos da interface TII do lado do ADuC832 (ANALOG DEVICES,
2002a) e do TINI (DALLAS, 2001). Além disso, serão apresentados os resultados experi-
mentais obtidos nos testes do STIM e NCAP.