Capacitância do Barramento CC do Conversor do FAPP

Para o projeto do capacitor deve-se considerar o fluxo de energia pelo conversor a partir do momento inicial de operação do filtro. No instante de conexão do filtro o fluxo de energia é responsável por carregar o capacitor e suprir as perdas geradas pelo chaveamento do conversor.

Para o carregamento do capacitor é necessário que a rede elétrica forneça uma potência ativa média para o filtro. Essa potência é dada pela diferença entre a potência média fornecida pela fonte e a consumida pela carga. Aproximando as tensões e correntes fornecidas pela rede elétrica, a partir do momento inicial de operação do filtro, por senoides em fase, a potência por fase será dada por:

= (B.14)

Assim, a diferença entre a potência ativa média em cada fase da rede e da carga será:

= − = − cos � (B.15)

Durante e após o carregamento do capacitor parte da potência em (B.15) é perdida devido a operação do conversor do filtro. Aproximando essa perda por um termo constante ̅ , a variação de energia no capacitor pode ser escrita como:

Da relação em (B.16) tem-se que para um tempo ∆ a variação de tensão no barramento CC durante o carregamento do capacitor será dada por:

∆ = √ ( − cos � − ̅ ) ∆ (B.17)

Devido a compensação harmônica, conforme a análise do fluxo de potência pelo sistema elétrico na seção 2.3, em regime permanente há o fluxo de potência ̃ oscilando entre o barramento CC e o conjunto carga-GD, o que gera flutuações de tensão no capacitor. Considerando essa potência oscilante como senoidal em torno do valor médio da potência relaciona às harmônicas, , a variação de energia no barramento será (SOUSA, 2014):

∆ ̃ = ∫ s�n �ℎ∙ (B.18)

onde �_ℎ é a frequência angular da mais alta ordem da harmônica a ser compensada.

Como o balanço de energia oscilante no barramento CC é zero, integra-se (B.18) no intervalor de carga do capacitor ∆ = _ℎ/ ( _ℎ= �/�_ℎ), o que resulta em:

∆ ̃ = _�

ℎ (B.19)

A energia absorvida pelo capacitor nesse intervalo é: ∆ ̃

= ( _� − _í ) (B.20)

Seja � a regulação de tensão no barramento CC e a tensão média no capacitor:

�% = � − í ∙ (B.21)

= � + í _(B.22)

Substituindo (B.19), (B.21) e (B.22) em (B.20) obtém-se que a capacitância do barramento pode ser dada por:

= _�

% �ℎ ∙ (B.23)

assim, para as condições de compensação requerida, considera-se = ∙ com compensação até a 25ª harmônica e escolhendo uma capacitância de , , resulta em uma regulação de tensão de :

= _{, ∙ − ∙} ∙ ._{∙ ∙} ∙ = . % (B.24)

ANEXO C

CIRCUITO DE SINCRONISMO

Para que ocorra o alinhamento do vetor tensão da rede com o eixo do sistema de coordenada , o controle do FAPP deve atuar sincronizado com a rede elétrica. Para tanto, é necessária a existência de um elemento capaz de realizar esse sincronismo, detectando a frequência e o ângulo do vetor tensão no PAC.

A sincronização é realizada a partir das medidas das tensões no PAC. Esse passo é importante principalmente devido a execução das transformadas de Park que, para a estratégia de controle adotada, são executadas no referencial síncrono.

Dentre as técnicas de sincronismo analisadas é possível a utilização de: métodos em malha aberta, como o de estrutura de referência síncrona modificada (MSRF - Modified Synchronous Reference Frames); e métodos em malha fechada, como o PLL (Phase-Locked Loop), (ARAÚJO, 2015).

Neste trabalho optou-se por utilizar um circuito PLL, método em malha fechada, por apresentar maior robustez diante de distúrbios nos sinais de entrada característicos de instalações com cargas não lineares.

Para o circuito do PLL utiliza-se o modelo abordado por Rolim, Costa e Aredes (2006), baseado teoria .

Estruturalmente o circuito do PLL é composto pelos elementos apresentados nos diagramas de blocos da Figura C.1. Sua saída produz um sinal proporcional à frequência e fase da componente de sequência positiva do sinal de entrada.

Figura C.1 – Diagrama de blocos da estrutura básica de um circuito PLL.

Fonte: Própria do autor.

Detector

de F ase Filtro de Malha

Oscila dor Controla do por Tensão - VCO

)

(t

u

)

(t

u

)

(t

u

)

(

O detector de fase é o bloco responsável pelo produto entre os sinais de entrada e de saída e sua comparação com a potência de referência.

O sinal resultante passa então pelo filtro de malha, responsável por eliminar sinais alternados de alta frequência emitidos pelo detector de fase, seu desempenho tem relação direta com a resposta dinâmica da malha.

O bloco VCO é composto por um integrador, que produz um sinal em sua saída com frequência proporcional ao sinal de entrada.

Segundo Rolim, Costa e Aredes (2006) os sinais de entrada e saída do PLL podem ser representados por vetores espaciais conforme (C.1) e (C.2),

= − �� +�� _(C.1)

= − � +� _(C.2)

Em termos das coordenadas , a partir da transformada de Clark, esses vetores podem ser escritos como:

= + (C.3)

= + (C.4)

O sinal de saída do PLL é definido como a composição de correntes fictícias. Já o sinal de entrada é dado pelas tensões medidas no ponto de conexão,

= + (C.5)

= ′ ₊ ′ _(C.6)

O sinal de erro obtido pelo detector de fase é dado pelo produto entre o sinal de entrada e o conjugado do sinal de saída

= ∗_{= +} ′ ₋ ′ _(C.7)

o que resulta em,

= ′ ₊ ′ ₊ ′ ₋ ′ _(C.8)

As parcelas real e imaginária em (C.8) são idênticas às obtidas pela teoria da potência instantânea conforme as equações (2.10) e (2.11).

O controle do PLL pode então ser realizado com base na parte real da expressão em (C.8), o que o define como um circuito p-PLL, ou na parte imaginária, chamado de q-PLL.

O desempenho dos dois circuitos é semelhante, resultando em um sinal de saída em sincronismo com a componente fundamental de sequência positiva do sinal de entrada. No entanto, o circuito p-PLL gera um sinal deslocado de 90º, enquanto que o circuito q-PLL gera

uma saída em fase (SASSO et al., 2002). Por simplicidade do circuito será estudada a configuração q-PLL.