A implementação do sistema de controle do FAP em um DSP implica na utilização de um dispositivo com periféricos e poder de processamento compatíveis com a complexidade da estratégia de controle desenvolvida. Cabe ressaltar que o processador deverá ser capaz de realizar todos os cálculos do algoritmo de controle em um período de tempo inferior ao período de amostragem.
O componente escolhido para a o presente projeto foi o TMS320F2812, que é um controlador digital de sinais de ponto fixo, 32 bits e 150 MIPS (150 milhões de instruções por segundo). Este dispositivo é fabricado pela Texas Instruments e faz parte da família TMS320C2000, cuja arquitetura é otimizada para controle digital. O TMS320F2812 tem capacidade de processamento e funções periféricas específicas para controle, sendo que suas características principais são:
• Processador de 32bits Ponto-fixo;
• Freqüência de operação de 150 MIPS (6.67ns); • Arquitetura Harvard;
• Memória Flash 128K x 16; • Memória Ram 18K x 16; • Memória OTP ROM 1K x 16; • Interface para memória externa;
• Periféricos de controle em 2 geradores de eventos (EVA e EVB); • 16 Canais de conversão A/D de 12 Bits (12.5 MSPS);
• 3 Timers de 32 Bits; • Watchdog Timer;
• Porta serial (SPI,SCI’s,UART,eCAN,McBSP); • Até 56 pinos multiplexados de entrada /saída; • Interface JTAG (padrão IEEE 1149.1).
A unidade de processamento central (CPU) deste dispositivo é um processador digital de sinal de 32-bit ponto-fixo de baixo custo. A arquitetura interna é do tipo Harvard modificada, possibilitando ao CPU executar instruções e manipular dados paralelamente.
Os diversos periféricos existentes no TMS320F2812 viabilizam a utilização deste componente em aplicações de controle digital, uma vez que facilitam a programação e diminuem o esforço computacional do processador. No caso da implementação do sistema de controle do FAP, os principais periféricos utilizados são o conversor A/D, o gerenciador de eventos, pinos de propósito geral e o módulo de expansão das interrupções. O funcionamento de cada uma destes periféricos é descrito em detalhes nos manuais do componente, referências [40]-[44].
Para o projeto do sistema de controle é necessário quantificar o ganhos introduzidos pelo processo de conversão A/D e pelo modulador PWM. Ainda, como o DSP utilizado apenas processa (em nível de hardware) dados em ponto fixo, é interessante adotar uma metodologia de representação numérica que facilite a implementação dos algoritmos, sem que isso conduza a erros numéricos expressivos. Assim será empregada a representação numérica utilizando os formatos “Qn”, donde é possível obter uma representação numérica virtual em ponto flutuante. Maiores detalhes a respeito da aritmética de ponto fixo utilizando os formatos “Qn” podem ser encontrados na referência [45].
Serão resumidas a seguir as características básicas do conversor A/D e do PWM, imprescindíveis para o projeto dos controladores.
6.3.1 Conversor A/D
O conversor A/D do TMS320F2812 tem resolução de 12 bits e entrada analógica unipolar, que suporta sinais de 0 a 3 volts (para referência inferior do conversor fixada em 0 volts). Dessa forma, o resultado digital obtido pelo processo de conversão é dado pela eq.(6.11).
Tensão na entrada do A / D
Resultado Digital 4095
3
= ⋅ (6.11)
É importante lembrar que os sinais bipolares (correntes do filtro, correntes da carga e tensões da rede) foram condicionados com um offset de 1,5 volts. Assim, conforme a eq.(6.11), o valor digital (aproximado) de 2047 deve ser subtraído do resultado digital obtido, para que estas variáveis voltem a ser representadas na sua forma original.
Com o intuito de facilitar ainda mais a implementação dos algoritmos, os diversos sinais analógicos serão normalizados em bases específicas, de forma semelhante ao sistema por unidade (sistema “pu”). Este artifício possibilita a representação de todas as
Márcio Silveira Ortmann
variáveis no formato numérico Q15. Logo, os valores normalizados à unidade estão relacionados com os valores digitais (implementados de fato no processador) de acordo com a Tabela 6.2.
Tabela 6.2 - Relação dos valores normalizados com as respectivas quantidades digitais
Valor Normalizado à Unidade (pu) (formato Q15)
Valor Digital Correspondente (16 bits com sinal)
0,999969482421875 32767
-1 -32768
Um fato importante a ser ressaltado é que a base para cada variável deve ser criteriosamente escolhida para que não ocorram estouros numéricos (overflow).
A - Correntes do Filtro e da Carga
A corrente instantânea máxima de 100 ampéres, considerada para os limites do conversor A/D no circuito de condicionamento, será utilizada como base para a representação numérica das correntes do filtro e da carga. Assim, o ganho estático das correntes, considerando desde o sistema de medição até a normalização feita após a conversão A/D, pode ser resumido à 1/100. Com base na função de transferência H (s) i obtida no capítulo 5, obtém-se a eq.(6.12).
iQ15 i iAD 0.01 H (s) H (s) K (1 0,0000082s) = ⋅ = + (6.12)
Onde KiAD é o ganho do conversor A/D e da normalização no formato Q15 para as correntes.
B - Tensão do Barramento CC do Filtro
Para a tensão do barramento do filtro, cujo valor nominal é 850 volts, será escolhida uma base de 1000 volts. O ganho estático para representação no formato Q15 é então de 1/1000, e a função de transferência para o sistema de medição de tensão do FAP neste mesmo formato é apresentada em (6.13).
VDC Q15 VDC VDC AD 0.001 H (s) H (s) K (1 0,0000082s) = ⋅ = + (6.13)
Onde KVDC AD representa o ganho do conversor A/D e da normalização no formato Q15 para a tensão do barramento.
C - Tensões da Rede Elétrica
As tensões lidas da rede elétrica serão normalizadas utilizando o mesmo procedimento. A base escolhida foi novamente de 1000 volts, uma vez que a tensão de pico nominal é de aproximadamente 540 volts. A função de transferência para as tensões da rede no formato Q15 é mostrada em (6.14).
vac Q15 vac vac AD
0.001
H (s) H (s) K
(1 0,0000082s)
= ⋅ =
+ (6.14)
Onde Kvac AD é o ganho do conversor A/D e da normalização no formato Q15 para a tensão da rede.
6.3.2 Circuito PWM
O circuito PWM está presente no gerenciador de eventos do TMS320F2812. Se configurado adequadamente, este periférico permite implementações de circuitos PWM digitais iguais àqueles mostrados no item 6.2.2. A estrutura com dupla atualização será utilizada para que os efeitos de atraso sejam minimizados, e assim, o contador binário deve contar de forma crescente/decrescente. Para tal, o temporizador deve ser configurado para o modo de contagem up/down, e desde que não seja utilizado nenhum divisor de clock , valor máximo de contagem é então determinado pela eq.(6.15).
clock Pico sw F VT 2 f = ⋅ (6.15) Onde: Pico clock sw
VT valor máximo do contador;
F Freqüência do clock do processador =150MHz; f Freqüência de comutação do conversor.
= = =
Para a freqüência de comutação escolhida, 19,98kHz, o valor máximo contado pelo temporizador é VTPICO =3754. O ganho do modulador é determinado pela eq.(6.16).
PWM PICO 1 1 G VT 3754 = = (6.16)
Márcio Silveira Ortmann PWM Q15 PICO 1 1 G 8,728822 3754 VT 32768 = = = (6.17)