Certificação pela Técnica por Modelo de Ouro

Ao término da validação das propriedades do modelo comportamental, transformando- o em um modelo de ouro, pode-se inicializar a construção do ambiente de verificação para executar a técnica do Modelo de Ouro. Nesta sub-seção estão apresentados os re- sultados da execução deste ambiente para verificar o modelo ACM implementado no si- mulador eldo. Além da comparação entre os dois modelos, examinou-se a similaridade dos resultados com as curvas apresentadas por um modelo de transistores largamente utilizado pela indústria de semicondutores, o Bsim3v3.

5.3.3.1 Implementação dos Bancos de Teste

O banco de teste é um bloco responsável em aplicar os estímulos e verificar os sinais de saída dos modelos. Para a validação das propriedades do modelo implementado no

simulador foi utilizado como base o banco de testes proposto na seção 3. Neste banco instancia-se dois modelos: o modelo de ouro e o modelo a ser verificado.

Os bancos de teste utilizados para certificar as propriedades pInversaoFracaForte e

qAssintoticose baseiam no circuito mostrado na figura 35. Na validação da propriedade

sTransconduntânciaSaida, o banco de teste é construído com base no circuito mostrado na figura 34.

Na validação da propriedade tSimetria, o circuito utilizado está mostrado na figura 36. Nela pode-se perceber a instanciação de três fontes independentes e uma depen- dente no terminal Fonte. O uso da fonte dependente é para visualizar o comportamento do transistor quando ocorre a inversão da tensão Dreno-Fonte para valores de transição

entre valores negativos e positivo da fonte independente Vx ocasionando uma inversão

dos terminais Dreno e Fonte. Isso ocorre, porque o transistor de efeito de campo é um dispositivo simétrico, sendo determinado os seus terminais pelo modo como é polari- zado.

Vg

−Vb

I

Vx Vx

FIGURA 36: Circuito utilizado para a execução do teste de simetria dos modelos ACM e Bsim3v3.

O último teste submetido aos modelos ACM e Bsim3v3 foi a verificação do erro da corrente de Dreno quando se é implementado um circuito com uma associação de transistores, incluindo um espelho de corrente. O circuito utilizado para este teste está mostrado na figura 37. Este circuito tem uma fonte de corrente de 20 µA, denominada pela sigla Ire f. A corrente desta fonte é espelhada por um transistor com os terminais de Porta e Dreno conectados, caracterizando que o transistor se encontra sempre na região de saturação. Além disso, tem-se mais quatro transistores ligados em serie-paralelo, e

Io

VCVS

20uA

Vdd

Iref

Io

FIGURA 37: Circuito utilizado para se obter o erro na corrente de dreno quando utilizados espelhos de corrente com associações de transistores em serie-paralelo, quando são utilizados transistores de canal curto.

No entanto, normalmente, os modelos apresentam um erro quando é implementado circuitos com associação de transistores de canal curto. O cálculo deste erro é efetuado por meio da equação 33. A simulação do circuito deve variar o comprimento de canal do transistor desde o comprimento mínimo até o comprimento de 10 vezes deste mínimo comprimento. Erro(%) = 1 − 7 7 7 7 Ire f− Io Ire f/2 7 7 7 7 (33)

5.3.3.2 Detalhamento dos Resultados obtidos na Execução dos Bancos de Teste Nesta sub-seção detalham-se os resultados das simulações dos bancos de teste im- plementados para verificar as propriedades pInversaoFracaForte, qAssintotico, sTrans-

condutânciaSaidae tSimetria.

A propriedade pInversaoFracaForte tem como objetivo verificar o comportamento da corrente de Dreno na escala logarítmica desde a inversão fraca até a inversão forte. Se alguma descontinuidade for identificada na transição entre estes níveis de inversão significa que o modelo é implementado com interpolações matemáticas, ou seja, cons- truído por meio de várias equações, uma para cada nível de inversão, caracterizando a invalidade do modelo.

modelo Bsim3v3 na transição do nível de inversão fraca para o nível de inversão forte. Como pode-se perceber as curvas apresentam comportamentos válidos, no nível de in- versão moderada. Entretanto, para um fraquíssimo nível de inversão o modelo Bsim3v3 não apresentou um comportamento esperado, como é visto nos modelos ACM, mos- trando que, neste nível de inversão, o modelo Bsim3v3 não está mostrando um com- portamento válido comprovando que este modelo não está bem modelado em níveis fraquíssimos de inversão. 10-14 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 0 0.5 1 1.5 2 log (Id) Vgs (V) ACM - Eldo Bsim ACM - VHDLAMS

GRÁFICO 15: Validação da corrente de dreno na transição da inversão fraca para a forte em escala logaritmo com um VDS= 1.0V . As curvas são dos modelos ACM em VHDL-AMS e

em C, e com o modelo largamente utilizado pela indústria, BSIM3v3, o qual não possui um comportamento adequado na inversão fraquíssima.

A propriedade tTranscondunciaSaida verifica alguma descontinuidade na transcon- dutância de Dreno na transição entre as regiões de operação de tríodo e saturação. Isso, permite identificar alguma falha ocasionada pelo uso de uma cláusula IF para distinguir o uso de diferentes equações para cada região de operação do transistor.

No gráfico 16, tem-se os resultados da validação desta propriedades para os mo- delos. Nas curvas, pode-se perceber que os modelos apresentam uma suave transição entre as regiões de operação, indicando a ausência de alguma cláusula de condição no modelo, satisfazendo a propriedade.

0.0 1.0 2.0 3.0 4.0 5.0 6.0 0 0.2 0.4 0.6 0.8 1 go (A/V) Vds (V) x10-5 ACM - Eldo Bsim ACM - VHDLAMS

GRÁFICO 16: Verificação do comportamento da transcondutância de dreno na transição da região de tríodo e saturação para os modelos ACM e BSIM3v3, os três modelos apresentaram boa transição entre as regiões de tríodo e saturação.

A propriedade tSimetria é utilizado para visualizar o comportamento da corrente de Dreno sob uma tensão entre os terminais de Dreno e Fonte próxima ao valor de 0.0

V, VDS ∼= 0V . Para ser visualizado o comportamento válido, deve-se identificar uma

transição suave ao passar neste ponto de operação, podendo perceber a inversão dos terminais no transistor.

O gráfico 17 mostra as curvas para os três modelos e suas derivadas. Estas últimas, verificam o comportamento dos três modelos, mostrando que os modelos implementa- dos são simétricos.

-4.0 -3.0 -2.0 -1.0 0.0 1.0 2.0 3.0 4.0 -0.12 -0.08 -0.04 0 0.04 0.08 0.12 Id (A) Vx (V) 10-5 10-4 Eldo VHDL-AMS BSIM 3.50 3.55 3.60 3.65 3.70 3.75 3.80 3.85 3.90 3.95 4.00

∂

Id/

∂

VX

GRÁFICO 17: Curvas utilizada para validação dos modelos ACM e BSIM3v3 para o teste de simetria, provando que o modelo é simétrico para tensões de dreno-fonte próximo a zero V, os três modelos apresentaram ser simétricos.

A propriedade tAssintotico verifica o comportamento da relação gm/Id, transcondu- tância de Porta sobre a corrente de Dreno, em função do nível de inversão para várias tensões aplicadas no terminal Corpo. A continuidade deve ser preservada durante a tran- sição no nível de inversão fraca para o nível de inversão forte. Além disso, o valor dessa

relação deve apresentar uma tendência assintótica para o valor 1/φt com o incremento

da tensão aplicada no terminal Corpo. Vários modelos apresentam valores constantes no nível de inversão fraca para cada incremento, o que os tornam modelos inválidos (TSIVIDIS, 2003).

O gráfico 18 mostra as curvas para a validação da propriedade tAssintotico para os modelos ACM e Bsim3v3. A curva apresentada pela implementação do modelo ACM em C não mostrou uma curva satisfatória quando comparado ao modelo de ouro. Isso porque, o comportamento esperado era a não obtenção de valores constantes no nível de inversão fraca, conforme pode ser comprovado com a curva desempenhada pelo modelo de ouro, a qual mostra um incremento da relação gm/Id em função do nível de inversão no canal. O modelo Bsim3v3 apresentou o comportamento esperado.

0 10 20 30 40 50 60 0 0.5 1 1.5 2 2.5 3 gm/Id (V -1 ) Vgb (V) ACM-Eldo VHDL-AMS Bsim 0 10 20 30 40 50 60 0 0.5 1 1.5 2 2.5 3 gm/Id (V -1 ) Vgb (V) ACM-Eldo VHDL-AMS Bsim

GRÁFICO 18: Validação da relação da corrente de dreno e sua transcondutância com a variação do nível de inversão para várias tensões de corpo. Com o incremento desta tensão, o valor da relação deverá tender para o valor 1/φt e apresentando valores não constantes na inversão fraca.

No último teste proposto, verificando o comportamento dos modelos com a simula- ção do circuito mostrado da figura 37, o modelo do ACM implementado no simulador não convergiu. O erro foi descrito no relatório e enviado para o autor do modelo. No entanto, os resultados da simulação incluindo somente o modelo Bsim e o modelo de ouro estão mostrados no gráfico 19.

-3.00 -2.00 -1.00 0.00 1.00 2.00 3.00 4.00 5.00 6.00 7.00 8.00 0 5 10 15 20 25 30 Error (%) L/Lmin 10-2 Bsim VHDL-AMS

GRÁFICO 19: Erros no espelhos de corrente na associação de transistores do modelo de ouro do ACM e do modelo Bsim3v3. O modelo ACM implementado no simulador não convergiu para variação de parâmetros. Os resultados mostram que mesmo para canais curtos e longos o modelo ACM mostra menores erros em relação as correntes de dreno do modelo Bsim3v3.

5.4 CONCLUSÃO

Esta seção mostrou a validação da implementação do modelo ACM na linguagem C através do uso da técnica do Modelo de Ouro, utilizando um modelo escrito na lingua- gem VHDL-AMS. O uso desta linguagem proporcionou a descrição do modelo ACM na forma encontrada na literatura, utilizando-se as equações com variáveis explicitas ou até mesmo implícitas. Com isso, o modelo de ouro foi construído utilizando as exa-

tas equações do modelo ACM, com base na literatura (GALUP-MONTORO, 2007), sem a

necessidade de artifícios matemáticos ou manipulações algébricas.

Para certificar o modelo comportamental, foram utilizadas algumas propriedades básicas, como: verificação das correntes de Dreno e transcondutâncias de Porta por meio da lei quadrática; e também para verificar o comportamento das capacitâncias de Porta-Porta, Dreno e Fonte.

Ao final da seção, são mostrados resultados das execuções dos bancos de teste pro-

posto porTSIVIDISpara validação de modelos de transistores. Com isso, comparou-se os

dois modelos, além disso, fez-se uma comparação com o modelo largamente utilizado Bsim3v3 com o intuito de mostrar as vantagens do ACM.

comportamento quando comparado ao modelo Bsim3v3. Entretanto, o modelo no simu- lador não foi verificado por não convergir em um dos testes submetidos e por apresentar um comportamento inválido para a relação gm/Id.

Na próxima seção, tem-se as conclusões do autor ao desenvolver a metodologia para circuitos analógicos e implementar os ambientes de verificação. Além disso, tem- se algumas recomendações para trabalhos futuros que podem vir a surgir a partir deste documento.

6 CONCLUSÕES

Na concepção de um produto, um dos principais objetivos é a redução de custos de produção, além do custo de engenharia. Somente o custo dos testes em circuitos podem alcançar valores próximos a 50% do valor total do produto.

Além disso, a cada período de tempo as funcionalidades destes circuitos integrados aumentam. Com isso, há um significativo aumento das falhas encontradas ao longo do processo de concepção. Estas falhas quando constatadas no período de testes de protó- tipos básico, eleva o custo de engenharia, incluindo o custo de reprojetar o circuito, e quando constatadas falhas com produtos no mercado podem ter resultados economica- mente desastrosos.

Isso porque o lançamento de um produto defeituoso no mercado pode ocasionar cus- tos altíssimos as empresas podendo levá-las a falência. Desta forma, o uso de processos certificadores do funcionamento do circuito antes desses serem enviados às fábricas é uma forma de reduzir o seu custo de engenharia.

Uma das formas encontradas para reduzir este custo é a execução de um processo de verificação de circuitos integrados. O uso deste processo tem como principal objetivo reduzir o custo de testes, garantido que os circuitos irão funcionar quando fabricados em pastilhas de silício.

A verificação em circuitos digitais está avançada em relação a dos circuitos analó- gicos, sendo justificado pelo comportamento desempenhado pelos circuitos digitais em relação aos dos circuitos analógicos. Além disso, esses herdaram uma grande parte das funcionalidades dos sistemas, fazendo com que os circuitos analógicos desempenhem, quase sempre, funcionalidades como conversão de grandeza ou amplificação de sinais. A construção de circuitos digitais alcançaram elevados níveis de otimização mostrando que os circuitos integrados do domínio analógico são os responsáveis pelo maior do número de falhas dos sistemas.

Uma das principais vantagens na verificação do circuitos digitais é a sua indepen- dência da ação humana no processo de verificação, que é quase totalmente automa- tizado, artificio ainda não explorado pelos engenheiros de verificação analógica. Há várias tentativas de utilizar algoritmos de verificação digital na identificação de falhas

no projeto de circuitos analógicos. Como a natureza dos circuitos digitais é distinta dos analógicos, os engenheiros de verificação não obtiveram muito êxito.

Entretanto, algumas alterações na adoção dos conceitos digitais para verificar os cir- cuitos analógicos foram sendo feitas. Com isso, foi possível verificar o funcionamento de circuitos de unidades básicas.

Em (CHANG; KUNDERT, 2007) foi proposto um processo de verificação para circui- tos analógicos. Neste processo, são utilizados modelos comportamentais para verificar circuitos. No entanto, não é proposta uma forma para certificar o modelo comportamen-

tal. A principal diferença do trabalho deCHANG; KUNDERTe o que está sendo proposto,

é a utilização de uma técnica de verificação para automatizar a verificação do funci- onamento correto do modelo construído, uma técnica para verificar automaticamente modelos comportamentais.

Esta dissertação apresentou uma metodologia prática para ser utilizada na verifica- ção de circuitos analógicos. Para isso, foram sugeridas a inclusão de duas técnicas de verificação em um processo de verificação já conhecido na literatura. Estas técnicas têm como ponto primordial aumentar o nível de automatização do processo, excluindo ao máximo a interferência humana. Além disso, foi possível obter um maior formalismo tornando o processo de verificação numa abordagem semi-formal. Consequentemente, no uso desta metodologia conseguiu-se uma maior confiabilidade nos resultados obti- dos.

Esta metodologia foi aplicada na verificação do funcionamento de um amplificado operacional. Com os resultados obtidos, mostrou-se a utilidade de se construir um am- biente de verificação com bancos de teste a nível de abstração mais elevado, a nível de transação. Além disso, foi utilizada a técnica do Modelo de Ouro para verificar uma implementação de um modelo de transistores, o ACM, em um simulador de circuitos. Com esta verificação, pode-se ter uma verificação de algumas centenas linhas de código em C com o uso de modelos comportamentais, contendo as exatas equações definidas na literatura do modelo ACM.

O tempo para verificar o amplificador operacional utilizando as técnicas propostas pela metodologia foi de aproximadamente 14 segundos, sem a iteração humana. No entanto, o tempo gasto para verificar o modelo de ouro foi de aproximadamente 2 mi- nutos. Apesar do tempo gasto para desenvolver estes ambientes de verificação, pode-se obter uma redução no tempo de verificação do circuito implementado. Desta forma, pode-se concluir que a ferramenta proporcionou um significativo avanço na verificação dos parâmetros da especificação do circuito.

Como trabalhos futuros, pode-se sugerir a construção de um ambiente de verifica- ção no qual possa elaborar documentos contendo sugestões de otimização caso ocorra alguma falha no funcionamento do circuito. Além disso, pode ser construído uma ma- lha de realimentação para o circuito, com o intuito de o processo de verificação alterar algumas partes da implementação do projeto para proporcionar ajustes finos no projeto. Também podem ser utilizados os conceitos de engenharia ontológica para construir uma ferramenta capaz de desenvolver bancos de teste diretamente das propriedades definidas no plano de verificação. Desta forma, as sentenças podem ser utilizadas como dados de entrada nos ambientes de verificação, assim, estes deverão construir o banco de teste especifico para aquela propriedade.

Referências

ALLEN, DOUGLAS; HOLBERG, Douglas R. CMOS Analog Circuit Design. [S.l.]: Oxford University Press, 2008.

ANDERSON, J. B. E. C. A. H. T.; NIGHTINGALE, A. Systemverilog reference

verification methodology: Vmm Adoption.EETimes Magazine [S.l.: s.n.], Abr 2006.

——. Systemverilog reference verification methodology: Introduction. EETimes Magazine [S.l.: s.n.], mar., 2006.

——. Systemverilog reference verification methodology: ESL. EETimes Magazine [S.l.: s.n.], ago., 2006.

——. Systemverilog reference verification methodology: RTL. EETimes Magazine. [S.l.: s.n.], maio, 2006.

ASHENDEN, j. PETER; PETERSON, D. GREGORY; TEEGARDEN, DARELL A. The System Designer’s Guide to VHDL-AMS. [S.l.]: Morgan Kaufmann, 2002. BAIER, CRISTEL; KATOEN, JOOST-PIETER; LARSEN, KIM GULDSTRAND. Principles of Model Checking. [S.l.]: The MIT Press, 2008.

BAKER, R. J. CMOS Circuit Design, Layout, and Simulation. [S.l.]: Wiley-IEEE Pres, 2007.

BERGERON, J. Writing Testbenches: Functional Verification of HDL Models, Second Edition. [S.l.]: Springer, 2003.

BERGERON, J. et al. Verification Methodology Manual for SystemVerilog. [S.l.]: Springer, 2005.

BHASKAR, K. U. et al. A universal random test generator for functional verification of microprocessors and system-on-chip. In: VLSID ’05: Proceedings of the 18th International Conference on VLSI Design held jointly with 4th International Conference on Embedded Systems Design. Washington, DC, USA: IEEE Computer Society, 2005. p. 207–212.

CHANG, H.; KUNDERT, K. Verification of complex analog and rf ic designs. Proceedings of the IEEE, v. 95, n. 3, p. 622–639, March 2007. ISSN 0018-9219. CHRISTEN, E.; BAKALAR, K. VHDL-AMS-a hardware description language for analog and mixed-signal applications. Circuits and Systems II: Analog and Digital

Signal Processing, IEEE Transactions on[S.l.: s.n.], 1999. v. 46, n. 10, p. 1263–1272.

CUNHA, A.; SCHNEIDER, M.; GALUP-MONTORO, C. An MOS transistor model for analog circuit design. In: Solid-State Circuits, IEEE Journal of. v. 33, n. 10, p. 1510–1519, Oct 1998. ISSN 0018-9200.

DOBOLI, A.; VEMURI, R. Behavioral modeling for high-level synthesis of analog and mixed-signal systems from VHDL-AMS. In: Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, v. 22, n. 11, p. 1504–1520, Nov. 2003. ISSN 0278-0070.

DONG, Z. J. et al. Checking properties of pll designs using run-time verification. In: Microelectronics, 2007. ICM 2007. Internatonal Conference on, p. 125–128, Dec. 2007.

——. Run-time verification using the vhdl-ams simulation environment. In: Circuits and Systems, 2007. NEWCAS 2007. IEEE Northeast Workshop on, p. 1513–1516, Aug. 2007.

DRECHSLER, R. Advanced Formal Verification. Norwell, MA, USA: Kluwer Academic Publishers, 2004.

DUENAS, C. Verification and test challenges in soc designs. In: Integrated Circuits and Systems Design, 2004. SBCCI 2004. 17th Symposium on, set. 2004.

FILHO, O. D. C. G. Um Modelo Compacto do Transistor MOS Para Simulação de

Circuitos.1999. Tese (Doutorado em Engenharia Elétrica) — Universidade Federal de

Santa Catarina, Santa Catarina, 1999.

FORDE STEVE BISHOP, R. S. V. S. Streamlining hdl code coverage analysis. In: EETimes Magazine, Dec. 1998.

FUJITA, M.; GHOSH, I.; PRASAD, M. Verification Techniques for System-Level Design. [S.l.]: Morgan Kaufmann, 2007.

GALUP-MONTORO, M. S. C. Mosfet Modeling for Circuit Analysis And Design. [S.l.]: World Scientific Publishing Company, 2007.

GHOSH, A.; VEMURI, R. Formal verification of synthesized analog designs. In: International Conference on Computer Design [S.l.: s.n.], 1999. p. 40–45.

GILDENBLAT G. D. J. SMIT, D. B. M. K. G. Introduction to psp mosfet model. In: (Invited paper) Workshop on Compact Modeling, p. 19–24, 2005.

GRABOWSKI DANIEL PLATTE, L. H. D.; BARKE, E. Time constrained verification

of analog circuits using model-checking algorithms. In: Proceedings of the First

Workshop on Formal Verification of Analog Circuits (FAC 2005). [S.l.]: Sciense Direct, 2005. p. 37–52.

Paul R. Gray, Paul J. Hurst, Stephen H. Lewis, and Robert G. Meyer GRAY, PAUL R.; HURST, PAUL J.; LEWS, STEPHEN H.; MEYER, ROBERT G. Analysis and Design of Analog Integrated Circuits. [S.l.]: Wiley, 2001.

HARTONG, W.; HEDRICH, L.; BARKE, E. Model checking algorithms for analog

verification.In: Design Automation Conference, 2002. Proceedings. 39th [S.l.: s.n.],

2002. p. 542–547.

HASSOUN, S. et al. A transaction-based unified architecture for simulation and emulation. In: Very Large Scale Integration (VLSI) Systems, IEEE Transactions on, v. 13, n. 2, p. 278–287, Feb. 2005.

HEDRICH, L.; BARKE, E. A formal approach to verification of linear analog circuits

with parameter tolerances.In: Proceedings of the conference on Design, automation

and test in Europe [S.l.: s.n.], 1998. p. 649–654.

HU, B. et al. Developing device models. In: IEEE CIRCUITS and DEVICES MAGAZINE, p. 6–11, 2005.

LACHISH, O. et al. Hole analysis for functional coverage data. In: Design Automation Conference, 2002. Proceedings. 39th, p. 807–812, 2002.

LI MITCHELL THORNTON, S. S. L. Integrated design validation: Combining simulation and formal verification for digital integrated circuits. In: Journal of Systemics, Cybernetics and Informatics, v. 4, n. 2, p. 22–30, 2002.

LIMA, M. et al. ipprocess: Using a process to teach ip-core development. In: MSE ’05: Proceedings of the 2005 IEEE International Conference on Microelectronic Systems Education. Washington, DC, USA: IEEE Computer Society, 2005. p. 27–28.

MARINO, C. et al. Mixed signal behavioral verification using vhdl-ams. [S.l.: s.n.], 2005. v. 2, p. 115–118.

MEYER, A. Principles of Functional Verification. [S.l.]: Newnes, 2003.

MOORE, G. E. Cramming more components onto integrated circuits. In: Electronics. v.38, abr., 1965.

NOVINITE. Intel launches core i7, claims fastest processor on

planet. Sofia News Agency, November 2008. Disponível em:

<http://www.novinite.com/view_news.php?id=98999>. Acesso em: 5 dez. 2008

OOISHI, M. Tsmc takes lead in 45nm ic mass produc-

tion. Nikkei Electronics Asia, July 2007. Disponível em:

<http://techon.nikkeibp.co.jp/article/HONSHI/20070626/134824>. Acesso em: 15 dez. 2008

OZEV, S.; ORAILOGLU, A. An integrated tool for analog test generation and

No documento Metodologia de Verificação Funcional para Circuitos Analógicos (páginas 103-119)