Comparação entre uma biblioteca regular e uma dimensionada

Como visto nas duas subseções anteriores, os dados obtidos na análise de circuito considerando os valores estimados para as portas lógicas não possuem a mesma riqueza de informação. Até mesmo as matrizes estimadas a partir do INVERSOR não produziram um resultado próximo do obtido a partir das matrizes geradas pelo método. De forma a verificar o comportamento destes circuitos na presença de bibliote- cas regulares ou dimensionadas, decidiu-se comparar o comportamento dos circuitos considerando estas duas bibliotecas. Os resultados de MTBF calculado para as duas bibliotecas podem ser visualizados na Figura 41.

Figura 41 – Valores de MTBF observados para cada circuito avaliado considerando as matrizes geradas na biblioteca de 45nm (dimensionada) e de 15nm (regular)

Com base nos valores apresentados na figura, percebe-se que, como esperado, a biblioteca dimensionada gerou valores de MTBF menores do que os apresentados pela biblioteca regular. De fato, isso foi esperado porque como explicado na análise dos métodos, quanto maior as áreas ativas, mais suscetível as portas ficam. Com isso, como a biblioteca dimensionada apresenta valores superiores de tamanho de área ativa, a suscetibilidade também aumenta. A diferença nos valores de suscetibilidade causa um impacto maior no valor de MTBF calculado para os circuitos. A diferença nos valores de MTBF chegou a ser de 3x, no caso do circuito c432, por exemplo.

Para observar o impacto das bibliotecas regulares e dimensionadas nos circuitos, a Tabela 13 apresenta o ranqueamento destes com base nos valores de MTBF conside- rando do maior valor para o menor. Como pode ser analisado, a posição dos circuitos considerando uma biblioteca regular e uma dimensionada não é a mesma em todos os casos. Por exemplo, o circuito c432 considerando os valores da biblioteca de 15nm apresentou o melhor MTBF, no entanto, considerando os valores da biblioteca dimen- sionada, este cai para a quarta posição. Isso significa que as portas lógicas usadas neste circuito se tornaram mais suscetíveis quando uma biblioteca dimensionada foi utilizada.

Tabela 13 – Ordenamento considerando os valores de MTBF dos circuitos ordenando do maior valor ao menor valor

Circuito Posição (regular) Posição (dimensionada)

c432 1o 4o c499 3o ₁o c880 2o ₅o c1355 4o 2o c1908 5o ₃o c3540 7o ₇o c5315 6o ₆o c7552 8o 8o 5.3.4 Conclusões

Os resultados obtidos considerando o impacto das bibliotecas na estimativa de confiabilidade dos circuitos foram apresentados nesta seção. Percebe-se que a utili- zação de um modelo para geração de matrizes é capaz de evidenciar que o MTBF dos circuitos realizado sem estes métodos é uma superestimativa.

Outro detalhe importante é que além das matrizes estimadas, as bibliotecas regu- lares e dimensionadas também podem afetar o MTBF dos circuitos. Com uma análise inicial percebeu-se que alguns circuitos podem ser mais afetados do que outros no uso destas bibliotecas. Além disso, tem-se que a avaliação dos circuitos considerando uma das bibliotecas, como os resultados apresentaram na comparação entre as análi-

73

ses, não é um valor absoluto, ou seja, o impacto no MTBF de um circuito na avaliação de bibliotecas de células pode ser maior para um caso do que para outro. Esse com- portamento enfatiza ainda mais a importância da avaliação das funções considerando mais informações do projeto das mesmas.

A estimativa da confiabilidade dos circuitos é um aspecto importante que deve ser considerado no projeto de circuitos modernos. Esta estimativa tem como objetivo auxiliar na tomada de decisão do uso das técnicas de tolerância a falhas, as quais, em função de geralmente explorarem redundância, poderem reduzir os ganhos obtidos com a redução das dimensões. Este trabalho propõe a inserção da informação da construção das portas lógicas na criação das PTMs de portas lógicas. Para isso, modelos que consideram a suscetibilidade das portas a falhas de radiação do tipo SET são desenvolvidos. Estes modelos exploram a suscetibilidade das portas lógicas em diferentes níveis de abstração e também em diferentes vetores de entrada. A partir da suscetibilidade calculada para as portas lógicas, esta informação é inserida na avaliação de confiabilidade de circuitos para auxiliar no uso das técnicas de tolerâncias a falhas.

A análise de confiabilidade deve ter em consideração como os circuitos são projeta- dos. Trabalhos relacionados focam na análise de confiabilidade de circuitos projetados usando diferentes portas lógicas, mas desconsiderando o modo como estas são pro- jetadas. Essa carência no uso das matrizes de representação sem a informação do projeto das portas lógicas enfatiza a importância deste trabalho em avaliar o projeto das portas lógicas considerando falhas de radiação do tipo SET, em três níveis de abstração (arranjo, diagrama stick e leiaute).

Os métodos propostos funcionam como uma informação adicional no cálculo de confiabilidade dos circuitos, visto que na matriz estimada, a confiabilidade da porta é considerada como probabilidade de ocorrência de um sinal correto na saída, dado um vetor de entrada. Ao considerar somente essa informação de confiabilidade da porta, a matriz acaba por funcionar somente com a informação no nível lógico do circuito. No entanto, ao utilizar os métodos propostos neste trabalho, a informação se torna muito mais rica ao produzir a matriz de representação destas portas. Adicionando essa informação, tem-se uma maior precisão nos resultados, garantindo uma melhor análise das diferentes configurações dos circuitos na hora de definir a configuração mais confiável.

75

Neste trabalho analisamos duas bibliotecas de células disponibilizadas gratuita- mente (15nm e 45nm). A principal diferença e escolha destas bibliotecas, além do fato de serem disponibilizadas gratuitamente é o fato destas apresentarem características distintas. A biblioteca de 45nm apresenta dimensionamento de transistores PMOS e NMOS devido à portabilidade de elétrons e lacunas. Já a biblioteca de 15nm, por ser projetada em tecnologia Finfet não utiliza dimensionamento, por esta razão, esta bibli- oteca apresenta leiautes regulares. Ademais, para cumprir com as regras de projeto esta biblioteca apresenta dummy polys, que acabam por inserir novas junções PN nos leiautes das portas. Desta forma, este trabalho apresentou as diferenças observadas entre cada um dos métodos na análise de duas bibliotecas de células diferentes e assim podendo destacar os pontos fortes e fracos de cada modelo de avaliação de suscetibilidade das funções.

Como descrito nos resultados, o modelo de leiaute, por apresentar uma maior riqueza de informação na sua análise foi escolhido para gerar as matrizes das portas lógicas presentes nas bibliotecas de células. As matrizes foram usadas na avaliação de confiabilidade de oito circuitos presentes no ISCAS’85 benchmark. Os resultados apresentados mostram que além da inserção das matrizes novas na análise causar um impacto considerável no MTBF dos circuitos, a diferença entre as bibliotecas de células também impacta na análise de confiabilidade dos mesmos. Uma análise feita com base no ranqueamento destas portas foi realizada evidenciando essa informação. Com isso, não basta simplesmente avaliar os circuitos com base somente em uma biblioteca de células, em outra biblioteca que possua uma característica diferente este mesmo circuito pode apresentar um comportamento diferente. Em nossa análise, a regularidade dos leiautes presente na biblioteca de 15nm impactou no ranqueamento dos mesmos, como por exemplo, no circuito c499 que obteve o melhor valor de MTBF considerando a biblioteca de 45nm. No entanto, com as matrizes criadas a partir de leiautes regulares, este caiu para o 3o _{melhor valor de MTBF entre os circuitos.}

Com isso, esta tese de doutorado apresentou modelos de avaliação de portas ló- gicas em diferentes níveis de abstração. Com os modelos propostos, a inserção da informação do projeto das portas lógicas é inserida na análise de confiabilidade rea- lizada nos modelos propostos na bibliografia. Espera-se que com a maior riqueza de informação gerada pela construção das matrizes de representação uma melhor esco- lha seja feita na etapa de projeto de circuitos digitais pelo projetista. Com isso, o uso de técnicas de redundância pode ser aprimorado e, assim, o overdesign seja evitado.

REFERÊNCIAS

AERONAUTICS, N.; ADMINISTRATION, S.NASA image science center. Disponível em: <https://image.gsfc.nasa.gov/poetry/tour/teachers2.html>. Acesso em: 2019-12- 05.

AGUIAR, Y. et al. Radiation hardening efficiency of gate sizing and transistor stacking based on standard cells.Microelectronics Reliability, [S.l.], v.100, p.1–5, 2019. ANGHEL, L.; ALEXANDRESCU, D.; NICOLAIDIS, M. Evaluation of a soft error tole- rance technique based on time and/or space redundancy. In: SYMPOSIUM ON INTE- GRATED CIRCUITS AND SYSTEMS DESIGN (CAT. NO. PR00843), 13., 2000, Ma- naus, Brazil.Proceedings. . . IEEE, 2000. p.237–242.

AUTRAN, J.-L. et al. Particle Monte Carlo modeling of single-event transient current and charge collection in integrated circuits.Microelectronics Reliability, Berlim, v.54, n.9-10, p.2278–2283, 2014.

AVIZIENIS, A.The Four-Universe Information System Model for the Study of Fault Tolerance. Porceedings of the 12th FTCS Symposium. USA: Los Angeles, IEEE Press, 1982.

AZAMBUJA, J. R. F. d.Designing and evaluating hybrid techniques to detect tran- sient faults in processors embedded in FPGAs. 2013. Tese (Doutorado em Ciência da Computação) — Universidade Federal do Rio Grande do Sul - UFRGS.

BALEN, T. R. Efeitos da radiação em dispositivos analógicos programáveis (FPAAs) e técnicas de proteção. 2010. Tese (Doutorado em Ciência da Computa- ção) — Universidade Federal do Rio Grande do Sul - UFRGS.

BAUMANN, R. C. Radiation-induced soft errors in advanced semiconductor technolo- gies.IEEE Transactions on Device and materials reliability, [S.l.], v.5, n.3, p.305– 316, 2005.

77

BEG, A.; IBRAHIM, W. On teaching circuit reliability. In: ANNUAL FRONTIERS IN EDUCATION CONFERENCE, 2008., 2008, New York, USA. Anais. . . IEEE, 2008. p.12–17.

Benedetto, J. et al. Heavy ion-induced digital single-event transients in deep submicron Processes. IEEE Transactions on Nuclear Science, [S.l.], v.51, n.6, p.3480–3485, Dec 2004.

BIROLINI, A.Quality and reliability of technical systems: theory, practice, manage- ment. [S.l.]: Springer Science & Business Media, 2012.

BORKAR, S. Designing reliable systems from unreliable components: the challenges of transistor variability and degradation.Ieee Micro, [S.l.], v.25, n.6, p.10–16, 2005. BORKAR, S. et al. Parameter variations and impact on circuits and microarchitec- ture. In: DESIGN AUTOMATION CONFERENCE (IEEE CAT. NO. 03CH37451), 2003., 2003, USA.Proceedings. . . IEEE, 2003. p.338–342.

BOUDENOT, J.-C. Radiation space environment. In:Radiation Effects on Embedded Systems. [S.l.]: Springer, 2007. p.1–9.

BREUER, M. A.; GUPTA, S. K.; MAK, T. Defect and error tolerance in the presence of massive numbers of defects. IEEE Design & Test of Computers, [S.l.], v.21, n.3, p.216–227, 2004.

BUTZEN, P. F.; RIBAS, R. P. Leakage current in sub-micrometer cmos gates.Univer- sidade Federal do Rio Grande do Sul, Porto Alegre, Brasil, p.1–28, 2006.

CAI, H. et al. Efficient reliability evaluation methodologies for combinational circuits. Microelectronics Reliability, Händel-Halle, Halle, v.64, p.19–25, 2016.

CAI, S.; WANG, W.; YU, F.; HE, B. Single Event Transient Propagation Probabilities Analysis for Nanometer CMOS Circuits. Journal of Electronic Testing, [S.l.], v.35, n.2, p.163–172, 2019.

CARDOSO, G. S. Avaliação de aspectos de projeto analógico usando enclosed layout transistors em tecnologia CMOS. 2018. Tese (Doutorado em Ciência da Computação) — Universidade Federal do Rio Grande do Sul - UFRGS.

CHEN, H.; HAN, J.; LOMBARDI, F. A transistor-level stochastic approach for evalu- ating the reliability of digital nanometric CMOS circuits. In: IEEE INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI AND NANOTECHNO- LOGY SYSTEMS, 2011., 2011.Anais. . . IEEE, 2011. p.60–67.

LIENIG, J.; BRUEMMER, H.Design Process and Its Fundamentals. Cham: Springer International Publishing, 2017. p.5–30.

DODD, P. E. Physics-based simulation of single-event effects.IEEE Transactions on Device and Materials Reliability, [S.l.], v.5, n.3, p.343–357, 2005.

DODD, P. E.; MASSENGILL, L. W. Basic mechanisms and modeling of single-event upset in digital microelectronics.IEEE Transactions on nuclear Science, [S.l.], v.50, n.3, p.583–602, 2003.

DODD, P.; SHANEYFELT, M.; SCHWANK, J.; FELIX, J. Current and future challenges in radiation effects on CMOS electronics. IEEE Transactions on Nuclear Science, [S.l.], v.57, n.4, p.1747–1763, 2010.

DUTERTRE, J.-M. et al. Sensitivity tuning of a bulk built-in current sensor for optimal transient-fault detection. Microelectronics Reliability, France, v.53, n.9-11, p.1320– 1324, 2013.

FANG, L.; HSIAO, M. S. Bilateral testing of nano-scale fault-tolerant circuits.Journal of Electronic Testing, [S.l.], v.24, n.1-3, p.285–296, 2008.

FERLET-CAVROIS, V.; MASSENGILL, L. W.; GOUKER, P. Single event transients in digital CMOS—A review. IEEE Transactions on Nuclear Science, [S.l.], v.60, n.3, p.1767–1790, 2013.

FRANCO, D. T.Fiabilité du signal des circuits logiques combinatoires sous fau- tes simultanées multiples. 2008. Tese (Doutorado em Ciência da Computação) — École Nationale Supérieure des Télécommunications.

FRANCO, D. T.; VASCONCELOS, M. C.; NAVINER, L.; NAVINER, J.-F. Reliabi- lity analysis of logic circuits based on signal probability. In: IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS, 2008., 2008, Malta. Anais. . . IEEE, 2008. p.670–673.

FRIEDBERG, W.; COPELAND, K.Ionizing radiation in Earth’s atmosphere and in space near earth. USA: FEDERAL AVIATION ADMINISTRATION OKLAHOMA CITY OK CIVIL AEROSPACE MEDICAL INST, 2011.

GAILLARD, R. Single event effects: Mechanisms and classification. In: Soft Errors in Modern Electronic Systems. [S.l.]: Springer, 2011. p.27–54.

GILL, B. S.; PAPACHRISTOU, C.; WOLFF, F. G.; SEIFERT, N. Node sensitivity analysis for soft errors in CMOS logic. In: IEEE INTERNATIONAL CONFERENCE ON TEST, 2005., 2005, USA.Anais. . . IEEE, 2005. p.1–9.

79

GOMES, I. A. C.Use of approximate triple modular redundancy for fault tolerance in digital circuits. 2018. Tese (Doutorado em Ciência da Computação) — .

HAN, J.; CHEN, H.; BOYKIN, E.; FORTES, J. Reliability evaluation of logic circuits using probabilistic gate models.Microelectronics Reliability, USA, v.51, n.2, p.468– 476, 2011.

HUBERT, G.; ARTOLA, L.; REGIS, D. Impact of scaling on the soft error sensitivity of bulk, FDSOI and FinFET technologies due to atmospheric radiation.Integration, [S.l.], v.50, p.39 – 47, 2015.

IBRAHIM, W. Identifying the Worst Reliability Input Vectors and the Associated Criti- cal Logic Gates. IEEE Transactions on Computers, Vancouver, Canada, v.65, n.6, p.1748–1760, 2015.

IBRAHIM, W.; BEIU, V.; SULIEMAN, M. H. On the reliability of majority gates full ad- ders.IEEE Transactions on nanotechnology, [S.l.], v.7, n.1, p.56–67, 2008.

IJJADA, S. R.; RAMPARAMESH, B.; RAO, D. V. M. Reduction of power dissipation in logic circuits.International Journal of Computer Applications, [S.l.], v.24, p.10–14, 2011.

Jiang, H. et al. Impact of supply voltage and particle LET on the soft error rate of lo- gic circuits. In: IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2018, Burlingame, CA, USA.Anais. . . IEEE, 2018. p.4C.4–1–4C.4–4.

KAUPPILA, J. et al. Utilizing device stacking for area efficient hardened SOI flip-flop de- signs. In: IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM, 2014., 2014, USA.Anais. . . IEEE, 2014. p.1–7.

KRAVETS, V. N. Constructive multi-level synthesis by way of functional proper- ties. 2001. Tese (Doutorado em Ciência da Computação) — University of Michigan. KRISHNASWAMY, S.; VIAMONTES, G. F.; MARKOV, I. L.; HAYES, J. P. Accurate reliability evaluation and enhancement via probabilistic transfer matrices. In: DESIGN, AUTOMATION AND TEST IN EUROPE, 2005, Germany.Anais. . . IEEE, 2005. p.282– 287.

KRISHNASWAMY, S.; VIAMONTES, G. F.; MARKOV, I. L.; HAYES, J. P. Probabilistic transfer matrices in symbolic reliability analysis of logic circuits.ACM Transactions on Design Automation of Electronic Systems (TODAES), [S.l.], v.13, n.1, p.8, 2008. KUMARI, K.; AGARWAL, A.; AGARWAL, K. et al. Review of leakage power reduction in CMOS circuits.American Journal of Electrical and Electronic Engineering, [S.l.], v.2, n.4, p.133–136, 2014.

Mavis, D. G.; Alexander, D. R. Employing radiation hardness by design techniques with commercial integrated circuit processes. In: DASC. AIAA/IEEE DIGITAL AVIONICS SYSTEMS CONFERENCE. REFLECTIONS TO THE FUTURE. PROCEEDINGS, 16., 1997, Irvine, CA, USA.Anais. . . IEEE, 1997. v.1, p.2.1–15.

MESSENGER, G. Collection of charge on junction nodes from ion tracks.IEEE Tran- sactions on nuclear science, [S.l.], v.29, n.6, p.2024–2031, 1982.

MUKHOPADHYAY, S.; RAYCHOWDHURY, A.; ROY, K. Accurate estimation of total leakage current in scaled CMOS logic circuits based on compact current modeling. In: DESIGN AUTOMATION CONFERENCE, 40., 2003, USA. Proceedings. . . ACM, 2003. p.169–174.

Namazi, A.; Nourani, M. Gate-Level Redundancy: A New Design-for-Reliability Pa- radigm for Nanotechnologies. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, [S.l.], v.18, n.5, p.775–786, May 2010.

NAVINER, L. A.; VASCONCELOS, M. C. de; FRANCO, D. T.; NAVINER, J.-F. Efficient computation of logic circuits reliability based on probabilistic transfer matrix. In: IN- TERNATIONAL CONFERENCE ON DESIGN AND TECHNOLOGY OF INTEGRATED SYSTEMS IN NANOSCALE ERA, 2008., 2008, Tozeur, Tunisia.Anais. . . IEEE, 2008. p.1–4.

NICOLAIDIS, M.Soft errors in modern electronic systems. [S.l.]: Springer Science & Business Media, 2010. v.41.

NORMAND, E. Single event effects in avionics and on the ground. In: Radiation Ef- fects And Soft Errors In Integrated Circuits And Electronic Devices. [S.l.]: World Scientific, 2004. p.1–14.

Oates, A. S. Reliability and technology scaling beyond the 10nm node. In: IEEE 22ND INTERNATIONAL SYMPOSIUM ON THE PHYSICAL AND FAILURE ANALYSIS OF INTEGRATED CIRCUITS, 2015., 2015, Hsinchu, Taiwan. Anais. . . [S.l.: s.n.], 2015. p.1–3.

OLDHAM, T. R.; MCLEAN, F. Total ionizing dose effects in MOS oxides and devices. IEEE transactions on nuclear science, [S.l.], v.50, n.3, p.483–499, 2003.

OLIVEIRA, I.; SCHVITTZ, R.; BUTZEN, P. Single event transient sensitivity analysis of different 32 nm CMOS majority voters designs.Microelectronics Reliability, France, v.100, p.1–5, 2019.

81

OMANA, M.; PAPASSO, G.; ROSSI, D.; METRA, C. A model for transient fault propa- gation in combinatorial logic. In: IEEE ON-LINE TESTING SYMPOSIUM, 2003. IOLTS 2003., 9., 2003, Kos Island, Greece.Anais. . . IEEE, 2003. p.111–115.

PATEL, K. N.; MARKOV, I. L.; HAYES, J. P. Evaluating circuit reliability under proba- bilistic gate-level fault models. In: INTERNATIONAL WORKSHOP ON LOGIC AND SYNTHESIS, 2003, USA.Proceedings. . . IEEE, 2003. p.59–64.

PONTES, M. F. Análise dos métodos PTM e SPR para a avaliação de confiabili- dade de circuitos combinacionais. 2019. 99p. Mestrado em Engenharia de Compu- tação — Universidade Federal do Rio Grande - FURG, Rio Grande.

PONTES, M. F. et al. The Suitability of the SPR-MP Method to Evaluate the Relia- bility of Logic Circuits. In: IEEE INTERNATIONAL CONFERENCE ON ELECTRO- NICS, CIRCUITS AND SYSTEMS (ICECS), 2018., 2018, France. Anais. . . IEEE, 2018. p.433–436.

POSSER, G.; FLACH, G.; WILKE, G.; REIS, R. Gate sizing minimizing delay and area. In: IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI, 2011., 2011, Chennai, India.Anais. . . IEEE, 2011. p.315–316.

PRADO, A. C.; FEDERICO, C. A.; PEREIRA JUNIOR, E. C. F.; GONÇALEZ, O. L. Effects of cosmic radiation on devices and embedded systems in aircrafts. In: INTER- NATIONAL NUCLEAR ATLANTIC CONFERENCE, 2013, Brazil.Anais. . . INIS, 2013. PRÉKOPA, A.; GAO, L. Bounding the probability of the union of events by aggregation and disaggregation in linear programs. Discrete applied mathematics, USA, v.145, n.3, p.444–454, 2005.

RODGER, C. J.; CLILVERD, M. A. Magnetospheric physics: Hiss from the chorus. Nature, [S.l.], v.452, n.7183, p.41, 2008.

Saha, S. K. Compact MOSFET Modeling for Process Variability-Aware VLSI Circuit Design.IEEE Access, [S.l.], v.2, p.104–115, 2014.

SCHVITTZ, R. B.Método para o Cálculo da Confiabilidade de Portas Lógicas na Presença de Falhas Stuck-On e Stuck-Open. 2017. 69p. Mestrado em Engenharia de Computação — Universidade Federal do Rio Grande - FURG, Rio Grande.

SCHVITTZ, R.; FRANCO, D. T.; ROSA, L. S.; BUTZEN, P. F. Probabilistic Method for Reliability Estimation of SP-Networks considering Single Event Transient Faults. In: IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYS- TEMS (ICECS), 2018., 2018, Bordeaux, France.Anais. . . IEEE, 2018. p.357–360.

Schwank, J. R. et al. Radiation Effects in MOS Oxides.IEEE Transactions on Nuclear Science, [S.l.], v.55, n.4, p.1833–1853, Aug 2008.

SEXTON, F. W. Destructive single-event effects in semiconductor devices and ICs. IEEE Transactions on Nuclear Science, [S.l.], v.50, n.3, p.603–621, 2003.

SHIVAKUMAR, P. et al. Modeling the effect of technology trends on the soft error rate of combinational logic. In: INTERNATIONAL CONFERENCE ON DEPENDABLE SYS- TEMS AND NETWORKS, 2002, USA.Proceedings. . . IEEE, 2002. p.389–398. SINGH, N. et al. Sensitivity analysis of probability transfer matrix (PTM) on same functionality circuit architectures. In: IEEE 8TH INTERNATIONAL COLLOQUIUM ON SIGNAL PROCESSING AND ITS APPLICATIONS, 2012., 2012, Melaka, Malaysia. Anais. . . IEEE, 2012. p.250–254.

SINGH, N.; HAMID, N.; ASIRVADAM, V. Error Threshold for Individual Faulty Gates Using Probabilistic Transfer Matrix (PTM).AASRI Procedia, London, UK, v.9, p.138– 145, 2014.

SIRISANTANA, N.; PAUL, B. C.; ROY, K. Enhancing yield at the end of the technology roadmap.IEEE design & test of computers, [S.l.], v.21, n.6, p.563–571, 2004.

SROUR, J.; MARSHALL, C. J.; MARSHALL, P. W. Review of displacement damage effects in silicon devices. IEEE Transactions on Nuclear Science, [S.l.], v.50, n.3, p.653–670, 2003.

TAWFEEK, R.; EGILA, M.; ALKABANI, Y.; HAFEZ, I. A SURVEY ONFAULTS AND MITIGATION TECHNIQUES IN FPGAS. In: IEEE 4TH INTERNATIONAL CONFE- RENCE ON NEW PARADIGMS IN ELECTRONICS AND INFORMATION TECHNO- LOGY, 2017, Egypt.Anais. . . IEEE, 2017.

VASCONCELOS, M. C. de; FRANCO, D. T.; NAVINER, L. A. d. B.; NAVINER, J.-F. Re- liability analysis of combinational circuits based on a probabilistic binomial model. In: JOINT 6TH INTERNATIONAL IEEE NORTHEAST WORKSHOP ON CIRCUITS AND SYSTEMS AND TAISA CONFERENCE, 2008., 2008, Montreal, Canada. Anais. . . IEEE, 2008. p.310–313.

VAZ, P. I. et al. Design Flow Methodology for Radiation Hardened by Design CMOS Enclosed-Layout-Transistor-Based Standard-Cell Library.Journal of Electronic Tes- ting, [S.l.], v.34, n.6, p.735–747, 2018.

VELAZCO, R.; FOUILLAT, P.; REIS, R. Radiation effects on embedded systems. [S.l.]: Springer Science & Business Media, 2007.

83

VIAL, J. et al. Using TMR architectures for yield improvement. In: IEEE INTERNA- TIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE OF VLSI SYSTEMS, 2008., 2008, USA.Anais. . . IEEE, 2008. p.7–15.

WANG, F.; AGRAWAL, V. D. Single event upset: An embedded tutorial. In: INTER- NATIONAL CONFERENCE ON VLSI DESIGN (VLSID 2008), 21., 2008, Hyderabad, India.Anais. . . IEEE, 2008. p.429–434.

WESTE, N. H.; HARRIS, D.CMOS VLSI design: a circuits and systems perspective. [S.l.]: Pearson Education India, 2015.

XIAO, J.; JIANG, J.; ZHU, X.; OUYANG, C. A method of gate-level circuit reliability estimation based on iterative PTM model. In: IEEE 17TH PACIFIC RIM INTERNATI- ONAL SYMPOSIUM ON DEPENDABLE COMPUTING, 2011., 2011, California, USA. Anais. . . IEEE, 2011. p.276–277.

XIAO, R.; CHEN, C. Gate-level circuit reliability analysis: A survey.VLSI Design, [S.l.], v.2014, p.4, 2014.

ZANDEVAKILI, H.; MAHANI, A.; SANEEI, M. Probabilistic transfer matrix with mixed binary-decimal coding for logic circuit reliability analysis.Journal of Circuits, Systems and Computers, [S.l.], v.22, n.08, p.1–12, 2013.

ZANDEVAKILI, H.; MAHANI, A.; SANEEI, M. An accurate and fast reliability analysis method for combinational circuits.COMPEL: The International Journal for Compu- tation and Mathematics in Electrical and Electronic Engineering, [S.l.], v.34, n.3, p.979–995, 2015.