Condicionamento e convers˜ ao anal´ ogico-digital do Sinal

O sinal de v´ıdeo ´e a diferen¸ca entre dois patamares de tens˜ao na sa´ıda. Contudo, fazer somente esta subtra¸c˜ao n˜ao ´e suficiente, os ru´ıdos existentes como a corrente de escuro e interferˆencias do clock causam uma transla¸c˜ao no patamar superior, comumente chamado de n´ıvel de preto. esta transla¸c˜ao ´e denotada por ∆VBlack. O n˜ao tratamento desta varia¸c˜ao

implica na deteriora¸c˜ao da faixa dinˆamica (DR) da cˆamera, principalmente em condi¸c˜oes de baixa luminosidade [15].

Para contornar este problema o CCD possu´ı internamente pixels chamados de optical black pixels que s˜ao utilizados como referˆencia para o n´ıvel de preto. A adequa¸c˜ao do n´ıvel a essa referˆencia dos demais pixels ´e feito atrav´es de um circuito grampeador (clamping) que move os sinais para esta tens˜ao padr˜ao. O primeiro processo de condicionamento do sinal ´e este grampeamento feito por um circuito especial sincronizado pelo software embarcado do microcontrolador. Este pulso de controle ´e denominado CLP neste trabalho.

Nesta parte, durante a convers˜ao das cargas el´etricas em tens˜ao pelo FDA aparecem alguns ru´ıdos, o ru´ıdo 1/f (tamb´em conhecido como flicker noise ou ru´ıdo rosa) e o ru´ıdo Reset Noise ou ru´ıdo KTC. O ru´ıdo 1/f ´e um ru´ıdo dependente do inverso da frequˆencia, quanto maior a frequˆencia, menor o ru´ıdo. Este diminui por um valor de 3.16 para cada d´ecada de aumento da frequˆencia. Essa rela¸c˜ao inversa com a frequˆencia deu origem a de- nomina¸c˜ao 1/f. A origem deste ru´ıdo ´e o MOSFET e ´e relacionado a presen¸ca de armadilhas associadas com contamina¸c˜ao e defeitos no semi-condutor [16]. Uma modelagem aceita para este ru´ıdo ´e dada por

(Vn)2 =

K CoxW L

· 1

f (4.1)

Onde K ´e uma constante da ordem de 10−25V2F , Cox ´e a capacitˆancia do ´oxido e W e

L s˜ao as dimens˜oes horizontais e verticais da pastilha. Percebe-se que um acr´escimo da ´area WL leva a uma diminui¸c˜ao do ru´ıdo 1/f, esta estrat´egia ´e uma das utilizadas em aplica¸c˜oes que exigem baixos n´ıveis de ru´ıdo. O circuito grampeador restaurador de n´ıvel DC tamb´em colabora para a redu¸c˜ao do dist´urbio causado por esse ru´ıdo [17].

O Reset Noise ou ru´ıdo KTC ocorre devido o chaveamento capacitor de medi¸c˜ao para um n´ıvel de referˆencia. N˜ao se trata necessariamente de um ru´ıdo, mas sim da uni˜ao do ru´ıdo t´ermico j´a existente na pastilha com um capacitor de filtro [18]. O MOSFET respons´avel pelo reset do capacitor de medi¸c˜ao possu´ı uma resistˆencia de canal, a jun¸c˜ao do capacitor

50 CAP´ITULO 4. HARDWARE

com esta resistˆencia ´e um circuito RC alimentado pelo ru´ıdo t´ermico. Este ru´ıdo pode ser representado por

NReset =

√ kT C

q (4.2)

A unidade desta f´ormula ´e expressa em el´etrons, onde K ´e a constante de Boltzman, T a temperatura em Kelvin, C a capacitˆancia do n´o e q a carga fundamental do el´etron. Esta mesma f´ormula pode ser escrita com resultado em forma de tens˜ao por

NReset=

√

4kT BR (4.3)

onde K ´e constante de Boltzman, T a temperatura em Kelvin, B a largura de banda da potˆencia de ru´ıdo e R a resistˆencia do canal. O reflexo deste ru´ıdo na sa´ıda do CCD ´e uma varia¸c˜ao positiva ou negativa do n´ıvel DC, a cada pixel, fazendo o patamar de referˆencia flutuar [19] conforme visto na Figura 4.6.

Figura 4.6: Influˆencia do ru´ıdo KTC na sa´ıda de um CCD

Estes dois ru´ıdos, 1/f e KTC, interferem com uma boa parcela na rela¸c˜ao sinal ru´ıdo da sa´ıda do CCD. Por´em foram desenvolvidas t´ecnicas para contornar este problema, atualmente uma das mais conhecidas e utilizadas ´e o Correlated Double Sampling (CDS). A utiliza¸c˜ao do CDS ´e indispens´avel em aplica¸c˜oes de cˆameras em que espera-se a extra¸c˜ao do m´aximo de sua qualidade, principalmente em aplica¸c˜oes cient´ıficas, onde a faixa dinˆamica (DR) ´e um dos fatores mais importantes.

A id´eia b´asica do CDS ´e a elimina¸c˜ao do ru´ıdo KTC e uma expressiva redu¸c˜ao do ru´ıdo 1/f. a a¸c˜ao deste circuito consiste na amostragem discreta de dois pontos estrat´egicos de um mesmo pixel de sa´ıda [20]. Esses pontos s˜ao armazenados em forma de tens˜ao anal´ogica em dois capacitores por meio de circuitos Sample and Hold (SH), logo ap´os, as tens˜oes s˜ao subtra´ıdas uma da outra, gerando o verdadeiro sinal de v´ıdeo.

4.3. CIRCUITOS ELETR ˆONICOS PROJETADOS 51

Figura 4.7: Pontos de disparo do circuito Sample and Hold

Os dois pontos de amostragem do CDS s˜ao disparados por meio do software embarcado do microcontrolador, existem dois sinais denominados CK1 e CK2 que s˜ao os pulsos de

controle dos dois circuitos sample and hold contidos no CDS. Cada chave anal´ogica do circuito SH ´e controlado por um sinal CKn, por meio do firmware ´e determinado o ponto

de atua¸c˜ao desses sinais, armazenando as tens˜oes em capacitores distintos. Os pontos s˜ao disparados em posi¸c˜oes como indicado na Figura 4.7

A Figura 4.9 e a Figura 4.8 exibem os sinais reais medidos no hardware desenvolvido. ´

e poss´ıvel ver na Figura 4.9 respectivamente, o sinal de sa´ıda real de um CCD, os pulsos CK1 e CK2 do circuito CDS e por fim o clock do ADC. Na Figura 4.8 podemos ver mais

repeti¸c˜oes do mesmo sinal.

Figura 4.8: Sinal adquirido da cˆamera por meio de um oscilosc´opio

Figura 4.9: Detalhe do sinal adquirido da cˆamera por meio de um oscilosc´opio

Ap´os o tratamento pelo CDS existe a possibilidade de controlar o offset do sinal entre ±500mV . Este processo ´e feito por um Conversor Digital Anal´ogico (DAC) controlado por software e introduzido no sinal atrav´es de um somador. Este valor de offset pode ser acessado pelo software do PC.

52 CAP´ITULO 4. HARDWARE

Figura 4.10: Esquema Eletrˆonico do conversor anal´ogico digital da cˆamera

O sinal ainda passa por um amplificador de ganho program´avel (PGA) para melhor tratamento do sinal. Este condicionamento feito pelo grampeamento, controle de offset e amplifica¸c˜ao visa obter a m´axima amplitude poss´ıvel do sinal para a entrada do Conversor Anal´ogico Digital (ADC). O PGA tamb´em ´e configurado por software e pode promover ganhos da faixa de 0 a 13dB.

Ap´os este condicionamento o sinal ´e ent˜ao encaminhado para um Conversor Anal´ogico Digital de 16 bits. Ap´os a convers˜ao de cada pixel, o resultado ´e entregue ao microcontrolador que armazena cada pixel em uma posi¸c˜ao da mem´oria RAM. Apesar de possuir capacidade de at´e 16 bits, na realidade, a cˆamera proposta neste trabalho tem uma resolu¸c˜ao real de 12 bits, fato explicado pela se¸c˜ao Faixa Dinˆamica deste mesmo cap´ıtulo.

O processo de condicionamento e convers˜ao anal´ogico-digital desta se¸c˜ao ´e executado por um circuito integrado especial para este fim. Ele possu´ı todos os m´odulos prontos (CDS, controle de offset, PGA, DAC, ADC), sendo necess´ario o controle dos sinais de entrada e

4.3. CIRCUITOS ELETR ˆONICOS PROJETADOS 53

sa´ıda destes perif´ericos por um microprocessador externo [21]. Al´em disso, o chip utilizado possu´ı entrada para 3 canais (R,G e B), no caso em quest˜ao, por se tratar de um sensor com apenas uma sa´ıda e monocrom´atico est´a sendo utilizada a entrada (R) que ´e escolhida via hardware por um pequeno ponto de solda. O circuito desenvolvido para o CI VSP3210, respons´avel pelo condicionamento e convers˜ao pode ser visto na Figura 4.10.