3.4 Algoritmos de Controlo Digital (PID)
3.4.5 Diagrama de uxo típico de um algoritmo PID
Através da análise deste uxograma pode-se facilmente veri car os passos necessá- rios para se implementar um controlador PID num micro controlador.
Inicialmente lê-se a entrada da ADC na qual está ligado o sinal que pretendemos controlar, de seguida subtrai-se este valor ao valor por nós esperado, ou seja, calcula-se o sinal de erro. Após se ter o valor do erro vai-se calcular as componentes proporcional, integradora e derivadora, usando as expressões apresentadas nas secções 3.4.1, 3.4.2 e 3.4.3. Por m somam-se essas componentes todas e obtém-se o valor de saída do controlador.
Após se ter o valor de saída vamos aplicá-lo no sistema através de um porto de saída do micro controlador, depois de se aplicar a correcção espera-se um determinado período de tempo e volta-se ao ponto da medição da variável a controlar.
3.4. ALGORITMOS DE CONTROLO DIGITAL (PID) 39
Capítulo 4
Simulação
4.1 Sumário
Neste capítulo será apresentado todo o trabalho de simulação. Inicialmente apresenta- se o circuito com componentes discretos, seguidamente mostra-se o circuito com blocos lógicos, e uma descrição detalhada de cada um dos blocos criados. Para nalizar o ca- pítulo apresentam-se alguns dos sinais mais importantes da simulação, ou seja a forma de onda da corrente de saída, os sinais PWM de ataque aos transístores da primeira ponte (estes sinais são bastante importantes para o teste do bom funcionamento do bloco gerador de dois sinais PWM sem sobreposição), sinais PWM de ataque aos tran- sístores da segunda ponte e forma de onda antes e depois da segunda ponte, forma de onda antes e depois do primeiro ltro e ainda a potência consumida na saída e a potência entregue para uma corrente entregue na saída de 1A.
4.2 Introdução
Uma vez que o desenvolvimento deste projecto se tinha iniciado em anos anteriores, tornou-se bastante importante a realização de uma simulação, o mais aproximada à realidade possível, de modo a se perceber melhor todo o funcionamento do hardware já montado, assim como para detectar possíveis erros ou melhorias que poderiam ser feitas.
A simulação completa do sistema também serve como con rmação da possibilidade de alcançar os objectivos propostos, através da estratégia adoptada. Dada a complexi- dade de todo o sistema electrónico, seria imprudente avançar directamente do projecto no papel, para o projecto nal sem um resultado positivo de uma simulação.
Uma vez que todo o sistema de controlo iria ser efectuado por micro controladores, 41
e estes não são possíveis de simular, projectou-se um sistema de controlo mais simples de modo a se poder simular o melhor possível, todo o hardware.
Para a tarefa de simulação de todo o sistema desenvolvido usou-se o software Or- CAD [14] versão estudante da CADENCE [15].
4.3 Descrição
Na gura 4.1 podemos ver uma representação simpli cada, apenas com os principais blocos, do circuito simulado.
O circuito pode ser dividido em 8 blocos, sendo eles: 1ª ponte de transístores, recti cador, 1º ltro, 2ª ponte de transístores, 2º ltro, saída, sistema de controlo e separador de sinal de relógio sem sobreposições.
A arquitectura usada neste inversor é um pouco diferente da habitual, pois em vez de se aumentar primeiro a tensão de entrada e de seguida se efectuar a respectiva mo- dulação, neste caso o aumento de tensão e a modulação é efectuada de uma única vez. No que ao controlo diz respeito, para efeitos de simulação criou-se um bloco de con- trolo com base em componentes discretos (ampli cadores operacionais, condensadores, resistências e alguns blocos lógicos disponibilizados pelo OrCAD) pois no circuito real o controlo é efectuado usando o recurso a micro controladores.
O circuito completo usado na simulação encontra-se no Apêndice A, em duas ver- sões, uma com os componentes discretos e outra já com a implementação dos sub- circuitos desenvolvidos.
4.3. DESCRIÇÃO 43
Figura 4.1: Circuito simulado simpli cado
De seguida passa-se a explicar, de uma forma simplista, o funcionamento do circuito simulado.
Os transístores M1, M2, M3 e M4 formam uma ponte completa, à qual se decidiu chamar 1ª ponte de transístores. Esta ponte de transístores tem como função inverter o sentido da corrente que percorre o primário do transformador, produzindo assim uma onda sinusoidal no secundário do transformador. Para que tal aconteça é necessário que as pernas da primeira ponte de transístores, constituídas pelos pares de transístores M1/M4 e M2/M3, se encontrem no estado activo alternadamente.
A comutação da primeira ponte de transístores é efectuada através da aplicação de um sinal pwm na gate dos transístores que a constituem. O sinal de pwm que ataca uma das pernas da ponte tem que ser o inverso do sinal pwm que ataca a outra perna da ponte.
Esses dois sinais de pwm são gerados pelo bloco separador de sinais de relógio sem sobreposição, a partir do sinal único de pwm gerado pelo bloco sistema de controlo.
Estes dois blocos são explicados com maior detalhe mais à frente neste capítulo, quando se abordar os sub-circuitos criados. No entanto pode-se já car com a seguinte
ideia, a principal função do bloco separador de sinais de relógio sem sobreposição é criar dois sinais pwm sem sobreposição a partir de um único sinal pwm, ao passo que o bloco sistema de controlo, tem como principal função comparar a onda de corrente na saída do inversor com uma onda de referência e criar um sinal pwm que traduza as correcções necessárias para que a saída se aproxime o mais possível da sua referência.
Após a comutação da primeira ponte de transístores, já se obtém no secundário uma sinusóide bastante distorcida e com muito ruído. Devido às condicionantes enumeradas é necessário recti car e ltrar o sinal presente no secundário do transformador.
Estas tarefas são efectuadas pelos blocos recti cador e primeiro ltro, respectiva- mente.
Na saída do primeiro ltro iremos encontrar uma onda sinusoidal já bastante limpa de ruído e com frequência de 50Hz, no entanto neste ponto a nossa onda sinusoidal apenas possuí arcadas positivas.
Para transformas o sinal presente na saída do primeiro ltro, numa sinusóide, usou- se uma segunda ponte de transístores, constituída pelos transístores M5, M6, M7 e M8. O ataque a esta segunda ponte é idêntico ao usado na primeira ponte, no entanto as pernas da ponte (constituídas pelos pares de transístores M5/M8 e M6/M7) são atacadas por duas ondas quadradas opostas e com uma frequência de 50Hz.
Na saída desta segunda ponte temos nalmente uma onda sinusoidal, que irá passar ainda por um último ltro, bloco segundo ltro, de modo a eliminar algum ruído adicionado pela comutação da segunda ponte de transístores.
A seguir ao segunda ltro temos a nossa saída, que no caso da simulação é cons- tituída por um bloco lógico, disponibilizado pelo OrCAD, que produz na sua saída uma tensão proporcional e equivalente à corrente que passa na entrada deste mesmo bloco. A inclusão deste bloco é necessária, uma vez que queremos efectuar o controlo por corrente e no bloco sistema de controlo temos um ampli cador operacional que vai comparar tensões, que são equivalentes às correntes.
4.4 Sub-circuitos
Nesta secção vão ser apresentados e explicados todos os sub-circuitos criados.
Para garantir a comutação dos transístores da segunda ponte de à frequência pre- tendida e sincronizados com a rede, implementou-se um detector de passagem por zero com a ajuda dos blocos lógicos disponíveis no OrCAD e de uma fonte de referência, como mostra a gura 4.2.
4.4. SUB-CIRCUITOS 45 igual a 50Hz, que por sua vez vão fazer comutar os transístores da segunda ponte.
Figura 4.2: Circuito de detecção de passagem por zero
De forma a obter um transformador com características o mais reais possível, criou- se um modelo de simulação do mesmo no OrCAD, contendo as indutâncias e capaci- tâncias de fugas. Após o resultado positivo nos testes efectuados ao mesmo, decidiu-se criar um bloco lógico que encapsulava todo o modelo de simulação, apresentado na gura 4.3.
Figura 4.3: Transformador
O bloco apresentado na gura 4.4, é o subcircuito responsável pela geração dos sinais independentes que iram activar os MOSFETs da ponte de transístores, ligada ao primário do transformador. Devido à potência aqui em causa seria extremamente destrutível se os dois pares de transístores estivessem ligados ao mesmo tempo, mesmo que esse tempo fosse muito curto. Tornou-se assim necessário o desenvolvimento de um circuito que garantisse que esses sinais nunca se sobrepõem. Além dessa importante função este bloco contém ainda um sensor de excesso de corrente no primário. Caso seja detectado um excesso de corrente os sinais pwm1 e pwm2 serão colocados a zero, desactivando assim a ponte de transístores.
Figura 4.4: Bloco Non Overlapp clocks
Na gura 4.5 encontra-se descrito o bloco que tem por função converter os níveis lógicos em tensão, estes blocos são apenas necessários na simulação do circuito uma vez que o OrCAD diferencia tensões lógicas de tensões normais. Este bloco foi especi- almente desenhado para a conversão dos sinais de activação dos transístores das duas pontes presentes no circuito.
4.4. SUB-CIRCUITOS 47
Figura 4.5: Conversão nível lógico para tensão
Por m na gura 4.6 encontra-se representado um dos blocos mais importantes de toda a simulação, o bloco de controlo. Neste bloco encontra-se todo o circuito projectado para a geração do sinal de pwm que irá controlar o sistema. No circuito real este bloco é substituído por um micro controlador, que nos permite construir um algoritmo de controlo muito mais e ciente. Este subcircuito é constituído por um integrador, um andar de ganho unitário negativo e um comparador.
Integrador: a principal função desta parte do circuito é calcular o valor do erro, usando um controlador PI analógico para efectuar esse cálculo;
Andar de ganho negativo: a principal função desta parte do circuito é efectuar o módulo do sinal de erro. A inclusão deste prende-se com o facto de ser necessário saber se a saída está a aumentar ou a diminuir (no caso da zona negativa da onda esta aumenta cando cada vez mais negativa). De notar que este andar de ganho negativo apenas se encontra activo quando a onda de saída é negativa;
Comparador: este elemento tem com função comparar o sinal de erro (após o andar de ganho negativo), com um sinal dente de serra, produzindo assim o sinal PWM de controlo, ou seja, transformar a saída do integrador (após o andar de ganho negativo) numa onda quadrada com duty cycle variável.
Figura 4.6: Bloco de controlo
4.5 Resultados
Finalizado o processo de implementação dos blocos lógicos, testou-se o funcionamento de todo o circuito. As formas de onda mais importantes da simulação são apresentadas a seguir.
Na gura 4.7 encontram-se representadas as formas de onda do sinal de pwm_in (entrada do bloco lógico NON_OVERLAPP_CLOCKS), e dos sinais pwm1 e pwm2 (saídas do bloco NON_OVERLAPP_CLOCKS). Através da análise destas formas de onda pode-se con rmar o bom funcionamento do bloco NON_OVERLAPP_CLOCKS, bastante importante para garantir a integridade dos transístores da primeira ponte.
4.5. RESULTADOS 49
Figura 4.7: Sinais de entrada e saída do bloco NON_OVERLAPP_CLOCKS A gura 4.8 está directamente ligada à anterior, pois trata-se dos sinais de ataque às gates dos transístores da primeira ponte. Com a análise desta gura podemos veri car mais uma vez que os transístores de pernas diferentes nunca se encontram ligados ao mesmo tempo, assim como podemos veri car que os transístores da mesma perna activam e desactivam ao mesmo tempo, como era pretendido.
Figura 4.8: Sinais de ataque às gates dos transístores da primeira ponte
As guras 4.9 e 4.10 possibilitam veri car o bom funcionamento da segunda ponte de transístores. Na gura 4.9 pode-se ver os sinais de ataque às gates dos transístores,
onde se pode veri car que também estes transístores são activos dois a dois e cruzados, com uma frequência de 50Hz (T=20ms).
Na gura 4.10 é apresentado o resultado do bom funcionamento dessa ponte, ou seja, a inversão correcta das arcadas, que possibilita a geração de uma onda sinusoidal na saída.
Figura 4.9: Sinais de ataque às gates dos transístores da segunda ponte
Figura 4.10: Forma de onda antes e depois da segunda ponte
Na gura 4.11 encontram-se representadas as formas de onda antes e depois do ltro (a verde e azul, respectivamente).
4.5. RESULTADOS 51 Através da análise desta gura rapidamente se pode comprovar a importância do ltro na saída do secundário, uma vez que o ruído introduzido pela comutação da primeira ponte e do próprio transformador é enorme. Quanto à onda na saída deste primeiro ltro, é o esperado, ou seja uma onda sinusoidal apenas com arcadas positivas, bastante bem de nida, livre de ruído e com frequência 50Hz.
Figura 4.11: Forma de onda antes e depois do primeiro ltro
A gura 4.12 ilustra as formas de onda de corrente, à saída do inversor e de refe- rência, reguladas apenas para 1A.
Pode-se reparar num certo atraso da onda de corrente de saída em relação à re- ferência, algo que se deve ao fraco circuito de controlo que se pode construir com componentes discretos. Também se pode ver a existência de uns picos de corrente na passagem por zero da corrente de referência, este fenómeno também se deve ao atraso da corrente, pois a ponte de transístores que inverte as arcadas vai comutar sem que o valor da corrente seja zero, originando assim picos de corrente.
Apesar de os resultados da simulação não serem ideais pode-se a rmar com segu- rança, que com a con guração projectada é possível alcançar os objectivos propostos, pois todos os problemas encontrados prendem-se com a qualidade do bloco de con- trolo, o qual é na realidade implementado por micro controladores, que permitem de uma forma bastante mais simples, implementar sistemas de controlo mais complexos e e cientes.
Figura 4.12: Forma de onda da corrente na saída do inversor
A gura 4.13 apresenta as formas de onda de potência na entrada e na saída do inversor (a vermelho e azul, respectivamente). Como se pode ver a corrente na entrada tem bastante ruído, tal ruído deve-se à comutação dos transístores da primeira ponte, no entanto de modo a atenuar tal efeito colocou-se um condensador de 40mF em paralelo com a fonte de tensão DC de entrada. Esta medidas de potência foram efectuadas quando se estava a entregar na saída do inversor 1A, nesta situação o rendimento medido foi de 87%.
4.5. RESULTADOS 53 A gura 4.14 traduz uma análise da variação de corrente em função da potência de saída (ou corrente entregue à saída do inversor). Para chegar aos valores apresenta- dos no grá co foram efectuadas várias medições idênticas as apresentadas pela gura anterior, variando apenas o valor da corrente entregue na saída do inversor. Seria de esperar que o rendimento aumenta-se com o aumentar da potência na saída, até um determinado limiar, algo que acontece, mas a potência de saída a qual se obtém o rendimento máximo é bastante mais baixa do que o esperado. Tal facto pode dever-se ao débil sistema de controlo implementado na simulação, pois como a comutação da segunda ponte ocorre com corrente não nula, o que gera grandes picos de corrente e consequente dissipação de energia, pode estar a afectar o rendimento do inversor. No entanto mesmo com estas condicionantes obtive-se um rendimento médio em torno dos 80%, um valor bastante aceitável.
Capítulo 5
Hardware
5.1 Sumário
Ao longo deste capítulo vão ser descritas todas as correcções e alterações de hardware efectuadas. Após essa descrição apresentam-se os novos componentes de hardware desenvolvidos, ou seja, a placa de testes dos drivers e o dispositivo de isolamento.
5.2 Introdução
Uma vez que o inversor ainda se encontra na fase de protótipo, é normal que apareçam alguns erros de concepção, assim como erros de assemblagem.
Este processo de tornar todo o hardware o mais ável possível é extremamente importante para desenvolvimentos futuros, no entanto devido à complexidade de todo o circuito, esta tarefa tornou-se mais difícil e morosa do que o esperado.
Todas as alterações e correcções vão ser apresentadas separadamente para cada PCB.