O sistema proposto possui algumas limitações apesar de ter funcionado como esperado, são elas:
● O tempo de execução do Algoritmo Genético aumenta consideravelmente
quando o número de entradas da tabela-verdade aumenta. Isso acontece porque quando se aumenta uma entrada o número de implicantes pode aumentar consideravelmente, o que causa um aumento também considerável no espaço de busca do problema;
● A PAL implementada suporta até 24 entradas, porém o hardware proposto
utiliza apenas 4 entradas devido a quantidade de botões (quatro) do kit e do tempo de execução;
● Outro fator que amplifica o tempo de execução do Algoritmo Genético é que a
função de avaliação é uma função caríssima, pois para cada indivíduo deve-se checar em toda a tabela-verdade o número de acertos;
● Encontrar uma função de avaliação que pondere corretamente os dois objetivos
conflitantes se apresentou como uma dificuldade que só pôde ser resolvida empirica- mente.
Várias soluções existem para minimizar essas questões apontadas acima e melhorar o sistema:
● Pode-se fechar o espaço de busca apenas nos implicantes primos, pois sabe-se
que expressão Booleana que representa o circuito mínimo é formada por implicantes primos da função;
● Para melhorar o tempo de execução pode-se implementar operadores do Algo-
ritmo Genético em hardware, ou acrescentar instruções específicas para realizar os operadores genéticos dentro da unidade aritmética lógica do NIOS II através do SOPC
Builder;
● Implementar técnicas mais eficientes de avaliação para evitar percorrer nova-
mente a tabela várias vezes para efetuar o mesmo cálculo, como por exemplo Progra- mação Dinâmica;
● Implementar um hardware com vários processadores NIOS II para que o Algo-
ritmo Genético possa ser multi-populacional e sua execução possa ser paralelizada, aumentando assim sua capacidade de explorar melhor o espaço de busca;
● Implementar um Algoritmo Genético multi-objetivo para conseguir otimizar de
uma forma eficiente os dois objetivos conflitantes;
● Futuramente, podem ser acrescentadas melhorias como o sistema ser capaz de
otimizar circuitos seqüenciais e não só combinacionais e o arquivo com a tabela- verdade poder conter mais de uma saída.
8 CONCLUSÃO
A metodologia apresentada neste trabalho mostra que é possível criar um sistema de
Hardware Evolutivo com as tecnologias atuais disponíveis. Sistemas autônomos e dinâmicos
podem ser construídos utilizando o processador NIOS II e o kit de desenvolvimento da Altera
Corporation.
Essa metodologia viabiliza o estudo de várias técnicas de projeto de circuitos digitais e estudo de Algoritmos Genéticos com características diferentes e até outros métodos de aprendi- zado, uma vez que basta substituir a técnica do módulo que projeta o circuito do sistema pela técnica desejada. Outros experimentos podem ser realizados com outros tipos de hardware reconfiguráveis diferentes da PAL.
A FPGA é uma tecnologia extremamente interessante para o desenvolvimento de protó- tipos, pois facilmente se consegue realizar alterações e testes de hardware e além disso com custo bem reduzido.
A aplicabilidade do sistema proposto vai além da minimização de circuitos digitais. Várias aplicações podem ser estudadas já que EHW segundo a literatura pode ser usado também para reconhecimento de padrões.
Através do presente trabalho é possível perceber que o EHW é uma área muito promis- sora pois diminui o tempo de projeto do sistema, facilita mudanças no hardware (o que no
hardware convencional não ocorre). EHW de fato aumenta o nível de automatização e pode-se
construir sistemas online que sejam capazes de se adaptar a mudanças nas necessidades elimi- nando assim parte dos custos de manutenção e assistência técnica.
REFERÊNCIAS BIBLIOGRÁFICAS
ALBERT, D.. Evolutionary Hardware Overview. Johns Hopkins University Whiting School of Engineering, Baltimore, Maryland, v. 1, n. 1, p. 1-20, 1997.
ALTERA CORPORATION. Nios II Development Board, Stratix II Edition. 1. ed. San Jose: Altera Corporation, 2005. 56 p.
ALTERA CORPORATION. AN 398: Using DDR DDR2 SDRAM with SOPC Builder. 1. ed. San Jose: Altera Corporation, 2006. 47 p.
ALTERA CORPORATION. AN 327: Interfacing DDR SDRAM with Stratix II Devices. 1. ed. San Jose: Altera Corporation, 2006. 52 p.
ALTERA CORPORATION. Quartus II Handbook, Volume 4: SOPC Builder. 1. ed. San Jose: Altera Corporation, 2007. 202 p.
ALTERA CORPORATION. Nios II Hardware Development Tutorial. 1. ed. San Jose: Altera Corporation, 2007. 50 p.
ALTERA CORPORATION. Nios II Processor Reference Handbook. 1. ed. San Jose: Altera Corporation, 2007. 232 p.
ALTERA CORPORATION. DDR & DDR2 SDRAM Controller Compiler v 8.0 User Guide. 1. ed. San Jose: Altera Corporation, 2008. 156 p.
ARAÚJO, S. G. de. Síntese de Sistemas Digitais Utilizando Técnicas Evolutivas. 2004. 138 p. Tese (Doutorado em Ciências em Engenharia Elétrica) - Universidade Federal do Rio de Janeiro COPPE/UFRJ, Rio de Janeiro.
BÄCK, T.; SCHWEFEL, H. P.. Evolutionary Computation: An Overview. International Conference on Evolutionary Computation, Nagoya, Japan, v. 1, n. 1, p. 20-29, 1996.
DARWIN, C.. On the Origin of Species by Means of Natural Selection, or thePreservation of Favoured Races in the Struggle for Life. 1. ed. London: John Murray, Albemarle Street, 1859. 247 p.
DE GARIS, H.. Genetic Programming: Artificial Nervous Systems Artificial Embryos and Embryological Electronics. Parallel Problem Solving from Nature - Proceedings of 1st Workshop, Springer-Verlag, Berlin, Germany, v. 496, n. , p. 117-123, 1991.
ERCEGOVAC, M.; LANG, T.; MORENO, J. H.. Introdução aos Sistemas Digitais. 1. ed. Porto Alegre: Bookman, 2000. 472 p.
GOLDBERG, D. E.. Genetic Algorithms in search, optimization and machine learning. 1. ed. Boston, MA, USA: Addison-Wesley Longman Publishing Co., Inc., 1989. 372 p.
HIGUSHI, T.; IBA, H.; MANDERICK, B.. Evolvable Hardware. Massively Parallel Artificial Inteligence, Cambridge, MA: MIT Press, v. , n. , p. 398-421, 1994. HIGUSHI, T.; IWATA, M.; KAJITANI, I.; IBA, H.; FURUYA, T.; MANDERICK, B..
Evolvable Hardware and its Applications to Pattern Recognition and Fault-tolerant Systems. Toward Evolvable Hardware: The Evolutionary Engineering Approach, Berlin,
Germany: Springer-Verlag, v. 1062, n. , p. 118-135, 1996.
HIGUSHI, T.; IWATA, M.; KEYMEULEN, D.; SAKANASHI, H.; MURAKAWA, M.; KAJITANI, I.; TAKANAHASHI, E.; TODA, K.; SALAMI, M.; KAJIHARA, N.; OTSU, N.. Real-World Applications of Analog and Digital Evolvable Hardware. IEEE
Transactions on Evolutionary Computation, , v. 3, n. 3, p. 220-235, Setembro 1999. HUSSAIN, T. S.. An Introduction to Evolutionary Computation. Tutorial presentation, 1998
CITO Researcher Retreat, Hamilton, Ontario, v. 1, n. 1, p. 1-4, 1998.
JUNG, C. F.. Metodologia para pesquisa & desenvolvimento: aplicada a novas tecnologias, produtos e processos.. 1. ed. Rio de Janeiro - RJ: Axcel Books do Brasil Editora, 2004. 312 p.
LACERDA, W. S.. Projeto e Implementação de Circuitos Classificadores Digitais com Controle da Generalização Baseado na Regra do Vizinho-mais-próximo Modificada. 2006. 218 p. Tese (Doutorado em Engenharia Elétrica) - Universidade Federal de Minas Gerais, Belo Horizonte.
LEVY, R.; LEPRI, S.; SANCHEZ, E.; RITTER, G.; SIPPER, M.. Slate of Art: An Evolving FPGA-Based Board for Handwritten-Digit Recognition. Evolvable Hardware, Palo Alto, CA, USA, v. , n. , p. 237-244, July 2000.
LINDEN, R.. Algoritmos Genéticos. 2. ed. Rio de Janeiro: Brasport, 2006. 428 p.
LOUIS, S. J.; RAWLINS, G. J. E.. Designer Genetic Algorithms: Genetic Algorithms in Structure Design. Proceedings of the Fourth International Conference on Genetic Algorithms, San Mateo, CA, v. , n. , p. 53-60, 1991.
SALAMI, M.; HENDTLASS, T.. The Fast Evaluation Strategy for Evolvable Hardware. Genetic Programming and Evolvable Machines, Netherlands, v. 6, n. 2, p. 139-162, 2005.
SILVA, A. C. R. da; BOVOLATO, M. C.; EMER, F. R. P.. Formulação do Problema de Cobertura de Funções Booleanas Através do Método de Expansão de Shannon. World Congress on Engineering and Technology Education, São Paulo - Brasil, v. 1, n. 1, p. 782-786, 2004.
SKLIAROVA, I.; FERRARI, A. B.. FPGA-based Implementation of Genetic Algorithm for the Traveling Salesman Problem and its Industrial Application. Proceedings of the
International Conference on Industrial and Engineering Applications of Artificial Intelligence and Expert Systems- IEA/AIE'2002, Cairns, Australia, v. 2358, n. 3, p. 77- 87, Junho 2002.
SOARES, G. L.. Algoritmos Genéticos: Estudo, Novas Técnicas e Aplicações. 1997. 145 p. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Minas Gerais, Belo Horizonte.
STOMEO, E.. A Novel Genetic Algorithm for Evolvable Hardware. IEEE Congress on Evolutionary Computation, Vancouver, BC, Canada, v. , n. , p. 134-141, Julho 2006. THOMPSON, A.. Silicon Evolution. Genetic Programming 1996: Proc. 1st Annual Conf.
(GP96), Cambridge, MA: MIT Press, v. , n. , p. 444-452, 1996.
TOCCI, R. J.; WIDMER, N. S.. Sistemas Digitais: Princípios e Aplicações. 8. ed. São Paulo: Pearson Prentice Hall, 2003. 768 p.
TOLEDO, C. F. M.. Problema Conjunto de Dimensionamento de Lotes e Programação da Produção. 2005. 141 p. Tese (Doutorado em Engenharia Elétrica e Computação) -
UNICAMP, Campinas - SP.
YAO, X.; HIGUSHI, T.. Promises and Challenges of Evolvable Hardware. IEEE
Transactions on Systems, Man, and Cybernetics - Part C: Applications and Reviews, , v. 29, n. 1, p. 87-97, Fevereiro 1999.