MEMORIZAÇÃO

Nos experimentos de memorização, foram avaliadas diferentes profundidades de buffers e o uso de buffers nas portas de saída. Não foram feitos experimentos para verificar o número de canais virtuais, tendo em vista que não foram usados modelos de tráfego que explorassem tal característica. Foram realizados experimentos em todos os cenários de tráfego, porém, apenas no tráfego Uniforme houve diferença significativa nos dimensionamentos. Nos demais cenários, observou-se apenas o impacto de o roteador gastar um ciclo a mais na presença de filas nas portas de saídas.

A topologia utilizada nos experimentos relativos à memorização foi a Malha 3D num arranjo 4x2x2. Os gráficos dos resultados obtidos são apresentados na Figura 45. Como já era esperado,

buffers mais profundos apresentaram melhor desempenho, ou seja, tráfego aceito mais alto e latência

mais baixa. Porém, as configurações com 16 e 32 flits a diferença foi pequena. O Quadro 35, apresenta a relação das alternativas verificadas. A abordagem com 32 flits de profundidade e buffers apenas nas portas de entrada foi superior em ambas as métricas.

(a) (b)

(c) (d)

Figura 45. Resultados experimentos de dimensionamento de buffers no tráfego Uniforme: (a) Tráfego Aceito x Tráfego Oferecido; (b) Latência Média x Tráfego Oferecido; (c) Latência Média x Frequência de operação; e (d) Dispersão das latência próximo a saturação

Relação de desempenho – memorização na Malha 3D 4x2x2 - tráfego Uniforme

Profundidade dos Buffers IN4 IN8 IN16 IN32 IN16 OUT16 Métrica

IN4 -x- -x- -x- -x- Latência Média* IN8 5,83 -x- -x- -x- IN16 7,29 1,25 -x- -x- IN32 7,75 1,32 1,06 1,03 IN16 OUT16 7,45 1,27 1,02 -x- IN4 -x- -x- -x- -x- Tráfego Aceito IN8 4,74 -x- -x- -x- IN16 6,53 1,79 -x- -x- IN32 6,72 1,98 0,19 0,05 IN16 OUT16 6,67 1,93 0,14 -x- IN4 -x- -x- -x- -x- Jitter* IN8 12,67 -x- -x- -x- IN16 16,51 1,3027 -x- -x- IN32 17,46 1,3777 1,0576 1,0036 IN16 OUT16 17,39 1,3728 1,0538 -x- * 30 MHz

Uma análise mais ampla dos esquemas de memorização não foi feita neste trabalho porque foram aplicados os mesmos cenários de tráfego dos experimentos anteriores. Para ampliar a análise, outros requisitos de desempenho podem ser estabelecidos, como, em cenários com fluxos de comunicação com prazo de entrega (deadline) pré-definido e com diferentes níveis de prioridade para avaliar o impacto do uso de canais virtuais no atendimento de requisitos de Qualidade de Serviços (QoS – Quality-of-Service).

5.5 CONSIDERAÇÕES

Neste capítulo, os experimentos e os resultados obtidos foram apresentados, junto ao comparativo entre as arquiteturas avaliadas. Os resultados de desempenho de cada arquitetura foram relacionados com às demais em cada conjunto de experimento. A relação de desempenho de uma arquitetura frente às alternativas foi estabelecida. Dessa forma, foi possível indicar qual e quão melhor uma arquitetura é quando comparada a outras.

A arquitetura que apresentou melhor desempenho na maioria dos casos foi o Crossbar. Contudo, é sabido que em projetos de sistemas multiprocessados, outros fatores são considerados, além do desempenho. Uma das limitações do Crossbar é que seu custo cresce quadraticamente com o tamanho do sistema e torna-se proibitivo. Por isso, as NoCs são compostas de arranjos de roteadores em que cada um é formado por Crossbar de pequeno porte. Nesse caso, o trabalho mostra quais soluções alternativas ao Crossbar apresentam melhor desempenho.

Outro aspecto percebido, é que muitos trabalhos da literatura utilizam a Malha 2D como topologia. Com os experimentos realizados foi possível verificar que essa topologia geralmente não apresenta melhor desempenho em relação a outras topologias convencionais. A Malha 3D, que possui características similares, superou inclusive o Crossbar no cenário de tráfego mais intenso. Entretanto, é notório que o acoplamento de várias camadas em um único chip ainda é um fator crítico no processo de fabricação com múltiplas camadas, sendo alvo de estudo atual por diferentes grupos de pesquisa. A Toroide 2D também se destacou nos cenários avaliados, mas estudos de desempenho em nível físico podem atestar que os enlaces das extremidades possuem alta capacitância pois são mais longos, o que pode limitar inclusive a frequência de operação suportada. E quanto ao Barramento, tornou-se nítido que não é capaz de suprir as necessidades de comunicação de sistemas com dezenas de núcleos.

Em relação aos roteamentos, pôde-se perceber que algoritmos adaptativos apresentam melhor desempenho em cenários de comunicação em que a carga de comunicação global da rede é menor. Nos casos de alta carga global, algoritmos determinísticos distribuem melhor os fluxos de comunicação na infraestrutura. Além disso, a situação de deadlock sempre deve ser verificada, pois o agravante é a paralisação da rede.

No que tange à arbitragem, apenas com alta carga distribuída pele rede é que as políticas de concessão apresentaram diferenças significativas. Ainda assim, foi possível comprovar que um árbitro com baixa equidade pode comprometer drasticamente o desempenho da arquitetura de comunicação. Isso, inclusive pode impossibilitar que os pacotes sejam entregues nos seus destinos em cenários com fluxos de comunicação sem intervalos na geração dos pacotes. Uma exploração com cenários que apresentem prioridades pode ser mais adequada para verificar esse mecanismo, bem como, ser útil para a proposta de políticas mais criteriosas e de melhor desempenho.

Sobre a memorização, de modo geral, quanto maiores são as memórias melhor é o desempenho. Entretanto, o ganho é menor e pode não ser significativo a partir de uma certa capacidade, o que justifica também a verificação caso a caso. Diferentes requisitos de comunicação interferem na definição desse atributo. Porém, os requisitos de comunicação não foram variados para manter a regularidade com os demais experimentos realizados neste trabalho. As FIFOs em um roteador são responsáveis por maior parte do custo em área, o que também exige uma análise de custos para estabelecer tradeoffs.

6 CONCLUSÕES

A avaliação de desempenho é um passo importante no estabelecimento das definições arquiteturais de um projeto de NoCs e de SoCs baseados em NoC. Muitas alternativas arquiteturais de NoC têm sido propostas desde o seu surgimento. Porém, diante dessa variedade, torna-se cada vez mais difícil fazer as escolhas dos atributos arquiteturais da rede.

Na literatura, os trabalhos que realizam comparativos baseados em análise quantitativa são pouco abrangentes em relação aos atributos arquiteturais, enquanto os trabalhos abrangentes limitam- se à análise qualitativa. Isso foi verificado por meio de um processo criterioso de revisão sistemática da literatura. Logo, percebeu-se a falta de um estudo quantitativo abrangente que comparasse diferentes alternativas de arquitetura de NoC, o que motivou este trabalho.

Como solução para o problema identificado, foi proposto o reuso e a refatoração da biblioteca de componentes simuláveis da NoC SoCIN para modelar alternativas arquiteturais consolidadas e ampliar a cobertura do espaço de projeto da biblioteca. Essa refatoração foi necessária para flexibilizar a extensão em propostas futuras e suportar as arquiteturas selecionadas e implementadas neste trabalho.

Para melhorar a compreensão da proposta, foi elaborado o projeto de software relacionando as entidades de hardware com os módulos de software. Para facilitar o trabalho de experimentação, a biblioteca foi integrada à uma ferramenta de simulação com ênfase na avaliação de desempenho. Os detalhes da implementação foram discutidos para que sirvam de referência em trabalhos futuros.

Para a avaliação de desempenho, foram executadas 1476 simulações, cujos resultados foram reportados nesta dissertação. Ainda assim, isso representa uma pequena parcela do que pode ser avaliado, dada a dimensão do espaço de projeto de NoCs e o que pode ser explorado com os modelos disponibilizados.

Com a realização dos experimentos, foi verificado que não há uma única arquitetura de comunicação que apresente melhor desempenho em latência e vazão que as demais redes consideradas neste trabalho, dados os cenários de tráfego utilizados. Além disso, o trabalho mostrou qual arquitetura é superior às demais em cada configuração e cenários considerados.

Além de toda a exploração realizada sobre as arquiteturas, destaca-se que técnicas de análise da literatura foram seguidas no intuito de prover os melhores resultados. Ressalta-se, também, que o RedScarf demonstrou ser uma ferramenta eficiente que auxiliou no processo de configuração, experimentação e análise, acelerando a exploração do espaço de projeto de NoCs realizada nesta pesquisa. Dada a quantidade de experimentos executados, sem a ferramenta seria inviável realizar toda a avaliação proposta, pois seria necessário utilizar scripts e planilhas eletrônicas. Todo o ambiente de experimentação, a biblioteca de componentes e o ferramental adicional desenvolvido neste trabalho, serão disponibilizados para uso em pesquisa e ensino.

Todos os objetivos estabelecidos foram atingidos. O desempenho de arquiteturas de Redes- em-Chip foi caracterizado e avaliado com a biblioteca de componentes e o simulador implementados. Com a integração desses recursos ao RedScarf, um ambiente unificado foi provido para avaliação de desempenho de arquiteturas de NoCs. Com a utilização do ambiente, experimentos foram realizados e os resultados coletados. Dos resultados, foram disponibilizadas análises quantitativas indicando as relações de melhoria das arquiteturas avaliadas. Com isso, dentro do espaço de projeto explorado, foi possível dar os subsídios necessários para nortear escolhas arquiteturais de acordo com os resultados obtidos. E para cada cenário de tráfego, as arquiteturas mais eficientes foram identificadas.

Também foram respondidas as perguntas de pesquisa do trabalho ao fazer a relação de desempenho de cada arquitetura com às demais. E a hipótese levantada foi rejeitada.

6.1 CONTRIBUIÇÕES

A principal contribuição desta dissertação consistiu na análise quantitativa de desempenho de diferentes alternativas arquiteturais de NoC que mostrou o quão escolhas arquiteturais são melhores umas das outras em diferentes cenários de tráfego. Como contribuição técnica, a biblioteca de componentes simuláveis que serviu e servirá de base para a exploração do espaço de projeto, e como referência para propostas futuras foi disponibilizada. Além disso, a biblioteca foi integrada ao ambiente de simulação para dispor de uma plataforma unificada para avaliação de desempenho com ampla cobertura de arquiteturas de NoCs. Por fim, os artefatos de software foram disponibilizados para facilitar a compreensão da biblioteca desenvolvida e os resultados de 1476 experimentos foram anotados, ilustrados e brevemente discutidos.

6.2 PUBLICAÇÕES

Durante a realização deste trabalho, foi feito um estudo sobre ferramentas de NoCs que resultou em artigo publicado no International Journal of Computer Architecture Education (IJCAE) da Sociedade Brasileira de Computação (SILVA; ZEFERINO, 2015). Também, um resumo foi aceito para ser publicado no Fórum de Pós-Graduação XVII ERAD/RS (Escola Regional de Alto Desempenho do Rio Grande do Sul) 2017.

6.3 TRABALHOS FUTUROS

Este trabalho foi resultado da compilação de um conjunto de trabalhos que vêm sendo realizados na SoCIN. Pois, envolveu implementações desde o seu surgimento com o roteador ParIS, até o trabalho de Bruch (2015) utilizando canal de banda lateral para a seleção de canais virtuais. E ainda deixa lacunas em aberto para continuidade.

Além do amplo espaço de projeto que pode agora ser explorado, outras questões podem ser tratadas em trabalhos futuros. Como a utilização do ambiente no ensino, a qual foi inicialmente pensada para esta dissertação, mas, dado o tempo disponível, não foi possível aplicar metodicamente e avaliar os resultados nesse cenário.

Outro ponto foi que a implementação dos canais virtuais baseada no trabalho de Bruch (2015) foi incorporada, mas não foram realizados experimentos para avaliação de canais virtuais. Dessa implementação, o modelo apenas foi validado para verificar a compatibilidade com o seu trabalho originário. Nesses testes, percebeu-se uma escalada no tempo de execução do simulador com o aumento do número de canais virtuais. Sendo assim, torna-se interessante, e talvez trivial para alguns casos, a implementação do modelo da rede seguindo uma abordagem TLM (Transaction Level Modeling – modelagem em nível de transação) para reduzir o tempo de simulação.

Uma situação que veio a ocorrer no desenvolvimento desta dissertação foi a ocorrência de

deadlock em algumas redes devido aos algoritmos de roteamento implementados. O qual foi

brevemente discutido no Capítulo 4. Como nenhuma técnica para tratar tal situação foi prevista, ficou para trabalho futuro o desenvolvimento desse recurso. Além de técnicas para evitar deadlock e/ou para que a rede se recupere, é importante um mecanismo de detecção dessa situação para que o usuário seja alertado de alguma forma que a rede está paralisada.

Em todos os casos, a rede foi avaliada externamente, como uma caixa preta. Porém, dado que se tem a pretensão de uso do ambiente no ensino, realizar a avaliação interna torna-se atrativa. Tendo em vista que essa avaliação ajudaria os alunos a entender o que acontece em cada caso, tanto para o conjunto de mecanismos disponíveis, quanto para aqueles que possam vir a ser implementados pelos próprios utilizadores.

Conforme mencionado, a avaliação de desempenho tem papel fundamental no projeto de qualquer sistema e essa questão foi diretamente atacada neste trabalho. Contudo, a avaliação de desempenho por si só não é suficiente no projeto e desenvolvimento de sistemas integrados com NoC. Dessa maneira, ressalta-se a importância da avaliação de métricas de custos, como área e consumo de energia. Para que o projetista disponha de todas as ferramentas para a tomada de decisão em um projeto.

Além das questões supracitadas, ficam para trabalhos futuros:

 Implementação e avaliação de diferentes abordagens e mecanismos de comunicação, tais como: memorização com alocação dinâmica de canais virtuais; arbitragem centralizada; topologias indiretas e irregulares; entre outras;

 Comparativo com outros simuladores;

 Integração de uma interface de rede ao modelo de simulação;  Simulação de sistemas completos, com processadores e memória;

 Geradores de tráfego baseados em benchmarks com fluxos de comunicação de requisição e resposta ou baseados em traces; e

REFERÊNCIAS

ACHBALLAH, Ahmed Ben; SAOUD, Slim Ben. A Survey of Network-On-Chip Tools.

International Journal of Advanced Computer Science & Applications 4.9, p. 61-67, 2013.

ANDRIAHANTENAINA, A.; CHARLERY, H.; GREINER, A.; MORTIEZ, L.; ZEFERINO, C. A. SPIN: a scalable, packet switched on-chip micro-network. In: DESIGN AUTOMATION AND TEST ON EUROPE (DATE), 2003, Munich. Proceedings... Los Alamitos: IEEE Computer Society, 2003. p. 70-73.

BALFOUR, James; DALLY, William J. Desgin tradeoffs for tiled CMP on-chip networks. In: INTERNATIONAL CONFERENCE ON SUPERCOMPUTING (ICS’06), 20., 2006, Cairns.

Proceedings… New York: ACM, 2006, p.187-198.

BECKER, Daniel Ulf. Efficient microarchitecture for network-on-chip routers. 2012. 177p. Tese (Doutorado) – Departamento de Engenharia Elétrica, Universidade de Stanford, Stanford. 2012.

BENINI, Luca; DE MICHELI, Giovanni. Networks on chips: technology and tools. San Francisco: Morgan Kaufmann, 2006.

BERTOZZI, Davide.; BENINI, Luca. xPipes: A network-on-chip architecture for gigascale systems-on-chip. IEEE Circuits and Systems Magazine, v. 4, n. 2, p. 18-31, set. 2004. BJERREGAARD, Tobias; MAHADEVAN, Shankar. A survey of research and practices of Network-on-Chip. Journal ACM Computing Surveys (CSUR), New York, v. 38, n. 1, p. 1-51, 2006.

BOLOTIN, Evgeny; CIDON, Israel; GINOSAR, Ran; KOLODNY, Avinoam. QNoC: QoS

architecture and design process for network on chip. Journal of Systems Architecture, v. 50, n. 2- 3, p. 105-128, 2004. (DOI: 10.1016/j.sysarc.2003.07.004)

BRUCH, Jaison. Mapeamento estático de tarefas de aplicações de tempo real em sistemas

baseados em Redes-em-Chip. Dissertação (Mestrado) – Mestrado em Computação Aplicada,

Universidade do Vale do Itajaí, Itajaí, 2015.

CATANIA, Vicenzo; MINEO, Andrea; MONTELEONE, Salvatore; PALESI, Maurizio; PATTI, Davide. Noxim: An open, extensible and cycle-accurate network on chip simulator. In: IEEE INTERNATIONAL CONFERENCE ON APPLICATION-SPECIFIC SYSTEMS,

ARCHITECTURES AND PROCESSORS (ASAP), 26., 2015, Toronto. Proceedings… New York: IEEE, 2015, p. 162-163. (DOI: 10.1109/ASAP.2015.7245728)

COPPOLA, Marcello; GRAMMATIKAKIS, Miltos D.; LOCATELLI, Riccardo; MARUCCIA, Giuseppe; PIERALISI, Lorenzo. Design of Cost-Efficient Interconnect Processing Units: Spidergon STNoC. Boca Raton: CRC Press, 2008.

COTA, Érika; AMORY, Alexandre de Morais; LUBASZEWSKI, Marcelo Soares. Reliability,

DALLY, William; TOWLES, Brian. Principles and Practices of Interconnection Networks. San Francisco: Morgan Kaufmann, 2004.

DIELISSEN, John; RADULESCU, Andrei; GOOSSENS, Kees; RIJPKEMA, Edwin. Concepts and Implementation of the Philips Network-on-Chip. In: IP-BASED SOC DESIGN, 2003, Grenoble.

Proceedings… Grenoble: Design and Reuse, 2003, p. 1-6.

DU, Gaoming; HE, Jing; SONG, Yukun; ZHANG, Duoli; WU, Huajie. Comparison of NoC routing algorithms based on packet-circuit switching. In: INTERNATIONAL CONFERENCE ON

INFORMATION SCIENCE AND TECHNOLOGY (ICIST), 3., 2013, Yangzhou. Proceedings… New York: IEEE, 2013, p. 707-710. (DOI: 10.1109/ICIST.2013.6747643)

DUATO, José; YALAMANCHILI, Sudhakar; NI, Lionel. Interconnection Networks: an engineering approach. San Franciso: Morgan Kaufmann Pub, 2003.

EZZ-ELDIN, Rabab; EL-MOURSY, Magdy Ali; HAMED, Hesham F. A. Analysis and Design of

Networks-on-Chip Under High Process Variation. Suíça: Springer International Publishing,

2015. (DOI: 10.1007/978-3-319-25766-2)

FERNANDEZ-ALONSO, Eduard; CASTELLS-RUFFAS, David; JOVEN, Jaume; CARRABINA, Jordi. Survey of NoC Programming Models Proposals for MPSoC. Internation Journal of

Computer Science Issues, Mahébourg, v. 9, n. 2, p. 22-32, 2012.

GHIDINI, Yan; WEBER, Thais; MORENO, Edson; QUADROS, Ivan; FAGUNDES, Rubem; MARCON, Cesar. Topological impact on latency and throughput: 2D versus 3D NoC comparison. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI), 25., 2012, Brasília. Proceedings… New York: IEEE, 2012, p 1-6. (DOI: 10.1109/SBCCI.2012.6344439) GUERRIER, Pierre; GREINER, Alain. A generic architecture for on-chip packet-switched interconnections. In: DESIGN, AUTOMATION AND TEST IN EUROPE (DATE), 2000, Paris.

Proceedings… New York: IEEE, 2000, p. 250-256. (DOI: 10.1109/DATE.2000.840047)

HAO, Pan; QII, Hong; JIAQIN, Du; PAN, Pan. Comparison of 2D MESH routing algorithm in NOC. In: INTERNATIONAL CONFERENCE ON ASIC (ASICON), 9., 2011, Xiamen.

Proceedings… New York: IEEE, 2011, p. 791-795. (DOI:10.1109/ASICON.2011.6157324)

HARBIN, James; INDRUSIAK, Leandro Soares. Comparative performance evaluation of latency and link dynamic power consumption modelling algorithms in wormhole switching networks on chip. Journal of Systems Architecture, New York, v. 63, p. 33-47, 2016. (DOI:

10.1016/j.sysarc.2016.01.002)

HEMANI, Ahmed; JANTSCH, Axel; KUMAR, Shashi; POSTULA, Adam; OBERG, Johnny; MILLBERG, Mikael; LINDQVIST, Dan. Network on chip: An architecture for billion transistor era. In: IEEE NORCHIP CONFERENCE, 2000, Turku. Proceedings… IEEE NorChip, vol. 31. 2000, p. 1-8.

HU, Wen-Hsiang; LEE, Seung Eun; BAGHERZADEH, Nader. DMesh: a Diagonally-Linked Mesh Network-on-Chip Architecture. In: FIRST INTERNATIONAL WORKSHOP ON NETWORK ON CHIP ARCHITECTURES (NOCARC), 1., 2008, Lake Como. Proceedings... New York: IEEE, 2008, p. 14-20.

IEEE Computer Society. SystemC® Language Reference Manual. 2012. 614p. Disponível em: <https://standards.ieee.org/findstds/standard/1666-2011.html>. Acesso em: 09 Julho 2015.

JAIN, Kunj; SINGH, Sandeep K.; MAJUMDER, Alak; MONDAL, Abir J. Problems Encountered in Various Arbitration Techniques Used in NOC Router: A Survey. In: INTERNATIONAL CONFERENCE ON ELETRONIC DESIGN, COMPUTER NETWORKS & AUTOMATED VERIFICATION (EDCAV), 2015, Shillong. Proceedings… New York: IEEE, 2015, p. 62-67. (DOI: 10.1109/EDCAV.2015.7060540)

JAINA, Arpit; KUMARB, Adesh; SHARMAC, Sanjeev. Comparative Design and Analysis of Mesh, Torus and Ring NoC. In: INTERNATIONAL CONFERENCE ON COMPUTER,

COMMUNICATION AND CONVERGENCE (ICCC), 2015. Proceedings… Procedia Computer Science, v. 48, 2015, p. 330-337. (DOI: 10.1016/j.procs.2015.04.190)

JERGER, N. E.; PEH, L. S. On-Chip Networks. Madison: Morgan e Claypool, 2009. JETLY, Krunal. Experimental Comparison of Store-and-Forward and Wormhole NoC

Routers for FPGA's. Master Thesis, Dept. Electrical and Computer Engineering. University of

Windsor, Windsor, 2013.

JIANG, Nan; BECKER, Daniel U.; MICHELOGIANNAKIS, George; BALFOUR, James; TOWLES, Brian; KIM, Jhon; DALLY, William J. A Detailed and Flexible Cycle-Accurate Network-on-Chip Simulator. In: INTERNATIONAL SYMPOSIUM ON PERFORMANCE ANALYSIS OF SYSTEMS AND SOFTWARE (ISPASS), 2013, Austin. Proceedings… New York: IEEE, 2013, p. 86-96.

JU, Xingang; YANG, Liang. Performance analysis and comparison of 2 × 4 network on chip topology. Journal of Microprocessors and Microsystems, New York, v. 36, n. 6, p. 505-509, 2012. (DOI: doi:10.1016/j.micpro.2012.04.006)

KAHN, Gilles. The semantics of a simple language for parallel programming. In:

INTERNATIONAL FEDERATION FOR INFORMATION PROCESSING (IFIP), 1974, Estocolmo. Proceedings… IFIP Congress, p. 471-475.

KAHNG, Andrew B.; LI, Bin; PEH, Li-Shuan; SAMADI, Kambiz. ORION 2.0: A fast and accurate NoC power and area model for early-stage design space exploration. In: DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION (DATE), 2009, Nice. Proceedings… New York: IEEE, 2009, p. 423-428. (DOI: 10.1109/DATE.2009.5090700)

KALIMUTHU, A.; KARTHIKEYAN, M. Comparative performance evaluation of power and area Network on Chip (NoC) architectures. In: INTERNATIONAL CONFERENCE ON

COMPUTATIONAL INTELLIGENCE AND COMPUTING RESEARCH (ICCIC), 2012,

Coimbatore. Proceedings… New York: IEEE, 2012, p. 1-4. (DOI: 10.1109/ICCIC.2012.6510308) KARIM, Faraydon; NGUYEN, Anh; DEY, Sujit; RAO, Ramesh. On-Chip Communication

Architecture for OC-768 Network Processors. In: DESING AUTOMATION CONFERENCE (DAC), 2001, Nevada. Proceedings… New York: IEEE, 2001, p. 678-683.

MANNA. K.; CHATTOPADHAYA, S.; SENGUPTA, I. An efficient routing technique for mesh- of-tree-based NoC and its performance comparison. Int. Journal of High Performance Systems

Architecture, Geneva, v. 4, n. 1, p. 25-37, 2012. (DOI: 10.1504/IJHPSA.2012.047568)

MELO, Douglas Rossi; WANGHAM, Michelle Silva; ZEFERINO, Cesar Albenes. XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip. Revista de Informática

Teórica e Aplicada, Porto Alegre, v. 21, n. 2, p. 10-31, 2014.

MORAES, Fernando Gehm; CALAZANS, Ney; MELLO, Aline Vieira de; MÖLLER, Leandro Heleno; OST, Luciano. Hermes: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip. The VLSI Journal Integration (Amsterdam), Amsterdam, v. 38, n.1, p. 69- 93, 2004. (DOI: 10.1016/j.vlsi.2004.03.003)

OGRAS, Umit Y.; MARCULESCU, Radu. Modeling, Analysis and Optimization of Network-

on-Chip Communication Architectures. Pittsburgh: Springer, vol. 184, 2013.

PANDEY, Deepika; GUPTA, Kamlesh. Comparison between Mesh and Custom Topologies of Network-on-Chip Architectures. International Journal of Scientific Engineering and

Technology, Gulmohar, v. 1, n. 5, p. 243-247, 2012.

PARANDKAR, Parag; DALAL, Jayesh Kumar; KATIYAL, Sumant. Performance Comparison of