Nanotecnologia

Escala (scaling) refere-se à redução da espessura do óxido de dispositivos e in- terconexões. Essa evolução nas tecnologias de processo trouxe novos benefícios. No entanto, a melhoria do desempenho e o dimensionando do componente acarretaram em vários desafios aos projetistas de circuitos integrados. Diversos efeitos, como latch- up, efeito de corpo e modulação de canal, já eram considerados em tecnologias micro- métricas [35, 36]. A dimensão do nó tecnológico tem sido miniaturizado nas últimas décadas [37–41], como mostra a figura 6.

Figura 6 – Evolução dos Processadores

[Disponível em: <http://www.zdnet.com/article/intel-developer-forum-the-top-9-takeaways/> Acesso em 21/08/2016]

O fenômeno tem seguido a previsão da Lei de Moore, segundo a qual a comple- xidade da integração de dispositivos MOS é aproximadamente dobrada a cada dezoito meses [40], como mostra a figura 7, assim obrigando ao projetista a mudar a aborda- gem tradicional para lidar com o aumento da variação do processo, dificuldades de processamento de interconexão, e outros efeitos físicos recém exacerbados. Se por um lado obtiveram-se grandes vantagens como a maior densidade dos circuitos e a maior

velocidade das transições lógicas, por outro lado, houve perdas devido ao aumento da influência dos efeitos secundários nos circuitos.

Figura 7 – Lei de Moore

[Disponível em: <https://iq.intel.com/millennials-marching-to-the-quickening-metronome-of-moores-law/> Acesso em 21/08/2016]

O sucesso extraordinário da miniaturização da dimensão de transistores MOS- FET é atribuída aos seguintes fatores:

∙ Alto nível de integração de componentes (VLSI), com a perspectiva de fabricar sistemas eletrônicos funcionais completos na mesma pastilha de silício, o que melhora a confiabilidade do sistema, como mostra a figura 8;

∙ Redução dos custos, pois os componentes estariam menores, resultando em sis- temas menores, e sendo fabricados na mesma pastilha, e com um consumo rela- tivamente menor;

∙ Desempenho, pois o tempo de transição é menor, resultando em um chavea- mento de carga e descarga capacitivas mais rápido. A frequência máxima de clock é controlada por uma corrente de acionamento, a qual está diretamente ligada a carga capacitiva.

Figura 8 – Perspectivas a nível de processo e escala CMOS

A integração de objetos cada vez menores, acoplado com um aumento em o seu número, leva ao aparecimento de algumas variações nas características elétricas de dispositivos MOS, consequentemente afetando o desempenho e rendimento dos dispositivos.

2.1.4.1 Variabilidade de Processo

A escala está rigorosamente ligada à relação do comprimento do canal. São efei- tos decorrentes da diminuição do mesmo (L). Em transistores de canal longo pratica- mente todas as cargas da região do canal são controladas pela porta. A situação de canal curto é configurada quando a quantidade de carga controlada pela porta é da mesma ordem de grandeza que a presente nas regiões de depleção de fonte e dreno. Nessa situação a porta já não controla todas as cargas da região de canal devido a di- odos parasitários criados pela proximidade mencionada, como mostra a figura 9. Isso torna o desempenho mais sujeito a variações de processo e ao descasamento, assim tendo influência direta na variação da tensão de limiar (VTh).

Como a tensão de alimentação (VDD) não diminui com a mesma velocidade

dos dispositivos, o campo elétrico no canal é relativamente alto, inserindo parasitas indesejados e novos fenômenos físicos, tais como corrente de fuga, efeitos de elétrons quentes, quantização dos níveis de energia e substrato não uniforme. Dessa maneira, afeta adversamente o atraso de propagação, a menos que a tensão de limiar (VTh) seja

reduzida. Com a diminuição da tensão de limiar (VTh) fugas subliminares irão aumen-

tar, devido à sua forte dependência da tensão de limiar. Assim uma redução de VThirá

aumentar diretamente a dissipação de energia estática devido às correntes de fuga.

n+ n+ Óxido p+ p - Substrato Porta Fonte Dreno Corpo Óxido p+ p - Substrato n+ n+ Porta Fonte Dreno Corpo

Carga Controlada Por Fonte e Dreno Carga Controlada Pela Porta

O principal problema associado à variabilidade existente nos dispositivos na- nométricos é a incerteza gerada quanto ao correto funcionamento do circuito em ter- mos de desempenho e potência. Isso significa que não existe garantia que um circuito projetado para operar em determinada frequência (ou próximo a ela) irá comportar- se como esperado após a fabricação. A variabilidade tanto pode apresentar melhoras quanto pioras em relação à especificação inicial.

Corrente de Fuga: Idealmente, um circuito CMOS não possui consumo estático de

energia, ou seja, quando seus sinais de entrada e saída estão estáveis, não existe cor- rente fluindo entre os terminais de alimentação do circuito. Na prática, a afirmação acima não é verdadeira visto que existem correntes de baixa magnitude gerando con- sumo estático. Essas correntes são denominadas de correntes de fuga e sempre esti- veram presentes nos circuitos, como mostra a figura 10. Entretanto, em tecnologias micrométricas elas não eram consideradas devido a sua insignificante magnitude. O advento das tecnologias nanométricas elevou a magnitude destas correntes e atual- mente elas são parte significativa do consumo total dos sistemas eletrônicos.

A corrente de fuga de sublimiar (subthreshold) é a mais dominante em tecnolo- gias nanométricas. Essa é uma corrente entre os terminais de fonte e dreno do transis- tor quando este não está conduzindo. Isso acontece quando a tensão aplicada em VGSé

menor que a tensão VThdo transistor (modo de inversão fraca). Ela teve sua magnitude

elevada em virtude da redução da tensão de alimentação que assegura uma redução contínua das tensões de limiar [42]. Entretanto, a tensão de limiar é o parâmetro do dispositivo MOSFET mais importante, e a sua estabilidade é uma premissa básica no projeto de circuitos integrados. Essa redução na tensão de alimentação é explicada pelo alto índice de integração nas recentes tecnologias, gerando assim um elevado consumo de potência. Porém se VThderiva muito do valor projetado, os circuitos podem deixar

de funcionar.

Outra corrente de fugas que se deve atentar em projetos analógicos é a corrente de fuga de porta (gate leakage). Essa é uma séria preocupação devido a espessura de

óxido de porta estar na escala nanométrica. Com uma camada de óxido extremamente fina a diferença de potencial é insignificante. Assim, através do óxido de porta pode- se vir a induzir alto campo elétrico, fazendo com que os elétrons penetrem facilmente através do óxido. Para uma atenuação desse fenômeno um procedimento seria aumen- tar a espessura do óxido, assegurando ao mesmo tempo um bom controle eletrostático do canal. Quanto mais espesso é o óxido de porta, menor é a corrente de fuga.

n+ n+

Óxido

p+

p - Substrato

Corrente de Fuga de Óxido de Porta Gate Leakage

Corrente de Fuga de Sublimiar Subthreshold

Fonte

Porta

Dreno Corpo

Figura 10 – Principais correntes de fuga em um transistor MOS

Quando a escala e os limites físicos tornam-se os problemas recorrentes, a so- lução pode estar em novos materiais e estruturas não-convencionais de projeto. Um projetista deve estar ciente do pior caso que possa existir antes do projeto ser imple- mentado no silício. Diante de tais proposições implementam-se técnicas para reduzir o vazamento (corrente de fuga), e essa atenção deve ser redobrada quando usa-se o chip em projetos espaciais, quando, além das condições expressas acimas, ocorre a variante radiação.