DSC/CEEI/UFCG
Exercícios
27
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
24. Para as afirmações a seguir, assinale a alternativa correta.
a) Máquina de Moore: as entradas interferem diretamente na saída, somente nos estados futuros.
b) Máquina de Mealy: as saídas dependem apenas do Estado Atual.
c) Máquina de Mealy: as entradas interferem nos estados futuros e também na saída.
d) Máquina de Moore: as saídas dependem da entrada e do Estado Presente.
DSC/CEEI/UFCG
Exercícios
28
Joseana Macêdo Fechine Régis de Araújo/OAC1/DSC/CEEI/UFCG
25. Considerando o diagrama de estados abaixo e a sequência de eventos listada abaixo, marque a alternativa correta.
a) Após a ocorrência de eventos listada o objeto encontra-se no estado estA.
b) Após a ocorrência de eventos listada o objeto encontra-se no estado estC.
c) Após a ocorrência de eventos listada o objeto encontra-se no estado estB. d) Após a ocorrência de eventos listada o objeto encontra-se no estado estD. e) Após a ocorrência de eventos listada o objeto encontra-se no estado inicial.
Eventos: new, ev1, ev0, ev2, ev3, ev5, ev0, ev2.
Exercícios
26. Seja a máquina de estados finitos representada pelo diagrama ao lado, determine o modelo (Mealy ou Moore) e o circuito digital ao qual ela corresponde.
a) Modelo de Mealy correspondente a um contador módulo 5.
b) Modelo de Moore correspondente a um contador módulo 5.
c) Modelo de Mealy correspondente a um identificador da sequência 100. d) Modelo de Moore correspondente a um identificador da sequência 100. e) Modelo de Mealy correspondente a um flip-flop JK.
Exercícios
27. Qual o circuito representado pelo diagrama de transição de estados abaixo?
a)circuito com entrada X e saída Y=1 quando é detectada em X a sequência 1001.
b)circuito com entrada X e saída Y=1 quando é detectada em X a sequência 1011.
c)circuito com entrada X e saída Y=1 quando é detectada em X a sequência 1001. d)circuito com entrada X e saída Y=1 quando é detectada em X a sequência 1101.
Exercícios
28. Quais elementos são integrantes de uma Unidade Central de Processamento?
a) Unidade de Controle, ULA e HD.
b) Unidade de Controle, ULA e Registradores.
c) Unidade de Controle, ULA e Memória Principal RAM R/W. d) Processador, ULA, HD e CD.
Exercícios
29. Sobre as arquiteturas de computadores RISC e CISC, considere as seguintes afirmativas:
I. Um conjunto de instruções reduzidas e apenas uma instrução por ciclo consiste em característica comum das arquiteturas CISC. II. As instruções RISC são mais simples que as instruções CISC, e
levam aproximadamente a mesma quantidade de tempo, quando comparadas entre si, para serem executadas.
III. Por ser uma tecnologia mais nova, e por empregar o conceito de
instruções simples, a arquitetura RISC emprega um conjunto maior e mais amplo de instruções que a arquitetura CISC.
Assinale a alternativa que indica todas as afirmativas corretas.
Exercícios
30. Qual a operação realizada por cada linha do trecho de código em Assembly (RISC-V) abaixo?
addi t0, zero, 3 # t0 <- 3 addi t1, zero, 8 # t1 <- 8 add t2, t1, t0 # t2 <- 11 sub t3, t2, t1 # t3 <- 3
Exercícios
31. Qual a operação realizada pelo trecho de código em Assembly (MIPS) abaixo?
# s1 <- 3 # s2 <- 8 # s3 <- 2 # s4 <- 4 # s5 <- s2 + s3, s5 <- 10 # s6 <- s3 – s4, s6 <- -2
Exercícios
32. Considere o trecho de código abaixo (Assembly de uma máquina RISC-V, 32 bits), informe qual a operação realizada e qual o conteúdo dos registradores s0 e s1 ao
Exercícios
33. Para o trecho de código em Assembly (RISC-V) abaixo,
a) re-escreva as instruções da coluna Assembly sem utilizar pseudoinstrução e
b) justique os valores das colunas pc, Instrução e Registradores.
pc Instrução Assembly Registradores
00000200 00000204 00000208 0x00300293 0x00800313 0x005303b3 li t0, 3 li t1, 8 add t2, t1, t0 t0=3 t1=8 t2=11, t0:3, t1:8
Exercícios
34. Para o trecho de código do exercício anterior,
a) re-escreva as instruções da coluna Assembly sem utilizar pseudoinstrução,
b) justique os valores das colunas pc e Instrução e c) informe o significado de -0x4 na última instrução?
pc Instrução Assembly 00000200 00000204 00000208 0xfe010113 0x00068613 0xffdff0ef addi sp, sp, -32 mv a2, a3 jal pc - 0x4
Exercícios
35. Na execução do código apresentado no exercício 32, identifique (se ocorrer):
a) Fluxo sequencial;
b) Chamada a procedimento; c) Traps/Exceções;
Exercícios
36. Considere que uma determinada instrução seja formada por dois campos: um código de operação e um operando. O
campo referente ao operando contém o operando em si, ao invés de um endereço ou qualquer outra informação que
descreva onde o operando está armazenado. Nesse caso, foi utilizado o modo de endereçamento:
a) Imediato.
b) Direto.
c) Registrador.
d) Indireto de registrador. e) Indexado.
Exercícios
25. A partir das informações da tabela, que apresenta características de técnicas de gerenciamento de entrada e saída (E/S) de um sistema de computação, assinale a opção que nomeia corretamente as técnicas I, II e III, respectivamente.
37. A partir das informações da tabela, que apresenta características de técnicas de gerenciamento de entrada e saída (E/S) de um sistema de computação, assinale a opção que nomeia corretamente as técnicas I, II e III, respectivamente.
DSC/CEEI/UFCG
Exercícios
38. Durante a execução de programas, alguns eventos inesperados podem ocorrer ocasionando um desvio forçado no seu fluxo de execução.
Dessa forma, é correto afirmar que:
I. Uma “exceção” é sempre gerada por algum evento externo ao programa e, nesse caso, independe da instrução que está sendo executada.
II. Uma “exceção” é semelhante a uma “interrupção”, sendo que a
“exceção” é resultado direto da execução de uma instrução do próprio programa, como a divisão de um número por zero ou a ocorrência de
overflow em uma operação aritmética.
III. As “exceções” são decorrentes de eventos assíncronos, ou seja, não relacionados à instrução do programa corrente.
IV. Um evento é denominado “assíncrono” quando é resultado direto da execução do programa corrente.
O correto está apenas em:
a) I e II. b) I. c) III e IV. d) II.
41
Exercícios
39. Em se tratando do Nível da Microarquitetura, assinale a alternativa INCORRETA:
a) É o nível cuja função é implementar a camada ISA.
b) Uma Microarquitetura é dividida em uma Parte Operativa (Caminho de Dados) e uma Parte de Controle.
c) Máquinas com microarquiteturas diferentes não podem ter a mesma arquitetura do conjunto de instruções e
desta forma, não podem executar os mesmos programas.
d) Para controlar um caminho de dados, torna-se necessário um conjunto de sinais de controle que atuam sobre os
Exercícios
40. Na Microarquitetura RISC-V apresentada na figura abaixo está descrita a execução de qual instrução?