Parˆametros dos componentes

A partir das especificac¸˜oes de projeto e da metodologia proposta, foram definidos os componentes para construc¸˜ao do prot´otipo, a tabela 4 mostra os resultados obtidos. As simulac¸˜oes do circuito e os testes em bancada, apresentados na sequˆencia, foram feitos com base nesses parˆametros.

Tabela 4: Parˆametros dos componentes do retificador

S1 e S2 IPP200N25N3 (VDS = 250V e RDSon = 20mΩ) D1, D2, D3, D4 e Do 15ETH06 (VR= 600V , IF = 15A(e f icaz) e trr= 22ns)

L1 e L2 241µH, 52 espiras, 2 condutores em paralelo (AWG24)

Lf 306, 30µH, 30 espiras, Condutor (AWG22)

N´ucleo dos indutores L1, L2 e Lf Thornton®EE 30/7

C1 e C2 0, 6µF, 250V (poli´ester)

Co 1000µF, 250V (eletrol´ıtico)

Fonte: autoria pr´opria.

4.4 ESTRAT ´EGIA DE CONTROLE

O firmware de controle do comando dos interruptores foi adaptado a partir do programa utilizado no cap´ıtulo 3. Foi modificada a leitura da tens˜ao de entrada, neste caso n˜ao h´a um fator multiplicador, como no cap´ıtulo anterior, e as chaves tem a mesma raz˜ao c´ıclica, defasadas simetricamente entre si. A figura 79 apresenta a estrutura de controle aplicada.

Figura 79: Estrat´egia de controle do retificador boost entrelac¸ado modificado

Fonte: autoria pr´opria.

O ajuste do controlador proporcional-integral (PI) para manutenc¸˜ao da tens˜ao de sa´ıda foi mantido igual ao obtido no cap´ıtulo 3, uma vez que as plantas dos dois circuitos s˜ao muito semelhantes entre si.

Como apresentado na an´alise da operac¸˜ao, este m´etodo de comando sim´etrico nas chaves exige raz˜oes c´ıclicas superiores `a 0,5. Para valores inferiores `a D = 0,5 a operac¸˜ao do conversor n˜ao ocorre conforme a descric¸˜ao da sec¸˜ao 4.1, a etapa de descarga de cada um dos indutores ocorre por um caminho diverso daquele indicado, causando maiores perdas no sistema. A DHT da corrente e o fator de potˆencia tamb´em se deterioram, uma vez que a estrat´egia de correc¸˜ao j´a n˜ao ´e mais eficaz. Para que o conversor apresente melhores resultados de DHT, FP e rendimento ao longo de todo o espectro de potˆencia avaliado, ´e poss´ıvel fazer com que o controlador alterne entre o comando sim´etrico com correc¸˜ao e o comando complementar das chaves, semelhante ao apresentado no cap´ıtulo 3. Ou seja, quando a raz˜ao c´ıclica for inferior `a 0,5 o comando das chaves pode passar a ser complementar. Deste modo, o firmware do controle foi ajustado para identificar os pontos em que deve modificar a estrat´egia de controle. Foi implementado um controle por histerese, de modo que a mudanc¸a de uma estrat´egia de controle para outra n˜ao ocorra repetidas vezes em um curto intervalo de tempo. Quando a raz˜ao c´ıclica torna-se inferior `a 0,4, o comando das chaves passa a ser complementar, aplicando a express˜ao 109 `a uma chave e o complemento na outra, apenas tornando-se sim´etrica novamente quando a raz˜ao c´ıclica superar 0,6. Para tanto, foi necess´ario apenas incluir no c´odigo fonte um bloco que monitora o valor do PI, tornando o comando das chaves sim´etrico ou complementar

adequadamente. Essa estrat´egia n˜ao ´e necess´aria, mas melhora o rendimento do conversor para baixas potˆencias.

4.5 RESULTADOS DE SIMULAC¸ ˜AO

O circuito foi simulado com os parˆametros de projeto da tabela 2. O esquem´atico do PSIM foi modificado a partir daquele do cap´ıtulo 3, de acordo com a estrat´egia de controle proposta neste cap´ıtulo. Na figura 80 s˜ao mostradas as formas de onda de tens˜ao e de corrente de entrada. O valor de pico da corrente de entrada obtido foi de Iinpk = 1, 754A, o valor eficaz I_{ine f} = 1, 242A, a DHTi obtida foi 1, 03%. A corrente de sa´ıda obtida foi I_o= 0, 751A

Figura 80: Formas de onda de tens˜ao e corrente de entrada do retificador boost entrelac¸ado em s´erie modificado

Fonte: autoria pr´opria.

A figura 81 apresenta as formas de corrente de entrada e nos indutores L1 e L2. O valor mais alto da corrente de pico dos indutores ocorre no pico da tens˜ao senoidal de entrada do conversor, o valor obtido na simulac¸˜ao foi de 3,54A. Este tamb´em ´e o maior valor de corrente ao qual est˜ao submetidas as chaves. Observa-se a simetria entre as correntes nos indutores L1 e L2.

Figura 81: Formas de onda das correntes de entrada e dos indutores L1 e L2

Fonte: autoria pr´opria.

A tens˜ao de entrada do retificador divide-se igualmente entre os dois capacitores, como mostra a figura 82. A tens˜ao m´edia no barramento de sa´ıda ´e de 200V, a tens˜ao de pico de entrada ´e 180V. A ondulac¸˜ao de tens˜ao nos capacitores apresenta um valor de pico a pico de aproximadamente 13V.

Figura 82: Formas de onda das tens˜oes de entrada, sa´ıda e dos capacitores C1 e C2

Fonte: autoria pr´opria.

Figura 83: Ondulac¸˜ao da tens˜ao de sa´ıda Vo

Fonte: autoria pr´opria.

As simulac¸˜oes apresentaram um valor de DHT de corrente bastante reduzido relativamente ao boost entrelac¸ado sem correc¸˜ao analisado no cap´ıtulo 3. Para validar os resultados de simulac¸˜ao obtidos procedeu-se a construc¸˜ao do prot´otipo e testes experimentais em bancada. O prot´otipo foi adaptado `a partir da PCI utilizada no cap´ıtulo 3.

4.6 RESULTADOS EXPERIMENTAIS

Os testes de laborat´orio foram realizados com os mesmos equipamentos e procedimentos utilizados no prot´otipo do cap´ıtulo 3. A figura 84 apresenta as formas de onda da tens˜ao de entrada e da corrente de entrada em operac¸˜ao nominal. A corrente eficaz de entrada foi de 1,224A e seu valor de pico igual a 1,731A. O rendimento obtido em potˆencia nominal foi de 94, 30%, com fator de potˆencia de 0, 996 e DHT de corrente de 2, 41%. A DHT de corrente foi calculada at´e a quadrag´esima harmˆonica, de acordo com a exigˆencia da norma IEC 61000-3-2, classes A e D.

Figura 84: Tens˜ao e corrente de entrada do retificador boost entrelac¸ado em s´erie modificado

Fonte: autoria pr´opria.

A figura 85 apresenta o espectro harmˆonico da corrente de entrada em comparac¸˜ao `a exigˆencia da norma IEC 61000-3-2, classe D, e em contraste ao resultado do retificador boost entrelac¸ado sem correc¸˜ao testado no cap´ıtulo 3. Em potˆencia nominal observa-se que a DHT de corrente atende a norma IEC 61000-3-2 com folga e que a DHT relativamente ao conversor sem correc¸˜ao ´e muito reduzida.

Figura 85: An´alise do espectro harmˆonico da corrente de entrada do retificador boost entrelac¸ado em s´erie modificado

Fonte: autoria pr´opria.

A corrente e a tens˜ao das chaves comportaram-se conforme exposto na figura 86. A corrente de pico atinge 3,5A e a m´axima tens˜ao nas chaves chega pr´oximo a 230V durante o

transit´orio de chaveamento, mas logo estabiliza-se na tens˜ao de 200V do barramento de sa´ıda. A corrente de pico das chaves ´e a mesma que percorre os indutores e diodos do retificador.

Figura 86: Corrente e tens˜ao nas chaves

Fonte: autoria pr´opria.

O detalhe da comutac¸˜ao ´e mostrado na figura 87. Percebe-se que h´a maiores perdas relativamente `a comutac¸˜ao suave da estrutura testada no cap´ıtulo 3, sendo essa a principal desvantagem deste modo de operac¸˜ao.

Figura 87: Detalhe da comutac¸˜ao da chave S1

Fonte: autoria pr´opria.

A tens˜ao de sa´ıda atingiu uma ondulac¸˜ao de pico a pico de 5,31V, com o valor m´edio de 200V. A corrente m´edia de sa´ıda foi de 0,734A. A figura 88 mostra estes resultados.

Figura 88: Corrente e tens˜ao de sa´ıda (Vo e Io)

Para avaliar a operac¸˜ao do controlador PI, foi feito um degrau de carga durante a operac¸˜ao do retificador. Primeiramente reduziu-se a potˆencia de sa´ıda do seu valor nominal de 150W para metade deste valor, a figura 89 apresenta o transit´orio observado na tens˜ao de sa´ıda Voe na corrente de entrada Iin.

Figura 89: Transit´orio de Voe Iin ap´os degrau de carga de 150W para 75W

Fonte: autoria pr´opria.

Em um segundo teste foi realizado o oposto, elevou-se a potˆencia de 75W, metade da potˆencia nominal, para 150W, a figura 90 exp˜oe este resultado, observa-se neste degrau que ap´os a mudanc¸a de carga o conversor entra em modo de conduc¸˜ao cr´ıtica durante alguns ciclos.

Figura 90: Transit´orio de Voe Iin ap´os degrau de carga de 75W para 150W

Fonte: autoria pr´opria.

De modo a avaliar o comportamento da estrutura para diferentes valores de carga, foi feita uma an´alise do rendimento, da distorc¸˜ao harmˆonica de corrente e do fator de potˆencia em relac¸˜ao `a diferentes valores de potˆencia de sa´ıda. ´E importante salientar que os resultados s˜ao distintos dos observados no m´etodo do cap´ıtulo anterior por duas raz˜oes: trata-se de uma topologia distinta, com valores de componentes e operac¸˜ao diferente; e as equac¸˜oes de controle para correc¸˜ao da DHTi aplicadas nas chaves tamb´em s˜ao diferentes entre os dois m´etodos. A figura 91 apresenta a curva de rendimento obtida.

Figura 91: Curva de rendimento em func¸˜ao da potˆencia de sa´ıda

Fonte: autoria pr´opria.

As figuras 92 e 93, apresentam, respectivamente, as curvas de DHT de corrente e do fator de potˆencia em relac¸˜ao `a potˆencia de sa´ıda, para o conversor operando com controle h´ıbrido.

Figura 92: Curva da DHT em func¸˜ao da potˆencia de sa´ıda

Figura 93: Curva do fator de potˆencia em func¸˜ao da potˆencia de sa´ıda

Fonte: autoria pr´opria.

4.7 CONCLUS ˜AO

O modo de operac¸˜ao apresentado neste cap´ıtulo exige uma modificac¸˜ao na topologia do retificador boost entrelac¸ado em s´erie. Como o controle atua com raz˜oes c´ıclicas sim´etricas e superiores a 0,5 nas duas chaves, torna-se necess´aria a adic¸˜ao de um diodo a mais no circuito para que n˜ao ocorra um curto circuito entre o barramento de sa´ıda e as chaves. A t´ecnica proposta ´e semelhante `aquela aplicada no cap´ıtulo 3, no entanto, neste caso n˜ao h´a assimetria nas correntes e tens˜oes processadas por cada um dos boosts: cada um processa a mesma potˆencia, de modo que o equacionamento e a operac¸˜ao deste m´etodo ´e mais simples que o anterior, como consequˆencia desta simetria, a divis˜ao de esforc¸os de corrente e tens˜ao entre os dois boosts ´e otimizada. Este m´etodo tamb´em apresentou menores esforc¸os de corrente sobre os componentes relativamente ao m´etodo do cap´ıtulo 3. A DHT de corrente obtida tamb´em foi inferior, 2,41% comparativamente `a 3,17%. A maior desvantagem deste m´etodo, no entanto, ´e a perda da comutac¸˜ao suave, aumentando as perdas de chaveamento, o que foi refletido na eficiˆencia do conversor, com um valor de 94,30% em contraste `a 95,10% do primeiro m´etodo proposto, em potˆencia nominal. Comparativamente ao retificador sem a correc¸˜ao da DHT de corrente testado no cap´ıtulo 3, houve uma melhoria de 14,58% para 2,41% na DHT. Verifica-se que ao longo da curva de carga analisada a estrat´egia de correc¸˜ao mant´em uma DHT inferior

5 CONSIDERAC¸ ˜OES FINAIS

O objetivo principal deste trabalho foi de desenvolver t´ecnicas de controle para o boost entrelac¸ado em s´erie para reduc¸˜ao do conte´udo harmˆonico da corrente de entrada. Foram apresentadas duas estrat´egias de controle, baseadas na variac¸˜ao da raz˜ao c´ıclica.

O segundo cap´ıtulo apresentou uma revis˜ao bibliogr´afica acerca do tema, explicando os conceitos de distorc¸˜ao harmˆonica e fator de potˆencia e expondo as principais normas que regulam tais parˆametros. Foram retratadas as pesquisas que inspiraram este trabalho, sobre a correc¸˜ao da distorc¸˜ao presente no Boost e no SEPIC modificado. Finalmente, demonstrou-se que o boost entrelac¸ado em s´erie ´e uma topologia estudada em diversos trabalhos recentes, ainda apresentando potencial para melhoria e aplicac¸˜oes diversas.

No cap´ıtulo 3 foi exposta uma estrat´egia que n˜ao requer nenhum tipo de modificac¸˜ao no circuito original utilizado. Analisou-se o comportamento da estrutura como um todo em comparac¸˜ao ao comportamento individual de cada boost, observando-se que conforme a raz˜ao c´ıclica se afasta de 0,5, um dos boosts ser´a respons´avel pela maior parte da distorc¸˜ao da corrente. Deste modo, esta metodologia de controle atua em um dos boosts da estrutura, aquele que apresenta a maior distorc¸˜ao, causada pelo desequil´ıbrio de tens˜oes existentes entre os capacitores de entrada. Para a implementac¸˜ao do controle exige-se a leitura das tens˜oes de entrada e sa´ıda. ´E mantida a comutac¸˜ao suave de tens˜ao inerente ao conversor e o procedimento de projeto, j´a conhecido na literatura. A soluc¸˜ao proposta parte do pressuposto que o ganho de tens˜ao deve ser pr´oximo `a unidade, ou seja, a tens˜ao de sa´ıda deve ser pr´oxima `a tens˜ao de pico de entrada.

A partir da metodologia de controle elaborada, procedeu-se `as simulac¸˜oes, `a construc¸˜ao de um prot´otipo e aos testes experimentais. As simulac¸˜oes e os testes apresentaram resultados coerentes entre si e comprovaram a efic´acia do m´etodo. Em testes de bancada para o prot´otipo constru´ıdo, observou-se uma reduc¸˜ao da DHT de 14,58%, para o conversor atuando da forma cl´assica, para 3,17% com o mesmo conversor operando com o m´etodo de correc¸˜ao ativo. A melhora na DHT de corrente foi observada ao longo de toda a curva de carga testada, especialmente para valores de potˆencia mais baixos, onde o retificador cl´assico tende a apresentar valores muito altos de DHT de corrente. Como consequˆencia da melhora na DHT, constatou-se uma melhoria no fator de potˆencia e foi observada tamb´em uma melhora na eficiˆencia da estrutura ao longo de todo espectro de potˆencia, fato decorrente dos menores esforc¸os de corrente observados quando a estrat´egia de correc¸˜ao est´a ativa. Neste ponto, com relac¸˜ao a melhora do rendimento, vislumbra-se uma ideia a ser explorada nos trabalhos

futuros: ´e poss´ıvel que a sobrecompensac¸˜ao da correc¸˜ao da DHTi possa aprimorar ainda mais o rendimento da estrutura, de modo que a t´ecnica proposta neste trabalho sirva `a um prop´osito al´em do inicial, ou seja, de melhorar mais o rendimento atrav´es do aumento da amplitude da variac¸˜ao da raz˜ao c´ıclica. Esta sugest˜ao ´e sustentada pelo fato de que a estrutura proposta atendeu `a norma IEC 61000-3-2 com folga e demonstrou uma melhoria significativa em relac¸˜ao `a topologia cl´assica.

O segundo m´etodo, apresentado no cap´ıtulo 4, exige uma modificac¸˜ao na topologia, adicionando um diodo pr´oximo ao barramento de sa´ıda. Esta alterac¸˜ao ´e devida ao modo de operac¸˜ao do conversor: neste caso, faz-se com que os dois boosts atuem de maneira idˆentica, com raz˜oes c´ıclicas superiores `a 0,5 e iguais nas duas chaves, apenas defasadas entre si de meio per´ıodo de chaveamento. Este modo de operac¸˜ao simplifica a an´alise da estrutura, uma vez que cada boost processa a metade da potˆencia, otimizando a divis˜ao de esforc¸os de tens˜ao e corrente entre os dois boosts. Esta estrat´egia apresentou menores esforc¸os de corrente nos componentes e um resultado ligeiramente melhor na correc¸˜ao da DHT de corrente comparativamente ao prot´otipo constru´ıdo para o outro m´etodo. Todavia, como desvantagens verificou-se a perda da comutac¸˜ao suave, devido `a conduc¸˜ao simultˆanea de corrente nas duas chaves, e a exigˆencia de raz˜oes c´ıclicas superiores `a 0,5. A DHT de corrente obtida com a t´ecnica de correc¸˜ao ativa foi de 2,41%, observando-se tamb´em uma melhoria na DHT ao longo de todo o espectro de potˆencia analisado, com melhores valores de fator de potˆencia e eficiˆencia relativamente ao conversor cl´assico.

Finalmente, para que as duas estrat´egias funcionem bem, ´e necess´ario que o valor do ganho da estrutura seja pr´oximo da unidade, uma vez que o procedimento para obtenc¸˜ao das equac˜oes das raz˜oes c´ıclicas vari´aveis partiu dessa conjectura. No entanto, essa n˜ao ´e uma limitac¸˜ao das t´ecnicas propostas, pelo contr´ario: para valores de ganho mais altos a distorc¸˜ao harmˆonica na corrente de entrada ´e reduzida naturalmente, tornando desnecess´ario o uso de t´ecnicas de correc¸˜ao; al´em disso, o melhor ponto de operac¸˜ao da estrutura ocorre quando os valores de α e da raz˜ao c´ıclica s˜ao maiores, uma vez que nestas condic¸˜oes o intervalo de conduc¸˜ao dos indutores ´e maior, havendo menor ondulac¸˜ao na corrente de entrada e menores esforc¸os sobre os componentes.

REFER ˆENCIAS

BENTO, A.; SILVA, E. da; OLIVEIRA, T.; JACOBINA, C. Improved Power Factor Interleaved Boost Converters Operating in Discontinuous-Inductor-Current Mode. In: IEEE 36th Conference on Power Electronics Specialists, 2005. IEEE, 2005. p. 2642–2647.

BIANCHIN, C. G.; GULES, R.; BADIN, A. A.; Ribeiro Romaneli, E. F. High-Power-Factor Rectifier Using the Modified SEPIC Converter Operating in Discontinuous Conduction Mode. IEEE Transactions on Power Electronics, v. 30, n. 8, p. 4349–4364, aug 2015.

CHENG, C.-a.; WU, Y.-C. A Novel Single-Stage Low-Frequency Square-Wave Driven Electronic Ballast for HID Lamps. In: 2008 IEEE Industry Applications Society Annual Meeting. IEEE, 2008. p. 1–7.

CLAUDINOR, N. B. Estruturas de Reatores Eletrˆonicos com Elevado Fator de Potˆencia. 2005. 179 p. Tese (Tese) — Universidade Federal de Santa Catarina, 2005.

DO, H.-L.; KWON, B.-H. Single-stage line-coupled half-bridge ballast with unity power factor and ripple-free input current using a coupled inductor. IEEE Transactions on Industrial Electronics, v. 50, n. 6, p. 1259–1266, dec 2003.

DUMS, J. F. Reator eletrˆonico de ´unico est´agio e elevado fator de potˆencia, baseado na topologia ”charge-pump voltage-source”, para lˆampadas de vapor de s´odio de alta press˜ao. 2005. 177 p. Tese (Dissertac¸˜ao) — Universidade Federal de Santa Catarina, 2005. ERICKSON, R. W.; MAKSIMOVI ´C, D. Fundamentals of Power Electronics. 2nd. ed. Springer US, 2001. 883 p. Dispon´ıvel em: <http://link.springer.com/10.1007/b100747>. FERNANDEZ, A.; SEBASTIAN, J.; HERNANDO, M.; VILLEGAS, P.; GARCIA, J. Helpful Hints to Select a Power-Factor-Correction Solution for Low- and Medium-Power Single-Phase Power Supplies. IEEE Transactions on Industrial Electronics, v. 52, n. 1, p. 46–55, feb 2005. GRANZA, M. H.; Illa Font, C. H.; GULES, R. Single-phase non-isolated high power factor rectifier based on an interleaved DCM boost converter in a three-level configuration. In: 2015 IEEE 13th Brazilian Power Electronics Conference and 1st Southern Power Electronics Conference (COBEP/SPEC). IEEE, 2015. p. 1–6.

HOGAN, T. C. Sistema de Aquecimento Indutivo Integrado a um Retificador de Alto Fator de Potˆencia. 2014. 141 p. Tese (Dissertac¸˜ao) — Universidade Tecnol´ogica Federal do Paran´a, 2014.

IEEE. Norma IEEE Std 1459-2010. IEEE, 2010. 1–50 p.

International Electrotechnical Comission. NORMA IEC 61000-3-2, Limits for Harmonic Current Emission. Switzerland, 2000.

LAZAR, J.; CUK, S. Open loop control of a unity power factor, discontinuous conduction mode boost rectifier. In: Proceedings of INTELEC 95. 17th International Telecommunications Energy Conference. IEEE, 1995. p. 671–677.

LIU, K.-H.; LIN, Y.-L. Current waveform distortion in power factor correction circuits employing discontinuous-mode boost converters. In: 20th Annual IEEE Power Electronics Specialists Conference. IEEE, 1989. p. 825–829.

MAMMANO, B. B. Improving Power Supply Efficiency - The Global Perspective. In: SEM1700 - 2006-2007 - Power Supply Design Seminar - Texas Instruments. 2006. p. 1– 9.

MELO, G. d. A. e. M. Retificador Entrelac¸ado Boost, no Modo de Operac¸˜ao Descont´ınua, com T´ecnica de Correc¸˜ao da Corrente de Entrada e Elevado Fator de Potˆencia, para Aplicac¸˜ao em Sistema Tr´olebus. 2010. 212 p. Tese (Dissertac¸˜ao) — Universidade Estadual Paulista, 2010.

NABAE, A.; NAKANO, H.; ARAI, S. Novel sinusoidal converters with high power factor. In: Proceedings of 1994 IEEE Industry Applications Society Annual Meeting. IEEE, 1994. v. 1, n. 4, p. 775–780.

OPPENHEIM, A. V.; WILLSKY, A. S.; NAWAB, S. H. Sinais e Sistemas. 2nd. ed. Pearson, 1996. 957 p.

PAUL, C. R. Introduction to Electromagnetic Compatibility. 2nd. ed. Hoboken, NJ, USA: John Wiley & Sons, Inc, 2005. 1016 p.

POSTIGLIONE, C. d. S. Fonte de Alimentac¸˜ao de Est´agio ´Unico com Correc¸˜ao do Fator de Potˆencia. 2006. 140 p. Tese (Dissertac¸˜ao) — Universidade Federal de Santa Catarina, 2006. POSTIGLIONE, C. d. S. Estudo de Estruturas para Fontes de Alimentac¸˜ao de Est´agio

´

Unico com Correc¸˜ao do Fator de Potˆencia. 2011. 237 p. Tese (Doutorado) — Universidade Federal de Santa Catarina, 2011.

POSTIGLIONE, C. S.; FUERBACK, A. L.; MARTINS, D. C.; PERIN, A. J.; NASCIMENTO, C. B. Ac-dc Serial-interleaved Boost Converter Applied In A Single-stage PFC. Revista Eletrˆonica de Potˆencia, SOBRAEP, v. 18, n. 4, p. 1170–1179, nov 2013.

ROCHA, J. E. Qualidade da Energia El´etrica. Curitiba: Universidade Tecnol´ogica Federal do Paran´a, 2012. 37 p.

TAO, F. Advanced High-Frequency Electronic Ballasting Techniques for Gas Discharge