Para obter um prot´otipo com qualidade que garantisse a integridade do ECG, foi ado- tada uma tecnologia que acompanhasse as tendˆencias comerciais tanto no desenvolvimento do projeto quanto no processo de fabrica¸c˜ao. Para tanto, foi utilizado na confec¸c˜ao do lay- out da PCI o software CAD (Computer Aided Design) EAGLE (Easily Applicable Graphical Layout Editor ). Esta ferramenta integra ao projeto da PCI desde as fun¸c˜oes de desenho do circuito el´etrico (esquem´atico) at´e a gera¸c˜ao de arquivos para industrializa¸c˜ao.
A partir das bibliotecas de componentes do software, construiu-se o esquema el´etrico (vide Anexos A e B) que al´em de ilustrar o circuito, seu arquivo digital carrega as in- forma¸c˜oes de conex˜oes e encapsulamento dos componentes que ser˜ao utilizados no ambiente de layout para o projeto da PCI. Ap´os a exporta¸c˜ao do esquema el´etrico para esse ambiente, segue-se a fase de posicionamento dos componentes e a utiliza¸c˜ao das ferramentas espec´ıficas do software para o desenho das trilhas de interconex˜ao dos pinos, processo este chamado “roteamento”, tendo sido feito de maneira manual neste Trabalho, de forma a garantir a utiliza¸c˜ao das t´ecnicas de EMC, que ser˜ao abordadas na Se¸c˜ao 4.4.1.
Ap´os a finaliza¸c˜ao da confec¸c˜ao do layout, foi gerado um arquivo de visualiza¸c˜ao em trˆes dimens˜oes ilustrado na Figura 4.13. De uma forma geral, esse recurso permite analisar melhor a disposi¸c˜ao dos componentes bem como qualquer incompatibilidade mecˆanica entre entre eles, validando assim a PCI e viabilizando a gera¸c˜ao dos arquivos de industrializa¸c˜ao, chamados GERBER. A confec¸c˜ao ´e realizada posteriormente por um fabricante especializado utilizando esses mesmos arquivos.
CAP´ITULO 4. PROJETO DO HARDWARE 52
Figura 4.13: Pr´e-visualiza¸c˜ao da PCI em 3D.
4.4.1
Layout × EMC
A utiliza¸c˜ao cada vez mais intensa do espectro eletromagn´etico proporcionou um au- mento dos fenˆomenos que degradam o desempenho de dispositivos, equipamentos ou sistemas eletrˆonicos. Estes fenˆomenos atingem mais facilmente dispositivos eletrˆonicos que operam em n´ıveis mais baixos de potˆencia e de correntes, exigindo dos fabricantes um ajuste de seus produtos `as normas e `as exigˆencias do mercado para equipamentos confi´aveis e pouco sens´ıveis `as perturba¸c˜oes.
Como j´a discutido na Subse¸c˜ao 2.1.2, o sinais biom´edicos s˜ao caracterizados por apresentarem baixas freq¨uˆencias e amplitudes pouco significativas, concentradas na ordem de grandeza de microvolts a milivolts, sendo facilmente perturbados por ru´ıdos eletromagn´eticos provenientes do ambiente de realiza¸c˜ao dos exames.
Dado o fato do equipamento ser utilizado em ambiente eletromagneticamente n˜ao clas- sificado, para garantir seu bom funcionamento, o layout da placa foi projetado de maneira a minimizar as principais fontes de interferˆencia e n˜ao emitir sinais fora de sua faixa de opera¸c˜ao, n˜ao prejudicando o funcionamento de outros equipamentos, conforme discutido na Subse¸c˜ao 2.2.4.
CAP´ITULO 4. PROJETO DO HARDWARE 53
fases iniciais do projeto [19], evitando assim o retrabalho na confec¸c˜ao da PCI. O primeiro procedimento utilizado nesta confec¸c˜ao foi a utiliza¸c˜ao de componentes Surface Mounted Device (SMD), por possu´ırem terminais reduzidos e permitirem sua soldagem diretamente na placa, reduzindo assim as indutˆancias e capacitˆancias parasitas.
Apesar dos sinais biom´edicos serem de baixa freq¨uˆencia, imunes `as capacitˆancias e indutˆancias parasitas, a placa de aquisi¸c˜ao de dados possui tamb´em circuitos de comunica¸c˜ao e processamento, que operam em altas freq¨uˆencias e estando assim sujeitos a esses fenˆomenos. A seguir iremos descrever e ilustrar algumas t´ecnicas EMC aplicadas ao layout da placa de aquisi¸c˜ao de dados proposta neste Trabalho.
4.4.2
Posicionamento dos Componentes
A disposi¸c˜ao e o posicionamento dos componentes ´e o primeiro passo na confec¸c˜ao da PCI. Mesmo com a grande quantidade de vari´aveis envolvidas nessa atividade, o posi- cionamento dos componentes ´e a etapa mais cr´ıtica, complexa e at´e mesmo perigosa do projeto de uma placa. Parˆametros como o equil´ıbrio galvˆanico, a densidade de componentes e seus parˆametros t´ermicos, restri¸c˜oes de altura, possibilidade de montagem automatizada, facilidade de roteamento, e a EMC s˜ao os mais avaliados para esta atividade.
Um posicionamento incorreto pode levar o projetista a caminhos incorretos no projeto que s´o ser˜ao constatados em etapas bastante avan¸cadas, fazendo-o perder tempo e trabalho [20]. Portanto, o primeiro passo ´e uma an´alise da densidade dos componentes e das liga¸c˜oes entre eles, al´em de toda e qualquer restri¸c˜ao de posicionamento conhecida inicialmente, seja ela relativa a fatores t´ermicos, eletromagn´eticos ou mecˆanicos.
4.4.3
Desacoplamento Capacitivo
O desacoplamento capacitivo ´e necess´ario quando um semicondutor ou outro disposi- tivo qualquer, geralmente digital, efetua uma comuta¸c˜ao r´apida [20], necessitando neste mo- mento demandar uma corrente significativa da fonte de alimenta¸c˜ao e com isso requerendo uma baixa impedˆancia da mesma. Por´em, as trilhas da PCI, tanto as trilhas de alimenta¸c˜ao
CAP´ITULO 4. PROJETO DO HARDWARE 54
quanto as de sinais, possuem uma indutˆancia elevada, garantindo a baixa impedˆancia necess´aria nos terminais de alimenta¸c˜ao dos componentes.
Um capacitor de desacoplamento com valor de capacitˆancia elevado deve ser colocado onde as fontes de alimenta¸c˜ao entram ou saem da PCI, e outros capacitores menores, a exemplo, os de tˆantalo ou alum´ınio s´olido devem ser distribu´ıdos ao redor da PCI posi- cionados pr´oximos de dispositivos que consumam mais energia como microprocessadores, mem´oria e outros CI’s com potˆencia consider´avel. Estes capacitores provˆeem um baixo valor de impedˆancia at´e, aproximadamente, 10MHz. Posteriormente, as fontes de alimenta¸c˜ao de todos os CI’s devem ser desacopladas com o uso de capacitores de dimens˜oes e tipos apro- priados. Se um CI tem v´arios pinos de alimenta¸c˜ao, cada pino deve ter um capacitor de desacoplamento pr´oximo ao pino, mesmo que os pinos sejam da mesma fonte.
Estes capacitores de desacoplamento posicionados pr´oximos aos dispositivos s˜ao utiliza- dos para suprir a demanda necess´aria de corrente. O capacitor deve ter capacidade suficiente para manter a tens˜ao acima de um n´ıvel m´ınimo, mas crucialmente tamb´em deve ter baixa auto-indutˆancia. Al´em disso, ´e indesej´avel que a fonte de tens˜ao sozinha gere pulsos r´apidos de corrente, pois os mesmos estar˜ao presentes nas vias da PCI, podendo ocorrer acoplamento eletromagn´etico entre as trilhas e dessa forma denegrir o sinal. Este fenˆomeno ´e conhecido como crosstalk e seus efeitos devem ser m´ınimos em um projeto.
4.4.4
Impedˆancia de Plano de Terra e Trilhas em uma PCI
A redu¸c˜ao da impedˆancia de terra diminui as chances de instabilidade ou distor¸c˜oes nos sinais transmitidos nas vias. Um plano cont´ınuo de terra oferece uma significativa redu¸c˜ao da impedˆancia comparada com a de uma ´unica trilha do PCI . A baixa resistˆencia e a baixa indutˆancia do plano de terra reduzem a impedˆancia das trilhas e consequentemente o ru´ıdo associado ao loop de terra. A solu¸c˜ao adotada para a confec¸c˜ao da PCI foi a utiliza¸c˜ao de tecnologia multi-layer, pois melhora o desempenho em rela¸c˜ao aos problemas de EMC, uma vez que a impedˆancia e a indutˆancia do plano de terra nesta configura¸c˜ao s˜ao muito menores, evitando tambem os crosstalks entre clocks e sinais. A Figura 4.14 ilustra o plano de terra da PCI.
CAP´ITULO 4. PROJETO DO HARDWARE 55
Figura 4.14: Layer do plano de terra da PCI.
No projeto tamb´em foram levadas em considera¸c˜ao a influˆencia do sinal digital, geral- mente com grandes pulsos de corrente, sobre os CIs anal´ogicos, sens´ıveis aos ru´ıdos de alta frequˆencia devido a impedˆancia comum de aterramento. Para um melhor desempenho, foi proposto uma separa¸c˜ao entre os planos de terras anal´ogico e digital, que se conectam em um ´unico ponto por meio de um resistor de 0 Ω, localizado pr´oximo `a fonte de alimenta¸c˜ao.
4.4.5
Descargas Eletrost´aticas
Pessoas ou objetos carregados podem ocasionar mau funcionamento ou danos nos equipamentos eletrˆonicos, devido `a transferˆencia de cargas ocasionadas pelos elevados n´ıveis de tens˜ao. O corpo humano ´e uma fonte de eletricidade eletrost´atica. A pele possui condu- tividade e distribui as cargas atrav´es da superf´ıcie do corpo, que podem possuir valores de capacitˆancia variando entre 50 pF e 100 pF , al´em de poder armazenar tens˜oes de poucos kV a 25 kV . Um simples contato de uma pessoa carregada eletrostaticamente com componentes de uma PCI pode causar a sua queima. Para minimizar os efeitos das descargas eletrost´aticas na PCB, foi confeccionado em sua periferia um ‘anel de guarda’ de material condutor e conec- tado ao terra. Se o usu´ario tocar a placa, a descarga eletrost´atica ´e transferida ao terra. O sistema de prote¸c˜ao ´e ilustrado nas figuras 4.15 e 4.16.
CAP´ITULO 4. PROJETO DO HARDWARE 56
Figura 4.15: Primeira camada da PCI. Figura 4.16: Quarta camada da PCI.