5.5 Descrição da máquina de estados síncrona
5.5.4 Resultados experimentais da máquina de estados
Para demonstrar a funcionalidade da extensa estrutura lógica descrita no decorrer deste capítulo serão demonstrados alguns resultados experimentais da máquina de estados. Os principais sinais entre a comunicação SPI, controladores PI e modulador PWM serão rapidamente apresentados.
A Figura 5.29 apresenta a medição do intervalo de tempo necessário para a comunicação SPI, excluindo-se o tempo de conversão, representado pelo sinal busy. Conforme determinado anteriormente, o número de ciclos necessários é igual a 35. Assim, utilizando o clock de 66,666 MHz, o tempo calculado é de 525 ns.
Figura 5.29 - Resultado experimental para o sistema de comunicação SPI.
A Figura 5.30 por sua vez, apresenta os principais sinais da máquina de estados interna ao controlador PI. Como afirmado anteriormente, seriam necessários 5 ciclos de
clock para a efetivar todos os cálculos matemáticos deste controlador. Assim como o clock
utilizado é de 66,666 MHz, o tempo necessário é de 75 ns.
Figura 5.30 - Tempo necessário para realização do cálculo do controlador PI.
A Figura 5.31, por sua vez, apresenta os principais sinais relacionados ao modulador PWM implementado no FPGA. Neste caso, o sinal modulante era fixo, representando a razão cíclica igual a 0,25. A frequência de atualização da razão cíclica é de 50 kHz enquanto a frequência de amostragem é de 100 kHz. Além disto, observam-se os sinais que determinam se a portadora triangular está com o coeficiente angular positivo ou negativo, ou seja, o sinal up/down. O sinal extremos, por sua vez, determina o instante exato do valor mínimo da portadora triangular.
O sistema completo, com aquisição de dados, manipulação dos dados com o controlador, os controladores PI e também atualização do modulador PWM está apresentado na Figura 5.32. Assim é possível concluir que os sinais são gerados coerentemente em uma sequência lógica que propicia a corrente interpretação dos dados e também a utilização dos recursos inerentes do FPGA no controle do conversor.
Figura 5.31 - Aquisição mostrando o período do PWM. Razão cíclica igual a 25%.
Figura 5.32 - Resultados experimentais do sistema completo, com medição de um período de aquisição e cálculo.
5.6 Conclusão
O FPGA é definido como um CI que é programável via software, resultando em um hardware dedicado que efetivará a função que for pré-estabelecida. O procedimento de criação deste hardware dedicado foi efetivado com diagramas de blocos, em função da facilidade de compreensão que os circuitos de lógica digital propiciam. Como apresentado no decorrer do capítulo, o dispositivo FPGA apresenta características peculiares para o controle de conversores estáticos de potência, uma vez que possibilita a execução de rotinas matemáticas em paralelo. Além disto, destaca-se a possibilidade de implementação de estratégias com múltiplas frequências de amostragem, o que implica na maximização da performance do sistema em malha fechada.
O dispositivo FPGA apresenta uma arquitetura lógica básica e, desta forma, não possui periféricos usualmente encontrados em processadores DSP, como conversor AD e modulador PWM. Desta forma, para a implementação das estratégias de controle do conversor boost, foi necessário empregar dispositivos AD dedicados, assim como a construção do modulador PWM através de lógica digital. Com relação ao conversor AD, neste trabalho foram implementados três canais AD operando de forma independente na aquisição, conversão e transmissão dos dados. Em consequência disso, foram utilizados dois CI para esta função, através do AD7367.
Para que a lei de controle opere adequadamente quando se emprega um dispositivo FPGA como meio de implementação de controlador discreto, o ideal é a construção de uma máquina de estados que possa organizar com coerência a sequência lógica da técnica de controle. Em função disto, uma extensa estrutura lógica foi implementada internamente ao FPGA, propiciando a coordenação entre amostragem dos sinais analógicos, processamento da lei de controle e finalmente, modulação PWM. Sistematicamente, no decorrer deste capítulo, foram apresentados os circuitos digitais de cada fragmento da máquina de estados síncrona, bem como os respectivos sinais de controle.
Com o intuito de elucidar a operação adequada da estrutura de lógica para o controle do conversor, alguns resultados experimentais foram exibidos ao final do capítulo. Desta forma conclui-se que a estrutura de controle do conversor boost foi implementada adequadamente. Resultados experimentais serão apresentados no próximo capítulo demonstrando o conversor boost operando sob interrupções da tensão de alimentação.
6 SIMULAÇÕES E RESULTADOS EXPERIMENTAIS
6.1 Introdução
Nos capítulos antecessores, foram apresentados os projetos e as análises dos controladores quando o retificador boost com elevado fator de potência é submetido a interrupções instantâneas da tensão de alimentação. O projeto dos elementos de potência, assim como dos controladores discretos e analógicos, foram sumariamente analisados.
Assim sendo, apresentam-se, neste capítulo a simulação numérica do conversor e os resultados experimentais obtidos através de protótipos em laboratório. Para os ensaios em laboratório, foi empregada uma fonte CA programável modelo Agilent modelo 6813B que possibilitou a implementação dos distúrbios instantâneos da tensão de alimentação do retificador boost. Inicialmente, são demonstrados os resultados em regime permanente e posteriormente a resposta do conversor quando submetido a interrupções instantâneas da tensão de alimentação. Destaca-se que são apresentados resultados experimentais com o controlador analógico e digital para a técnica de controle por valores médios instantâneos da corrente no indutor.
A técnica do autocontrole foi implementada em protótipo em laboratório somente através de controle discreto. Além disso, a estratégia de proteção da técnica de controle por valores médios instantâneos foi empregada somente no controle discreto, em função da versatilidade inerente a este método de implementação.