A etapa Waveform Generation consiste em seis etapas: Inser¸c˜ao de Pilotos, Multi-ple Input Single Output, em portuguˆes, Entrada M´ultipla Sa´ıda ´Unica (MISO), Inverse Fast Fourier Transform, em portuguˆes, Transformada de Fourier Inversa (IFFT), Peak-to-Average Power Ratio, em portuguˆes, Rela¸c˜ao de Potˆencia Pico-para-M´edia (PAPR), Guard Interval, em portuguˆes, Intervalo de Guarda (GI),Bootstrap.
A etapa Inser¸c˜ao de Pilotos tem como fun¸c˜ao inserir informa¸c˜oes de referˆencia na transmiss˜ao para tornar poss´ıvel a recep¸c˜ao do sinal. Nesta etapa, c´elulas dentro dos s´ımbolos OFDM com informa¸c˜oes conhecidas pelos receptores s˜ao inclu´ıdas, podendo inclusive serem transmitidos com uma potˆencia maior que os outros. As pilotos possuem diversas fun¸c˜oes, como por exemplo estima¸c˜ao de canal, sincronismo, identifica¸c˜ao do modo de transmiss˜ao, estima¸c˜ao do ru´ıdo de fase entre outros (DIONISIO; AKAMINE, 2017).
A etapa MISO ´e opcional e tem como fun¸c˜ao criar uma pr´e-distor¸c˜ao no sinal para quando ´e utilizada mais de uma antena para a transmiss˜ao do sinal.
A etapa IFFT aplica uma Transformada Inversa de Fourier no frame OFDM. Esta etapa realiza de fato a modula¸c˜ao OFDM do sinal. A norma A/322 define trˆes tamanhos
poss´ıveis de IFFT: 8K, 16K e 32K. O tamanho da IFFT define a dura¸c˜ao do s´ımbolo que
´e, aproximadamente 1185,185µs, 2370,370µs, e 4740,741µs respectivamente.
A etapa PAPR tem como fun¸c˜ao diminuir a diferen¸ca entre o pico e a m´edia de potˆencia do sinal OFDM de sa´ıda.
A etapa GI tem como fun¸c˜ao inserir uma prote¸c˜ao contra multipercurso, inserindo um prefixo c´ıclico no in´ıcio do frame OFDM. A norma A/322 indica 12 poss´ıveis tamanhos para o GI, com a dura¸c˜ao em n´umero de amostras: 192 (27,778µs), 384 (55,556µs), 512 (74,074µs), 768 (111,111µs), 1024 (148,148µs), 1536 (222,222µs), 2048 (296,296µs), 2432 (351,852µs), 3072 (444,444µs), 3648 (527,778µs), 4096 (592,593µs) e 4864 (703,704µs).
Estes valores emµs est˜ao calculados para uma largura de banda de 6 MHz, que ´e a largura de banda mais utilizada.
A etapa Bootstrap tem como fun¸c˜ao inserir o sinal de Bootstrap no s´ımbolo OFDM.
Este s´ımbolo ´e um “ponto de entrada universal” para o sinal, e indica a sua estrutura.
Ele contˆem uma configura¸c˜ao fixa de taxa de amostragem (6,44 Mamostras/s), largura de banda (4,5 MHz), espa¸camento entre sub-portadoras (3 KHz), e estrutura no dom´ınio do tempo (dura¸c˜ao de 500µs e IFFT de tamanho 2048) e possui uma estrutura conhecida pelos receptores.
3 R ´ ADIO PROGRAM ´ AVEL
Antes da existˆencia dos SDR, os dispositivos de comunica¸c˜ao sem fio eram projetados para uma finalidade ´unica e, como retratado por Sadiku e Akujuobi (2004), frequente-mente eram encontrados problemas de incompatibilidade. Com isto em frequente-mente, surgiu a ideia de criar um dispositivo que pudesse operar em qualquer frequˆencia desejada, ou at´e mesmo mais de uma, al´em da possibilidade de trabalhar com qualquer modula¸c˜ao, codifica¸c˜ao, multiplexa¸c˜ao, etc.
Hoje em dia, os SDR s˜ao implementados principalmente emField Programmable Gate Arrays, em portuguˆes, Arranjo de Portas Program´aveis em Campo (FPGA), que s˜ao circuitos integrados projetados para serem configurados pelo consumidor ap´os a sua fa-brica¸c˜ao. Entre os fabricantes mais not´aveis de SDRs est˜ao Ettus (https://www.ettus.com), National Instruments (http://www.ni.com/pt-br.html), RTL-SDR (https://www.rtl-sdr.com) entre outros. Dentre ossoftwaresnot´aveis para programar SDRs al´em do GRC, destacam-se o LabVIEW, MATLAB, Simulink, entre outros.
3.1 Software-Defined Radio
Mitola (1995) cita em seu artigo como a “revolu¸c˜ao” dos SDR estenderia os horizontes da tecnologia dos r´adios, assim como a transi¸c˜ao dos componentes anal´ogicos para digi-tais impactou este tipo de tecnologia nos anos 70 e 80. O autor propˆos a cria¸c˜ao de um hardware program´avel b´asico, que consistiria em uma fonte de energia, antena, conversor deRadio Frequency, em portuguˆes, Radiofrequˆencia (RF) multibanda, umchip com con-versor AD/DA (Anal´ogico/Digital e Digital/Anal´ogico), processador e mem´oria (Figura 20). Portanto, o principal objetivo de um SDR ´e substituir o m´aximo de componentes poss´ıveis por dispositivos program´aveis, e todo o processo de modula¸c˜ao e demodula¸c˜ao, entre outros, seria feito atrav´es de algoritmos computacionais (SADIKU; AKUJUOBI, 2004).
Figura 20: SDR b´asico sugerido por Mitola.
Fonte: Traduzido de Mitola (1995).
Uma das primeiras aplica¸c˜oes que utilizaram SDR foi um projeto militar norte-americano concebido na d´ecada de 1970, que possibilitou a comunica¸c˜ao em diversas frequˆencias, modula¸c˜oes, codifica¸c˜ao de dados, criptografia e outros (SADIKU; AKUJU-OBI, 2004).
Mesmo com a tecnologia atual, projetar um SDR n˜ao ´e uma tarefa f´acil. Primeira-mente porque um dispositivo deste tipo deve funcionar em tempo real e dependendo da aplica¸c˜ao isto demanda conversores AD/DA e DSPs (Digital Signal Processors, em por-tuguˆes, Processador Digital de Sinais) com grande capacidade de processamento. Mitola (1995) propˆos que o SDR ideal deveria ser capaz de digitalizar uma grande extens˜ao do espectro de frequˆencias de uma s´o vez em tempo real.
Entretanto, o que foi proposto por ele n˜ao ´e alcan¸c´avel com a tecnologia atual e n˜ao dever´a ser por muito tempo, j´a que os conversores AD/DA possuem uma evolu¸c˜ao muito mais lenta que a lei de Moore, como mostrado por Abidi (2007). Com isto em mente, os autores notam que para aplica¸c˜oes civis, n˜ao ´e necess´aria a recep¸c˜ao e transmiss˜ao de mais de trˆes faixas de frequˆencia simultˆaneas (GSM e Bluetooth por exemplo), e isso tornaria realiz´avel a utiliza¸c˜ao de SDR em aplica¸c˜oes espec´ıficas.
Por fim, Mitola (1995) faz uma proje¸c˜ao para o futuro dos SDR, sugerindo que o dispositivo n˜ao apenas transmitiria dados, mas faria uma caracteriza¸c˜ao do canal e se-lecionaria a modula¸c˜ao e potˆencia apropriadas. Do mesmo modo, para a recep¸c˜ao, o dispositivo reconheceria a modula¸c˜ao, anularia interferˆencias adaptativamente e corrigiria erros de modo autom´atico.
Atualmente, os SDRs do estado da arte utilizam FPGAs para fazer o processamento do sinal. Uma FPGA ´e um chip program´avel a n´ıvel de portas l´ogicas. Ou seja, ´e poss´ıvel programar qualquer circuito digital (respeitando as limita¸c˜oes do chip utilizado) sem precisar de fato soldar cada componente no circuito. A Figura 21 mostra o chip FPGA Xilinx Spartan 3E.
Figura 21: FPGA Xilinx Spartan 3E.
Fonte: https://www.filipeflop.com/blog/fpga-no-modo-spartan-com-papilio-one/.
A principal vantagem de se utilizar uma FPGA para realizar o processamento ao inv´es de um processador, ou um microcontrolador comum ´e a sua capacidade de reorganizar as portas l´ogicas para se obter o resultado desejado. Devido a este fato, uma mesma FPGA pode facilmente ser reprogramada para executar outra aplica¸c˜ao se assim for necess´ario.
Tamb´em, por este hardware trabalhar em n´ıvel de portas l´ogicas, sua velocidade de pro-cessamento de dados ´e superior se comparada a um microcontrolador ou processador comum.