Como trabalhos futuros, propõem-se:
Integrar os mecanismos propostos (wrappers) na interface de rede XIRU ou na porta local do roteador ParIS;
Implementar um mecanismo pós-ataque para colocar em quarentena o núcleo malicioso;
Implementar um mecanismo de segurança dinâmica que ao invés de utilizar um parâmetro estático de controle de banda definido em tempo de projeto, avalie se a quantidade de pacotes enviadas oferece riscos à rede SoCIN e regule a largura de banda alocada dinamicamente, alterando as taxas de inserção de ciclos de espera; e
Análise e implementação de soluções para assegurar outras propriedades de segurança na rede SoCIN.
REFERÊNCIAS
ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS. NBR ISO/IEC 27001:2006: Sistema de Gestão de Segurança da Informação. Rio de Janeiro, 2006.
ABRAMOVICI, Miron; BRADLEY, Paul. Integrated circuit security new threats and solutions. In:
ANNUAL WORKSHOP ON CYBER SECURITY AND INFORMATION INTELLIGENCE RESEARCH (CSIIRW), 5., 2009, Knoxville. Proceedings… New York: ACM, 2009.
ADRIAHANTENAINA, Adrijean; CHARLERY, Herve; GREINER, Alain.; MORTIEZ, Laurent;
ZEFERINO, Cesar A. SPIN: A Scalable, Packet Switched, On-Chip Micro-Network. In: DESIGN AUTOMATION AND TEST ON EUROPE (DATE) – DESIGNER´S FORUM, 2003, Messe Munich. Proceedings… Piscataway : IEEE Computer Society, 2003. p. 70-74.
ANOOP MS. Security needs in embedded systems. Tata Elxsi, 2008. Disponível em:
<http://www.infosecwriters.com/text_resources/pdf/Anoopms_Embedded_Systems.pdf>. Acesso em: 10 jul. 2011.
ASHKENAZI, Asaf; AKSELROD, Dimitry. Platform independent overall security architecture in multi-processor system-on-chip integrated circuits for use in mobile phones and handheld devices.
Computers and Electrical Engineering, Tarrytown, v.33, n. 5-6, p. 407-409, set. 2007.
BARROS, Aldil J.; LEHFELD, Neide. Fundamentos de metodologia científica: Um Guia para Iniciação Científica. São Paulo: Makron Books, 2000.
BARBETTA, Pedro A.; REIS, Marcelo M. e BORNIA, Antonio C. Estatística para cursos de Engenharia e Informática. 3. ed. São Paulo: Editora Atlas, 2010.
BENINI, Luca; DE MICHELI, Giovanni. Networks on Chips: a new SOC paradigm. IEEE Computer, v. 35, n. 1, p. 70-78, jan. 2002.
BENINI, Luca; DE MICHELI, Giovanni. Networks on chip: Technology and tools. New York:
Elsevier North-Holland, 2006.
BERTOZZI, Davide.; BENINI, Luca. xPipes: A network-on-chip architecture for gigascale systems-on-chip. IEEE Circuits and Systems Magazine, v. 4, n. 2, p. 18-31, set. 2004.
BOLOTIN, Evgeny; CIDON, Israel; GINOSAR, Ran; KOLODNY, Avinoam. QNoC: QoS
architecture and design process for network on chip. Journal of Systems Architecture, v. 50, v. 2- 3, p. 105-128, fev. 2004.
BRANDÃO, José. E. M. S.; FRAGA, Joni. S. Gestão de Riscos. In: SIMPÓSIO BRASILEIRO EM SEGURANÇA DA INFORMAÇÃO E DE SISTEMAS COMPUTACIONAIS (SBSeg), 8., 2008, Gramado. Proceedings… [S.l.: s.n], 2008.
BRUSH, Jaison V.; PIZZONI, Magnos R.; ZEFERINO, Cesar A. BrownPepper: a SystemC-based simulator for performance evaluation of Network-on-Chip. In: INTERNATIONAL CONFERENCE
ON VERY LARGE SCALE INTEGRATION (VLSI-SOC), 17., 2009, Florianópolis.
Proceedings… Piscataway: IEEE Computer Society, 2009, p. 223-226.
NATIONAL INFORMATION ASSURANCE GLOSSARY. CNSSI-4009: Committee on National Security Systems. [S.l], 2006.
DALLY, William J.; TOWLES, Brian. Principles and practices of interconnection networks.
San Francisco: Morgan Kaufmann, 2004.
DIGUET, Jean-Philippe; EVAIN, Samuel; VASLIN, Romain; GOGNIAT, Guy; JUIN, Emmanuel.
NoC-centric security of reconfigurable SoC. In: INTERNATIONAL SYMPOSIUM ON
NETWORKS-ON-CHIP (NOCS), 1., 2007, Princeton. Proceedings… Washington: IEE Computer Society, 2007. p. 223-232.
DUATO, Jose; YALAMANCHILI, Sudhakar; NI, Lionel M.. Interconnection networks: an engineering approach. Los Alamitos: IEEE Computer Society Press, 1997.
EVAIN, Samuel; DIGUET, Jean-Philippe; HOUZET, Dominique. μSpider: a CAD tool for efficient NoC design. In: IEEE NORCHIP, 2004, Oslo. Proceedings... New York: IEEE, 2004. p. 218-221.
FIORIN, Leandro; PALERMO, Gianluca; SILVANO, Cristina. A security monitoring service for NoCs. Architecture. In: IEEE/ACM/IFIP INTERNATIONAL CONFERENCE ON
HARDWARE/SOFTWARE CODESIGN AND SYSTEM SYNTHESIS (CODES+ISSS), 6., 2008, Atlanta. Proceedings… New York: ACM, 2008. p. 197-202.
FIORIN, Leandro; PALERMO, Gianluca; SILVANO, Cristina. MPSoCs Run-Time Monitoring through Networks-on-Chip. In: DESIGN, AUTOMATION AND TEST IN EUROPE (DATE), 57., 2009, Nice. Proceedings… Leuven: European Design and Automation Association, 2009. p. 558- 561.
FIORIN , Leandro; PALERMO, Gianluca; LUKOVIC, Slobodan; CATALANO, Valerio;
SILVANO, Cristina. Secure memory accesses on Networks-on-Chip. IEEE Transactions on Computers, Washington, v. 57, n.9, p. 1216-1229, 2008.
FIORIN, Leandro; SILVANO, Cristina; SAMI, Mariagiovanna. Security aspects in Networks-on- Chips overview and proposals for secure implementations. In: EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN ARCHITECTURES, METHODS AND TOOLS (DSD), 10., 2007, Lubeck. Proceedings… Washington: IEEE Computer Society, 2007.
GEBOTYS, Catherine H.; GEBOTYS, Robert J.. A Framework for Security on NoC Technologies.
In: IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI (ISVLSI), 2003, [S.l.].
Proceedings… Washington: IEEE Computer Society, 2003, p. 113-117.
GIL, Antônio C. Como elaborar projetos de pesquisa. 4. ed. São Paulo: Atlas, 2002.
GOOSSENS, Kees; DIELISSEN, John; RADULESCU Andrei. A Æthereal network on chip:
concepts, architectures, and implementations. IEEE Design & Test of Computers, Los Alamitos, v.22, n. 5, p. 414-421, 2005.
GUERRIER, Pierre; GREINER, Alain. A generic architecture for on-chip packet-switched interconnections. In: DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXIBITION (DATE), 2000, Paris. Proceedings... Los Alamitos: IEEE Computer Society Press, 2000. p. 250-256.
GUERRIER, Pierre; GREINER, Alain. A scalable architecure for system-on-chip interconnections.
In: SOPHIA-ANTIPOLIS MICRO-ELECTRONICS CONFERENCE (SAME), 1999, France.
Proceedings… Sophia Antipolis: [s.n.], 1999. p. 90-93.
HEMANI, Ahmed et al. Networks on Chip: an architecture for billion transistor era. In: NORCHIP, 2000, Turku. Proceedings... [S.l.: s.n], 2000. p.166-173.
HOSKOTE, Yatin; VANGAL, Sriram; SINGH, Arvidn; BORKAR, Nitin; BORKAR, Shekhar. A 5-GHz Mesh Interconnect for a Teraflops Processor. IEEE Micro, Los Alamitos, v. 27, n. 5, p. 51- 61, 2007.
HUFFMIRE, Ted; LEVIN, Timothy; NGUYEN, Thuy; IRVINE, Cynthia. Security Primitives for reconfigurable hardware-based Systems. Acm Transactions on Reconfigurable Technology and Systems, New York, v.3, n.2, mai. 2010.
JERGER, Natalie Enright; PEH, Li-Shiuan. On-Chip Networks: Synthesis Lectures on Computer Architecture. [S.l.]: Morgan & Claypool, 2009.
KITCHENHAN, Bárbara, et.al. Systematic literature reviews in software engineering – A
systematic literature review. Information and Software Technology, New York , v.51 , n.1 , p. 7- 15, jan. 2009.
LAKATOS, Eva M.; MARCONI, Mariana A. Fundamentos de metodologia científica. 3. ed. São Paulo: Atlas, 2000.
LANDWEHR, Carl E. Computer security. International Journal of Information Security (IJIS), New York, p. 3-13, jul. 2001.
LÁZARO, Jesús; ASTARLOA, Armando; ZULOAGA, Aitzol; BIDARTE, Unai; JIMÉNEZ, Jaime. I2CSec: A secure serial Chip-to-Chip communication protocol. Journal of Systems Architecture, New York, v. 57, n. 2, p. 206-213, fev. 2011.
LUKOVIC, Slobodan; CHRISTIANOS, Nikolaos. Hierarchical multi-agent protection system for NoC based MPSoCs. In: INTERNATIONAL WORKSHOP ON SECURITY AND
DEPENDABILITY FOR RESOURCE CONSTRAINED EMBEDDED SYSTEMS (S&D4RCES), 10., 2010, Naples. Proceedings… New York: ACM, 2010.
MARTIN, Grant E.; CHANG, Henry. Winning the SoC revolution: experiences in real design.
New York: Springer, 2003, p. 320.
MELO, Douglas. R.. Interfaces de comunicação extensível para a Rede-em-Chip SoCIN. 2012.
Dissertação (Mestrado em Ciência da Computação) – Programa de Pós-Graduação em Computação, Universidade do Vale do Itajaí, Itajaí, 2012.
PATEL, Krutartha; PARAMESWARAN, Sri; RAGEL, Roshan G.. CUFFS: An instruction count based architectural framework for security of MPSoCs. In: DESIGN, AUTOMATION AND TEST IN EUROPE (DATE), 2009, Nice. Proceedings… Leuven: European Design and Automation Association, 2009. p. 779-784.
PATEL, Krutartha; PARAMESWARAN, Sri; SHEE, Seng Lin. Ensuring secure program execution in multiprocessor embedded systems: a case study. In: INTERNATIONAL CONFERENCE ON HARDWARE/SOFTWARE CODESIGN AND SYSTEM SYNTHESIS (CODES+ISSS), 5., 2008, Salzburg. Proceedings… New York: ACM, 2007, p.57-62.
PATEL, Krutartha; PARAMESWARAN, Sri. LOCS: a low overhead profiler-driven design flow for security of MPSoCs. In: INTERNATIONAL CONFERENCE ON HARDWARE/SOFTWARE CODESIGN AND SYSTEM SYNTHESIS (CODES+ISSS), 6., 2008, Salzburg. Proceedings…
New York: ACM, 2008a, p.79-84.
PATEL, Krutartha; PARAMESWARAN, Sri. SHIELD: a software hardware design methodology for security and reliability of MPSoCs. In: DESIGN AUTOMATION CONFERENCE (DAC), 45., 2008, Anaheim. Proceedings… New York: ACM, 2008b.
PORQUET, Joel; SCHWARZT, Christian; GREINER, Alain. NoC-MPU: a secure architecture for flexible co-hosting on shared memory MPSoCs. In: DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION (DATE), 2011, Grenoble. Proceedings… [S.l.: s.n.], 2011. p. 1-4.
PORQUET, Joel; SCHWARZT, Christian; GREINER, Alain. Multi-compartment a new
architecture for secure co-hosting on SoC. In: INTERNATIONAL SYMPOSIUM ON SYSTEM- ON-CHIP, 11., 2009, Tampere. Proceedings… Piscataway: IEEE Computer Society, 2009. p. 124- 127.
SEPÚLVEDA, M. Johanna; STRUM, Marius; CHAU, Wang Jiang. An hybrid switching approach for NoC-based systems to avoid Denial-of-Service SoC attacks. In: IBERCHIP WORKSHOP, 16., 2010, Iguazu Falls. Proceedings… , Iguazu Falls: IBERCHIP Workshop, 2010.
SEPÚLVEDA, M. Johanna; STRUM, Marius; CHAU, Wang Jiang. Performance impact of QoSS (Quality-of-Security-Service) inclusion for NoC-based systems. In: INTERNATIONAL
CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC), 17., 2009, Florianópolis. Proceedings… Piscataway: IEEE Computer Society, 2009.
STALLINGS, William. Criptografia e segurança de redes: princípios e práticas, 4. ed. New Jersey: Prentice Hall, 2008.
STEFAN, Radu; GOOSSENS, Kees. NoC security using multipath routing. In: WORKSHOP ON CIRCUITS, SYSTEMS AND SIGNAL PROCESSING (ProRISC), 20., 2009, Veldhoven.
Proceedings… [S.l.: s.n], 2009. p. 522-525.
SILVA, Edna L.; MENEZES, Estera M.. Metodologia da Pesquisa e Elaboração de Dissertação.
3. ed. Florianópolis:[s.n], 2001.
SUSIN, Altamiro A.; ZEFERINO, Cesar A.. SoCIN: A Parametric and Scalable Network-on-Chip.
In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, 2003, São Paulo.
Proceedings… Piscataway: IEEE Computer Society, 2003, p. 169-174.
TAMIR, Yuval; FRAZIER, Gregory L. Dynamically-allocated multi-queue buffers for VLSI communication switches. In: IEEE Transactions on Computers, 41., 1992, New York.
Washington: IEEE Computer Society, 1992. p. 725-737.
TEXIER, Matthieu. Network-on-Chip security: overview of existing solutions. Architecture.
2009. Disponível em: <http://www.mtexier.com/noc-security>. Acesso em: 12 jul. 2011.
ZEFERINO, Cesar. A. Redes-em-Chip: arquiteturas e modelos para avaliação de área e
desempenho. 2003. Tese (Doutorado) – Programa de Pós-Graduação em Computação, Universidade Federal do Rio Grande do Sul, Porto Alegre, 2003.
ZEFERINO, Cesar A.; SUSIN, Altamiro A.. SoCIN: a parametric and scalable Network-on-Chip.
In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS, 16., 2003, São Paulo.
Proceedings... Los Alamitos: IEEE Computer Society Press, 2003. p. 169-174.
ZEFERINO, Cesar A.; KREUTZ, Márcio E. e SUSIN, Altamiro A. RASoC: A Router Soft-Core for Networks-on-Chip. In: DESIGN AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION, 3., 2004. Paris. Proceedings… Paris: IEEE Computer Society, 2004, p. 198-203.
ZEFERINO, CESAR A.; SANTO, FREDERICO G. M. E. e SUSIN, ALTAMIRO A. ParIS: A Parameterizable Interconnect Switch for Network-on-Chip. In: SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2004, Pernambuco. Proceedings… New York:ACM, 2004, p. 204-209.
APÊNDICE A – REVISÃO SISTEMÁTICA
Uma revisão sistemática de literatura é um meio para identificar, interpretar e avaliar todos os resultados relevantes de uma pesquisa acerca de uma questão, área ou fenômeno em particular.
Utilizando uma metodologia rigorosa e que possa ser reproduzida posteriormente. A revisão sistemática tem por objetivo apresentar uma avaliação concisa a respeito de um tópico (KITCHENHAN, 2009).
A primeira atividade desta revisão sistemática foi a definição de um protocolo, que visa levantar a literatura relevante acerca do tema sobre segurança em NoCs. O escopo da pesquisa é voltado para a identificação de técnicas utilizadas para prover segurança em uma NoC, porém como o tema é ainda recente (FIORIN; PALERMO; SILVANO, 2008), foi incluído no trabalho de revisão sistemática técnicas de segurança relacionada a SoC (System-on-Chip) e a MPSoC (Multiprocessor System-on-Chip).
QUESTÃO DA PESQUISA
Questão: Quais principais ataques e vulnerabilidades nas NoC?
Questão de pesquisa adicional: Quais os requisitos (propriedades) de segurança para uma NoC?
Questão de pesquisa adicional: Quais técnicas são adotadas para prover segurança em uma NoC?
População: Ataques; Vulnerabilidades ; propriedades de segurança; técnicas de segurança
Intervenção:
o Para a questão principal: Ataques e vulnerabilidades das NoCs o Para a questão secundária: Propriedades de segurança das NoCs.
Resultados: Ataques; Vulnerabilidades ; propriedades de segurança; técnicas de segurança adotadas em NoCs
Contexto: Segurança em NoC ou SoC
ESTRATÉGIA UTILIZADA PARA PESQUISA DOS ESTUDOS PRIMÁRIOS
O escopo da pesquisa se dá em bases de dados eletrônicas, incluindo journals e anais de conferências.
Termos de busca:
o Em português: “segurança” AND (“redes-em-chip” OR “NoC” OR “rede intrachip”
OR “SoC” OR “MPSoC” OR “System-on-Chip”).
o Em Inglês: “security” AND ( “network-on-chip” OR “NoC” “OCN” OR “SoC” OR
“MPSoC” OR “System-on-Chip”)
Fontes:
o Google acadêmico: http://scholar.google.com.br o IEEExplore: http://ieeexplore.ieee.org
o CAPES: www.periodicos.capes.gov.br o ACM Digital Library: http://portal.acm.org
CRITÉRIOS E PROCEDIMENTOS PARA A SELEÇÃO DE ESTUDOS
Os trabalhos foram filtrados a partir dos seguintes critérios:
Pela análise do título do trabalho;
Pela análise do resumo e das conclusões do trabalho;
Pela data de publicação do trabalho;
Critérios para inclusão de estudo:
o Para a questão primária: Foram incluídos no estudo trabalhos cujos títulos e resumos contenham informações referente à segurança em NoC ou SoC . A conclusão foi analisada para verificar a contribuição do trabalho. A data de publicação do trabalho deve ser superior ou igual ao ano 2000.
o Para a questão secundária: Os mesmos critérios da questão primária, porém o título e resumo deviam conter também a informação sobre ataques, vulnerabilidades ou técnicas de segurança.
Critérios para exclusão de estudo:
o Para a questão primária: Foram excluídos do estudo trabalhos cujos títulos e resumos sejam conflitantes, ou seja, o título remete a um assunto enquanto o
resumo remete a outro assunto. Os trabalhos publicados antes do ano 2000 não foram analisados.
o Para a questão secundária: Os mesmos critérios da questão primária além de que o título e resumo que não estavam informando sobre segurança em NoC ou SoC.
Processo de seleção preliminar:
o As estratégias de pesquisa foram aplicadas para identificar os estudos primários potenciais. O trabalho selecionado que não atendeu aos critérios de inclusão e também não atendeu aos critérios de exclusão, o mesmo foi incluído.
Processo de seleção final:
o Cópias dos trabalhos incluídos como resultados da pesquisa inicial foram revisados. Esta revisão concluiu a seleção de trabalhos incluídos no processo de extração de dados.
LISTA DE VERIFICAÇÃO E PROCEDIMENTOS PARA AVALIAÇÃO DA QUALIDADE DOS ESTUDOS
Os estudos foram avaliados em sua qualidade abordando os seguintes aspectos:
Objetivos: Os objetivos do trabalho devem ser no sentido de estabelecer ou aplicar uma técnica para evitar ataques em NoC ou SoC. Os mesmos devem estar bem definidos e delimitados, sem a pretensão de resolver problemas de grande abrangência.
Condução: O projeto deve estar bem referenciado e possuir, preferencialmente uma etapa experimental, com a validação das hipóteses. Eventos negativos ocorridos durante o estudo, como por exemplo, dificuldades quanto a população e os equipamentos, tornarão o trabalho elegível a ter uma atribuição de menor qualidade.
Experimentos: A população deve ser escolhida de forma aleatória evitando vieses na amostra e com o tamanho considerável (acima de 30) de indivíduos.