1. TRANSISTORES DE EFEITO DE CAMPO

(1)

Manual de Electrónica Básica

1. TRANSISTORES DE EFEITO DE CAMPO

1.1 CARACTERÍSTICAS FUNDAMENTAIS

Os transístores bipolares convencionais ( BJT ) e os transístores de efeito de campo ( FET ) Field Effect Transístor distinguem-se pela sua estrutura e teoria de funcionamento, há no entanto uma diferença que determina a sua utilização : O transístor bipolar é comandado por corrente - corrente de base, enquanto o FET é comandado por tensão - tensão da porta.

Existem dois tipos de FET´s:

• De junção, abreviadamente JFET ou simplesmente, FET

• De porta isolada ( IGFET ) ou, mais vulgarmente chamados, MOSFET

Os transístores de efeito de campo combinam as características de pequeno tamanho e baixo consumo de potência, dos transístores de junção bipolares com a alta impedância de entrada das válvulas.

No seguinte esquema apresentam-se os vários tipos de FET’s existentes:

CANAL N - DEPLECÇÃO JFET CANAL P - DEPLECÇÃO FET´S CANAL N MOSFET CANAL P

Como características os transístores de efeito de campo apresentam:

Æ A sua operação depende exclusivamente do fluxo de portadores maioritários. É portanto um dispositivo unipolar ( um só tipo de portador )

Æ É de mais simples fabrico, ocupa menos espaço num circuito integrado. logo, a densidade de integração pode ser muito alta (dezenas de milhares de MOSFET’s num chip).

Æ Pode ser ligado como resistência de carga de valor preciso; logo é possível sintetizar um sistema digital com chips de tecnologia MOS.

Æ Tem muita alta impedância de entrada (valores de 108_{e 10}12_{Ω dos JFET e 10}14_{Ω dos MOSFET contra 10}6_Ω

dos transístores de junção bipolares), permitindo um muito elevado FAN-OUT. Æ Pode ser usado como “switch” bidireccional simétrico.

REFORÇO DEPLECÇÃO

(2)

TEC

Æ Devido à carga armazenada em pequenas capacidades internas, pode funcionar como memória. (Caso do MOSFET).

Æ É menos ruidoso que o transístor de junção bipolar.

Æ Apresenta tensão de saída nula quando a corrente de dreno é nula, podendo sintetizar excelentes chopper’s - amostradores.

A principal desvantagem dos FET, relativamente aos BJT está no seu relativamente pequeno produto ganho-largura de faixa. Outras desvantagens dos FET’s:

Æ São fisicamente mais frágeis que os BJT.

Æ São muito sensíveis a tensões exteriores induzidas, campos eléctricos e magnéticos. Æ Os TJB’s podem também actuar a velocidades mais elevadas que os FET’s.

Os MOSFET’s utilizam-se sobretudo em chips LSI (Large Scale lntegration) tais como microprocessadores, memórias.

1.2 CONSTITUIÇÃO E SIMBOLOGIA

Um JFET de canal N, ou canal P é basicamente constituído por uma barra de semicondutor tipo N, ou tipo P com contactos nas extremidades, que se identificarão por drain ( dreno ) e por source ( fonte ).

A gate ( porta ) é formada pela ligação das duas zonas tipo P ou tipo N, colocadas de ambos os lados da barra semicondutora. Estas regiões são conectadas internamente com vista a obter-se no exterior um único terminal. A região entre elas forma o canal, por onde circularão os portadores maioritários, depois de se aplicar uma tensão entre o dreno e a fonte.

O JFET indica na figura da esquerda corresponde a um JFET ou FET de canal N, porque o canal entre a fonte e o dreno é um semicondutor do tipo N, verifique-se que a seta aponta para dentro ou seja para o semicondutor N. O JFET ilustrado na figura da direita corresponde a um JFET ou FET de canal P, a seta aponta para fora. O comportamento de um JFET de canal P é complementar ao JFET de canal N, ou seja, todas as tensões e correntes são invertidas. Em muitas aplicações de baixa frequência, a fonte e o dreno são intermutáveis, visto que se pode usar cada

uma das extremidades como fonte e a outra como dreno. De realçar que os terminais da fonte e do dreno não são intermutáveis em altas frequências, já que os fabricantes minimizam, quase sempre, a capacidade interna no lado do dreno do JFET. Quer isto dizer que, a capacidade entre a porta e o dreno é menor que a capacidade entre a porta e a fonte.

(3)

1.3 PRINCÍPIO DE FUNCIONAMENTO

A figura 62 representa um JFET de canal N com a polarização de dreno designada por UDD. Num JFET de canal N a

tensão no dreno é positiva e a tensão na fonte é negativa. O termo efeito de campo relaciona-se com as camadas de depleção á volta de cada região P. Estas camadas de depleção ou barreira de potencial existem devido aos electrões livres que se difundem das regiões N para as regiões P.

Figura 2- Polarização dreno - fonte do JFET

A porta tipo P e a fonte tipo N formam o díodo porta - fonte. Num JFET, o díodo porta - fonte é polarizado inversamente através da fonte de tensão UGG, como mostra a figura 63. Devido a esta polarização inversa, a corrente

da porta IG é muito pequena, o que equivale a dizer que o JFET possui uma resistência de entrada quase infinita.

Um JFET típico apresenta uma resistência de entrada na ordem das centenas de Megaohms. Isto constitui uma grande vantagem do JFET relativamente ao transístor BJT. Assim se aplica o excelente comportamento do JFET nas aplicações que exijam elevada impedância de entrada.

Os electrões que passam da fonte para o dreno devem percorrer o estreito canal entre as camadas de depleção. Quando a tensão da porta se torna mais negativa as camadas de depleção expandem-se e o canal condutor torna-se mais estreito. Quanto mais negativa for a tensão da porta menor será o canal e por conseguinte, a corrente entre a fonte e o dreno.

O

JFET é um dispositivo controlado por tensão, porque a tensão de entrada controla a corrente de saída

.

Num JFET, a tensão entre a porta e a fonte UGS determina a corrente que passa entre a fonte e o dreno. Quando UGS é

igual a zero passa a máxima corrente do dreno através do JFET uma vez que, o canal está completamente aberto. Por outro lado, se UGS for um valor suficientemente negativo as camadas de depleção tocam-se e a corrente do dreno é

cortada ID = 0.

(4)

TEC

Esquematicamente temos que sendo UGS = 0 V:

• Se UDS = 0 V Æ ID =0 mA Æ canal completamente aberto ( simetria nas regiões de carga espacial).

Figura 4 - Efeito de UDS sobre o canal UDS = 0 V

• Se UDS ↑ Æ ID ↑ Æ canal diminui ( carga espacial aumenta na zona mais afastada da fonte)

Quando UDS = Up ( pinch off ) o canal fecha – bloqueia e a carga especial ocupa o todo o canal.

Figura 5 - Efeito de UDS sobre o canal UDS ≠ 0 V

1.4 CARACTERÍSTICAS DE SAÍDA

A figura 4 esquematiza um JFET com as tensões de polarização normais. Neste circuito a tensão porta - fonte UGS é

igual à tensão de alimentação UGG e a tensão dreno - fonte UDS é igual à tensão de alienação UDD.

Figura 6 - Polarização do JFET em fonte comum

Se no circuito da figura 66 fizermos o curto circuito entre a fonte e a porta, como mostra a figura 67, obtemos a máxima corrente no dreno, já que UGS = 0 V estando o canal completamente aberto.

A figura 67 representa a característica de dreno, com a corrente ID em função da tensão UDS, nesta condição de porta

curto circuitada. Repare-se que a corrente de dreno aumenta rapidamente, tornando-se depois quase horizontal, quando UDS for maior que UP.

(5)

Figura 7 - Curto circuito entre a porta e a fonte - UGS = 0 V e curva característica respectiva

Continuemos a analisar a característica UGS = 0 V. Se esta condição se verificar e nenhuma tensão se aplicar

externamente através de UDS, a corrente de dreno ID será nula, estando o canal totalmente aberto, comportando-se o

JFET como uma resistência.

Com o aumento de UDS, ID aumenta linearmente até IDSS, denominada por corrente de dreno quando UGS = 0 V, sendo

a máxima corrente de saída do JFET. Esta zona de funcionamento situada ate á tensão UP denomina-se por zona

óhmica uma vez que apresenta uma resistência constante designada por resistência óhmica do JFET - RDS e define-se

por:

O aumento da corrente de dreno provoca uma queda de tensão ao longo do canal, aumentando o potencial do dreno, pelo que o canal se vai estreitando de modo mais acentuado na região do dreno. Esta diminuição da espessura do canal vai diminuindo a corrente de dreno ID até atingir um valor constante, apesar dos aumentos de UDS.

A tensão UDS à qual começa ID constante é a tensão UP designada por tensão de estrangulamento ou de pinch-off. Se

UDS continua a aumentar, atingir-se-á uma situação onde ocorrerá a ruptura por avalanche entre o dreno e a porta,

com um aumento brusco de ID. Este ponto designa-se por UDS,max. Entre UP e UDS,max encontra-se a zona de

funcionamento activa.

Aplicando agora uma tensão UGS negativa, a região de depleção ou barreira de potencial, ao aumentar, provocará uma

diminuição da corrente de dreno para idênticos valores de UDS. A tensão pinch-off ocorre para valores inferiores de

UDS.

A característica mais baixa de UGS define-se por UGS,corte valor para o qual a corrente de dreno se reduz a zero, para

qualquer UDS, já que o canal fica totalmente fechado. Analisemos as curvas características com valor concretos.

(6)

TEC

Podemos verificar que IDSS apresenta o valor de 10 mA. Esta característica verifica-se quando UGS=0V. Verifica-se

também que a tensão de estrangulamento ou pinch-off é de 4 V sendo a tensão de disrupção de 30 V. À medida que a tensão UGS vai ficando mais negativa a tensão de dreno também vai diminuindo para os mesmos valores de UDS.

A característica mais baixa é importante, note-se que UGS,corte tem o valor de – 4 V. Esta tensão reduz a corrente de

saída ID a quase a zero. Com esta tensão de corte as camadas de depleção tocam-se, desaparecendo o canal

condutor. De realçar que:

UGS,corte = - 4 V e UP = 4 V

Estas duas tensões apresentam sempre a mesma amplitude, porque são valores para os quais as camadas de depleção se tocam. Nas folhas de dados surge uma ou outra grandeza, considerando a outra grandeza com igual amplitude e sinal oposto:

UGS,corte = -UP

Definindo o valor da resistência óhmica do JFET temos que:

1.5 CARACTERÍSTICAS DE TRANSCONDUTÂNCIA

Como referimos anteriormente o transístor JFET era comandado por tensão e fornece uma corrente. Dizemos que se trata de uma fonte de corrente controlada por tensão. A corrente de saída é a ID e a tensão de controlo ou de

entrada é a UGS.

A característica de transcondutância de um JFET é a representação gráfica de ID em função de UGS . Lendo os valores

da corrente de dreno e da tensão porta - fonte da figura 54 traça-se a característica da figura que se segue.

Figura 9 - Curvas características de transcondutância

Repare-se que a característica é não linear uma vez que, a corrente aumenta mais depressa quando UGS tende para

zero. Qualquer JFET tem uma característica de transcondutância semelhante à da figura 69. Os pontos extremos da característica são UGS, corte e IDSS.

(7)

Figura 10 - Curva característica de transcondutância

A figura 10 mostra uma característica de transcondutância normalizada. Diz-se normalizada porque se representam as relações ID/IDSS e UGS/UGS,corte. Na figura pode verificar-se que no ponto de semicorte em que:

produz-se uma corrente de dreno:

Ou seja, quando a tensão da porta for metade da tensão de corte, a corrente de será um quarto do seu valor máximo. A equação desta característica é dada matematicamente pela expressão:

2 corte , GS GS DSS D _U U 1 I I _       − ⋅ = onde: ID - corrente de dreno

IDSS - corrente máxima de dreno

UGS - tensão de polarização Gate-Source

UGS,corte - tensão Gate-Source para ID= 0

Devido à grandeza ao quadrado na expressão anterior, os transístores JFET são frequentemente chamados de dispositivos de lei quadrática.

2 1 U U corte , GS GS ₌ 4 1 I I DSS D ₌

(8)

TEC

1.6 CIRCUITOS DE POLARIZAÇÃO

1.6.1 Polarização fixa – Polarização de gate

O esquema da figura 71 mostra um circuito de polarização fixa. Circulando na malha da esquerda e desprezando a corrente de gate obtém-se UGS = UGG. Como se mostra no gráfico da figura 72 o P.F.R. pode variar muito com esse

tipo de polarização, visto que UGS se mantém constante e por isso ID pode variar significativamente, o que origina

grande variação do PF.R., que é dado pelo par ordenado ID e UGS.

Figura 11 - Polarização fixa ou de gate

Considerando que um transístor J-FET 2N5459 tem para os parâmetros e os seguintes valores:

UGS,corte (max) = - 8 V IDSS = 20 mA UGS,corte (min) = - 2 V IDSS = 8 mA

Se considerarmos a tensão de polarização UGS = -1 V, verificamos através da curva de transcondutância que o P.F.R.

pode variar entre os dois pontos extremos indicados na figura 12, que são obtidos traçando uma recta vertical para UGS = -1 V. Definindo o ponto de funcionamento do circuito temos:

Q1 Æ I 2 mA 4 1 1 I I U U 1 I I _D 2 (min) DSS D 2 corte , GS GS (min) DSS D  ⇒ =      − − − ⋅ = ⇒         − ⋅ = Q2 Æ I 15,3 mA 8 1 1 I I U U 1 I I D 2 (max) DSS D 2 corte , GS GS (max) DSS D  ⇒ =      − − − ⋅ = ⇒         − ⋅ =

Figura 12 - Variação do ponto de funcionamento

Como se verifica, com estes dados do fabricante podemos ter, eventualmente, para o mesmo tipo de transístor, um P.F.R., que pode variar entre Q1 e Q2. Com estes valores podemos concluir que se trata do pior método de polarização

(9)

1.6.2 Autopolarização

A figura 13 mostra a polarização do transístor utilizando apenas uma fonte de alimentação. A queda de tensão que se verifica na resistência da fonte origina a polarização inversa como se pode analisar, circulando na malha de entrada.

Figura 13 - Circuito de Autopolarização

Como UGG = 0 V e como a corrente de gate é desprezável, obtém-se a seguinte equação:

S GS D D S GS _R U I 0 I R U + _⋅ = ⇒ = −

Esta equação representa uma recta que passa na origem e tem um declive – 1 / RS, como mostra a figura 74. Então o

P.F.R. será dado pela intersecção da recta com a curva de transcondutância.

Podemos calcular o P.F.R. utilizando a equação da recta de autopolarização e a equação de transcondutância dada anteriormente. 2 corte , GS GS DSS D _U U 1 I I _       − ⋅ = e S GS D _RU I = −

Resolvendo este sistema de duas equações, obtemos dois resultados para quaisquer das grandezas em análise, uma vez que são obtidas através de uma equação quadrática. A solução escolhida deverá estar de acordo com o funcionamento do circuito, isto é:

0 U U_P < _GS < e, DSS D I I 0< <

Resolvendo o sistema , igualamos as duas equações. Teremos:

⇒         − ⋅ = − 2 corte , GS GS DSS S GS U U 1 I R U

(

− ⋅ ⋅ +

)

⇒ ⋅ = − ⇒ 2 _p _GS _GS p 2 p DSS S GS _U ₂ _U _U _U U I R U

(10)

Manual de Electrónica Básica TEC 0 I U R 1 U I. 2 U U I DSS GS S p DSS GS 2 2 p DSS _⋅ ₊ ₌         + − + ⋅

Comparemos esta equação com uma equação quadrática do tipo A.X2_{+ BX + C = 0, em que os coeficientes são:}

GS 2 2 p DSS _U U I A= ⋅

Æ coeficiente de X2 S p DSS R 1 U I . 2 B=− + Æ coeficiente de X DSS I C= Æ termo independente

Utilizando a fórmula resolvente ou uma máquina de calcular, obtêm-se as duas soluções para UGS e utilizando o valor

correcto substitui-se numa das equações iniciais e obtemos o valor de lD, ficando o P.F.R. calculado.

Este processo matemático é muito trabalhoso, pelo que se tivermos a característica de transferência ( curva de transcondutância ) dada pelo fabricante, podemos utilizar o processo gráfico indicado a seguir e que está representado na figura 14.

Figura 14 - Recta de autopolarização

1. Escolher qualquer valor conveniente de corrente de dreno ( podemos escolher eventualmente metade de IDSS ).

2. Multiplicar a suposta corrente de dreno por RS (obtemos UGS). D S

GS R I

U = ⋅

3. Assinalar no gráfico a corrente e o correspondente valor de UGS.

4. Desenhar a recta que passa por este ponto e a origem.

5. O ponto de intersecção entre esta recta e a curva de transcondutáncia é o P.F.R. (ponto Q). Neste caso os valores seriam aproximadamente:

(11)

1.6.3 Polarização por divisor de tensão

O esquema representado na figura 15 (a) mostra um circuito com J-FET, polarizado por divisor de tensão, semelhante ao usado para os transístores bipolares.

Aplicando o teorema de Thévenin na gate do transístor, obtemos o circuito representado na figura 75 (b). Neste caso, o teorema de Thévenin é sempre aplicável, uma vez que desprezamos a corrente de gate. Por isso a corrente em R1 é

sempre igual à corrente em R2. Então temos:

DD 2 1 2 Th G _R _R U R U U ⋅ + = =

Figura 15 - Polarização por divisor de tensão (a). Equivalente de Thévenin (b).

A análise deste circuito é feita circulando na malha da esquerda da figura 75. Obtemos assim:

S GS Th D D S GS Th _R U U I 0 I R U U + + = ⇒ = − − _⋅

Se UTH for muito maior do que UGS, a corrente de dreno será aproximadamente constante, mesmo para curvas de

transcondutância distintas, como mostra a figura 16. De referir que, para esta análise simplificada, são conhecidos dois pontos do gráfico, obtidos da equação anterior.

Figura 16 - Ponto de funcionamento em repouso

Para ID = 0 Æ UGS=UTh Para UGS = 0 Æ S Th D _R U I =

Tendo a curva de transcondutância, podemos representar a recta, obtendo-se os pontos extremos de funcionamento do circuito ou só um ponto, no caso de termos uma curva.

(12)

TEC

No caso de não termos a curva de transcondutância, a análise matemática é idêntica à que foi feita para o circuito autopolarizado, em que a única diferença é que a tensão de gate, não é zero. A equação de partida, para uma análise matemática, é a seguinte: S GS Th D D S GS Th _R U U I 0 I R U U + + = ⇒ = − − _⋅

Com esta expressão e com a equação de transcondutância, resolvendo o sistema, obtém-se o ponto de funcionamento Q, como no caso da autopolarização.

Surge no entanto um problema com a polarização do J-FET por divisor de tensão. Como se disse, a corrente ID é

estável, se UTh for muito maior do que UGS. Mas, num transístor bipolar, UBE é aproximadamente 0,7 V, variando pouco

de transístor para transístor do mesmo tipo. Num J-FET, UGS pode variar vários volts de um transístor para outro, pelo

que, para tensões típicas de alimentação, é difícil ter tensões de Thévenin relativamente grandes para desprezar UGS.

Por esta razão, a polarização por divisor de tensão nos J-FET é menos eficiente do que nos transístores bipolares. Uma solução que pode ser encontrada para este inconveniente é a polarização da fonte, como mostra a figura 77.

Figura 17 - Polarização da fonte em polarização por divisor de tensão

1.6.4 Polarização por fonte de corrente

Um dos problemas com que nos deparamos ao longo da análise dos J-FETs é o de encontrar uma forma de polarização que permita, mesmo para variações consideráveis da tensão UGS, manter a corrente ID, aproximadamente constante.

Aquando do estudo dos transístores bipolares, foi referida a utilização destes componentes como fonte de corrente. Assim, se ligarmos à source de um J-FET um transístor bipolar a funcionar desta forma, consegue-se que a corrente ID seja

independente de UGS.

São apresentadas de seguida duas montagens, no entanto, uma delas utiliza duas alimentações e por isso não é muito vulgar a sua utilização.

Figura 18 - polarização do J-FET utilizando uma fonte de corrente e duas polarizações

A figura 18 mostra a polarização de um J-FET utilizando duas alimentações, sendo uma delas usada para polarizar o emissor do transístor bipolar, originando assim uma corrente de emissor praticamente constante, uma vez que funciona como fonte de corrente.

(13)

A corrente da fonte é dado por:

E BE EE E R U U I = −

Como o colector do bipolar está ligado à source do J-FET, então a corrente de dreno lD é praticamente constante, qualquer que seja a

tensão UGS, como se representa na figura 79.

Figura 19 - Ponto de funcionamento

A figura 19 mostra a polarização de um J-FET por uma única fonte, em que o transístor bipolar é polarizado por um divisor de tensão.

Passaremos à análise de um circuito para verificarmos que a corrente de dreno se mantém praticamente constante para qualquer tipo de transístor, considerando as simplificações já referidas aquando do estudo dos transístores.

Figura 19 - polarização do J-FET utilizando uma fonte de corrente e uma polarização

Æ Considerar que UB é dada pelo divisor de tensão entre R1 e R2 ( aplicação do teorema de Thévenin na base do

transísto r).

Æ UBE mantém-se constante.

Æ A corrente de emissor é praticamente igual à corrente de colector.

Consideremos: R1=4,7 KΩ; R2=2,2 KΩ; RE =2,2 KΩ; RG=10 MΩ; RD=3,3 KΩ ; UDD=12V Assim teremos: V 83 , 3 U 12 2 , 2 7 , 4 2 , 2 U U R R R U _DD _B _B 2 1 2 B = ₊ ⋅ ⇒ = ₊ ⋅ ⇒ = V 13 , 3 U U U UE = B− BE ⇒ E =

(14)

Manual de Electrónica Básica TEC mA 42 , 1 I mA 42 , 1 I 2 , 2 13 , 3 I R U I _E _E _D E E E = ⇒ = ⇒ = ⇒ =

A tensão de dreno será dada por:

V 3 , 7 U 42 , 1 3 , 3 12 U U U U_D = _DD− _R_D ⇒ _D = − ⋅ ⇒ _D =

Como a corrente de gate é desprezável, então UG=UB= 3,83 V.

V 83 , 5 U ) 2 ( 83 , 3 U U U US = G− GS ⇒ S = − − ⇒ S= V 47 , 1 U 83 , 5 3 , 7 U U U U_DS = _D− _S ⇒ _DS = − ⇒ _DS = V 7 , 2 U 13 , 3 83 , 5 U U U U U U U_CE = _C− _E ⇒ _CE = _S− _E ⇒ _CE = − ⇒ _CE =

Para qualquer outro valor de UGS, a corrente de dreno continua a ser a mesma. Assim a queda de tensão em RD, que

pode servir de resistência de carga, manter-se-á sempre constante, o que significa que o dimensionamento do circuito de polarização do transístor, a funcionar como fonte de corrente, dar-nos-á as correntes necessárias e a tensão desejada.

(15)

2. METAL OXIDE SEMICONDUTOR FIELD EFFECT

TRANSITOR MOSFET

2.1 INTRODUÇÃO

O nome de transístor de efeito de campo é derivado de sua principal operação física como vimos até agora. Especificamente, o mecanismo de controlo é baseado no campo eléctrico estabelecido pela tensão aplicada no terminal de controlo. Vimos ainda que a condução de corrente acontece por apenas um tipo de portador (electrões ou lacunas), dependendo do tipo de FET (canal N ou canal P), o que dá ao FET um outro nome, o transístor unipolar. Embora o conceito básico do FET tenha sido conhecido desde 1930, o dispositivo tornou-se uma realidade prática apenas em 1960. Desde o final de 1970, um tipo particular de FET, o transístor de efeito de campo com metal óxido de semicondutor (MOSFET), tornou-se extremamente popular. Comparando com os BJT’s, os transístores MOS podem ser feitos com dimensões muito pequenas (isto é, ocupando uma pequena área do silício na pastilha do CI), e seu processo de manufactura é relativamente simples. Além disso, funções lógicas digitais e memórias podem ser implementadas com circuitos que usam exclusivamente MOSFET’s ( isto é, não há necessidade de resistências ou díodos ). Por essas razões, a maioria dos circuitos integrados em escala muito alta de integração (VLSI) são feitos actualmente usando-se a tecnologia MOS. Incluímos exemplos das pastilhas de microprocessador e de memória. A tecnologia MOS tem sido aplicada também extensivamente no projecto de circuitos integrados analógicos.

Embora a família de dispositivos FET tenha vários tipos diferentes, dos quais já estudamos o JFET, a maior parte deste tópico é dedicada ao MOSFET tipo enriquecimento ou enaltecimento “ enhancement ”, o qual é o transístor de efeito de campo mais importante. A sua importância está em iguais condições com o transístor bipolar de junção, cada um tendo sua própria área de aplicação.

Os transístores de efeito de campo são encontrados na forma discreta e vamos estudar sua aplicação no projecto de circuitos discretos. Contudo, o seu uso de maior importância é no projecto de circuitos integrados.

Como a porta se encontra isolada, estes dispositivos são também designados por IGFET “ Insulated Gate Field Effect Transístor ”.

2.2. CLASSIFICAÇÃO E SIMBOLOGIA

Existem dois tipos de transístores MOS:

Æ empobrecimento ou depleção (depletion) Æ enriquecimento (enhancement)

Os de tipo empobrecimento são análogos aos JFET. Sem aplicação de qualquer tensão à gate para uma tensão fixa de dreno, conduzem à corrente máxima, que diminui ao serem aplicadas tensões à gate. Dai que também sejam designados por autocondutores ou normally-on.

Os do segundo tipo, designados por enriquecimento, não conduzem a uma tensão de gate nula. A amplitude da corrente aumenta por aumentos da tensão de gate. Analogamente, também são designados por autobloqueados ou

normally-off .

Nos dois tipos, o substrato pode ser tipo P ou tipo N. Quando o canal é de tipo N assumem a designação de NMOS, e de PMOS quando tipo P (substrato tipo N)

(16)

TEC

2.3 MOSFET DE MODO DEPLECÇÃO

A Figura 21 representa um MOSFET de modo depleção, um pedaço de material tipo N com uma porta isolada no lado esquerdo e uma região P no lado direito. A região P chama-se substrato. Os electrões que fluem da fonte para o dreno devem passar através do estreito canal entre a porta e o substrato P.

Figura 21 - MOSFETde modo depleção

Uma fina camada de dióxido de silfcio (SiO2) está depositada no lado esquerdo do canal. O dióxido de silício constitui a

composição do vidro, que é um material isolante. Num MOSFET a porta é metálica. Devido ao facto da porta metálica estar isolada do canal, a corrente da porta será desprezável mesmo que a tensão da porta seja positiva.

A Figura 81 (a) representa um MOSFET de modo depleção, abreviado por D-MOSFET, com uma tensão da porta negativa. A alimentação UDD força os electrões livres a fluir da fonte para o dreno. Estes electrões passam através do

estreito canal à esquerda do substrato P. Tal como num JFET, a tensão da porta controla a largura do canal. Quanto mais negativa for a tensão da porta menor será a corrente do dreno. Se a tensão da porta for suficientemente negativa a corrente do dreno é cortada. Portanto, a operação de um MOSFET de modo depleção resulta semelhante à de um JFET com a tensão UDD negativa.

Dado que a porta está isolada, também se pode usar uma tensão de entrada positiva, como mostra a Figura 22 (b). A tensão da porta positiva aumenta o número de electrões livres que passam através do canal. Quanto mais positiva for a tensão da porta maior será a condução da fonte para o dreno.

Figura 22 - a) D-MOSFET com porta negativa; b) D-MOSFET com porta positiva.

Este transístor pode funcionar quer no modo enriquecimento, quer no de depleção.

Funcionará no modo enriquecimento quando a porta apresenta um potencial positivo em relação à fonte que vai induzir no canal mais portadores maioritários, sendo então lD > IDSS quando o UGS < 0 V, o seu funcionamento será no modo

(17)

Figura 23 - Polarização dum MOSFET de depleção com: a) UGS = 0V; b) UGS corte = 0 V < UGS < 0V

Graficamente podemos observar o funcionamento quer no modo enriquecimento, quer no de depleção.

Figura 24 - Características de saída e de transferência dum transístor DMOS de canal N.

2.4 MOSFET DE MODO ENRIQUECIMENTO

O MOSFET de modo de depleção constitui parte da evolução para o MOSFET de modo enriquecimento, abreviado por E-MOSFET. Sem este tipo de transístor de efeito de campo os computadores pessoais, que existem hoje tão

generalizadamente, não existiriam.

2.4.1 A estrutura do dispositivo

A Figura 25 mostra a estrutura física do MOSFET tipo enriquecimento canal N. O significado dos termos “enaltecimento” e “canal N” tornou-se evidente imediatamente. O transistor é fabricado sobre um substrato do tipo P, o qual é um disco de cristal simples de silício que serve de suporte físico para o dispositivo ( e para o circuito total no caso de circuito integrado ). Duas regiões fortemente dopadas do tipo N, indicadas na figura como regiões da fonte e do dreno[1]_N+_{, são criadas no substrato. Uma camada fina ( cerca de 0,1 µm}2_{) de dióxido de silício (SiO}₂_{), que é um}

excelente isolante, é desenvolvida sobre a superfície do substrato, cobrindo a área entre as regiões da fonte e o dreno. Um metal é depositado por cima da camada de óxido para formar o eletrodo porta do dispositivo. São feitos contatos de metal para as regiões da fonte, do dreno e do substrato, também conhecido como corpo. Portanto, saem quatro terminais: o terminal da porta (G), o terminal da fonte (S), o terminal do dreno (D) e o terminal do substrato ou corpo (B).

_________________

[1]_-_{A notação N}+_{indica um silício tipo N fortemente dopado, enquanto o contrário, N}-_{é usado para representar um silício} levemente dopado. Notações similares se aplicam para o silício tipo P.

(18)

TEC

Até esse ponto deve estar claro que o nome do dispositivo (FET com óxido de semicondutor e metal) é derivado da estrutura física do dispositivo. Contudo, o nome se generalizou e é usado também para os FET que não usam o metal no eletrodo da porta. Realmente, muitos MOSFET’s modernos são fabricados usando-se um processo conhecido como tecnologia de porta de silício, na qual um certo tipo de silício, chamado de polisilício, é usado para formar o eletrodo da porta. A presente descrição da operação e características do MOSFET aplicam-se independentemente do tipo de eletrodo da porta.

Figura 25 - Estrutura física do NMOS tipo enaltecimento: (a) vista em perspectiva; (b) secção transversal. Tipicamente L varia de 1 a 10 µm, W varia de 2 a 500 µm e a espessura da camada de óxido é da ordem de 0,1 µm.

Como referido no início deste tópico, um outro nome para o MOSFET é FET de porta isolada ou IGFET. Esse nome também se origina da estrutura física do dispositivo, enfatizando o facto de que o eletrodo é eletricamente isolado do corpo do dispositivo (pela camada de óxido). E esse isolamento que faz com que a corrente no terminal da porta seja extremamente pequena (da ordem de 10-15 _{A), uma vez que a resistência é muito elevada (da ordem de 10}+15 _Ω).

(19)

2.4.2 Modo de operação

A Figura 26 (a) representa um E-MOSFET. O substrato P agora estende-se todo até ao dióxido de silício. Como se vê, não existe um canal N entre a fonte e o dreno. A Figura 85 (b) mostra as polaridades normais. Quando a tensão da porta for zero a corrente entre a fonte e o dreno é zero. Por isso, um E-MOSFET está normalmente desligado quando a tensão da porta é nula.

Figura 26 - MOSFET de modo enriquecimento: a) Não polarizado; b) Polarizado

A única maneira de obter corrente é com uma tensão da porta positiva. Quando a porta estiver positiva os electrões livres são atraídos para a região P. Os electrões livres recombinam-se com os buracos próximo do dióxido de silício. Se a porta tiver tensão suficientemente positiva, todos os buracos que tocam no dióxido de silício são preenchidos e os electrões livres começam a fluir da fonte para o dreno. O efeito é o mesmo que criar uma fina camada de material tipo N, próxima do dióxido de silício.

Esta fina camada condutora chama-se camada de inversão tipo N. Quando existe, os electrões livres fluem facilmente da fonte para o dreno.

O mínimo UGS que cria a camada de inversão tipo N designa-se tensão de limiar e simboliza-se por UGS,lim ( a tensão

de limiar pode designar-se por UT - tensão de Threshold ). Quando o valor de UGS for inferior a UGS,lim a corrente do é

nula. Se UGS for superior a UGS,lim uma camada de inversão tipo N conecta a fonte ao dreno e a corrente do dreno pode

fluir. Nos dispositivos para pequenos sinais são típicos valores de UGS,lim entre 1 V e 3 V.

Relembrando o que já foi exposta anteriormente, O JFET refere-se como sendo um condutor de modo depleção, porque a sua condutividade depende da acção das camadas de depleção. O E-MOSPET classifica-se como um dispositivo de modo enriquecimento, visto que uma tensão da porta superior à tensão de limiar enriquece a sua condutividade. Com a tensão da porta igual a zero um JFET está ligado, enquanto um E-MOSFET está desligado.

Figura 27 - O transístor NMOS tipo enaltecimento com uma tensão positiva aplicada na porta. Um canal é induzido no topo do substrato em baixo da porta.

(20)

TEC

Figura 28 - Polarização dum MOSFET de enriquecimento com: a) UDS = 0V; b) UDS > 0 V

De referir qual a variação que experimenta o MOSFET se aumentarmos a tensão VDS. De observar que VDS aparece

como uma queda de tensão na extensão do canal. Isto é, à medida que caminhamos ao longo do canal da fonte para o dreno, a tensão ( medida em relação à fonte ) aumenta a partir de 0 até VDS.

Portanto, a tensão entre a porta e os pontos ao longo do canal diminui de VGS no final da fonte até VGS - VDS no final do

dreno. Como a profundidade do canal depende dessa tensão, encontramos que o canal não mantém sua profundidade uniforme; ao contrário, o canal tomará a forma de um estreitamento conforme mostrado na Figura 88, sendo mais profundo no final da fonte e mais superficial no final do dreno. A medida que aumentamos VDS, o canal se torna mais

estreito e sua resistência aumenta correspondentemente. Portanto, a curva ID - VDS não continua uma linha recta, mas

se curva conforme mostrado na figura 30.

Eventualmente, quando aumentamos VDS até o valor que reduz a tensão entre a porta e o canal no final do dreno para

UGS,lim a profundidade do canal no final do dreno diminui até próximo de zero è dizemos que o canal está estrangulado.

Aumentando VDS além desse valor, o efeito é pequeno (teoricamente não surte mais efeito) sobre a forma do canal e a

corrente através deste se mantém constante.

A corrente de dreno então satura com esse valor e dizemos que o MOSFET inicia sua operação na região de saturação. A tensão VDS em cujo valor ocorre a saturação é representada por VDS,sat:

Figura 29 - Operação do transístor E-MOS de canal N à medida que aumentamos VDS. O canal induzido adquire uma forma estreitada e sua resistência aumenta à medida que aumentamos VDS. Aqui VGS é mantida constante num valor> UGS,lim T GS sat , DS V V V = −

(21)

Para auxiliar mais na visualização do efeito de VDS, mostra-se na figura 89 esboços do canal quando aumentamos VDS

enquanto mantemos VGS constante.

Figura 30 - Variação do canal com o aumento de VDS

Graficamente podemos verificar quer existem duas áreas distintas: a zona óhmica ou também designada de tríodo, termo remanescente do tempo das válvulas cuja operação era semelhante à do FET, e a zona de saturação ou activa onde se verifica uma corrente de dreno constante.

Figura 31 - Gráfico de ID em função de VGS

As características de saída e de transcondutância são esquematizadas nos gráficos ilustrados na figura 91:

Figura 32 - Características de saída e de transferência dum transístor DMOS de canal N.

(22)

TEC

Um E MOSFET para pequenos sinais tem uma potencia estipulada de 1 W ou menos. A Figura 33 representa uma família de características de um E-MOSFET típico para pequenos sinais.

Figura 33 - Características do E-MOS: a) Características de dreno; b) Característica de transcondutância.

A característica inferior diz respeito a UGS,lim. Quando UGS é menor que UGS,lim a corrente do dreno resulta

aproximadamente igual a zero. Se UGS for maior que UGS,lim o dispositivo liga e a corrente do dreno é controlada pela

tensão da porta.

A parte quase vertical da característica é a zona óhmica e as partes qu constituem a zona activa. Quando polarizado na zona óhmica, o E-MOSFET equivale a uma resistência. Quando polarizado na zona activa é equivalente a uma fonte de corrente. Embora o E-MOSFET possa operar na zona activa, é principalmente na zona o óhmica que se usa. A Figura 33 (b) mostra uma característica de transcondutância típica. Não há corrente do dreno até UGS = UGS,lim.

Depois, a corrente do dreno cresce rapidamente e atinge a corrente de saturação ID,sat . Para garantir uma saturação

rígida, deve-se usar uma tensão da porta UGS,on bem acima de UGS,lim como se vê na Figura 92 (b).

Máxima tensão porta-fonte

Os MOSFET´s têm uma camada fina de dióxido de silício, material isolante que evita corrente da porta para tensões da porta positivas ou negativas. Esta camada isolante é mantida tão fina quanto possível, a fim de dar à porta um maior controlo sobre a corrente do dreno. O facto da camada isolante ser muito fina faz com que se danifique facilmente por excesso de tensão porta-fonte.

Por exemplo, um 2N7000 tem o valor estipulado UGS,max de ± 20 V. Se a tensão porta-fonte se tomar mais positiva que

+ 20 V ou mais negativa que - 20 V a fina camada isolante será destruída.

Para além da aplicação directa de um valor excessivo de a fina camada isolante pode danificar-se de maneiras mais subtis. Se se retirar ou inserir um MOSFET num circuito que esteja a receber energia eléctrica criam-se tensões transitórias por reacção indutiva, as quais podem exceder a estipulação UGS,max.

Mesmo ao pegar num MOSFET pode ser depositada uma carga electrostática suficiente para exceder UGS,max .É por

isso que os MOSFETs costumam ser expedidos de fábrica com um fio metálico enrolado à volta das respectivas pontas terminais, ou embalados numa folha de estanho, ou inseridos numa espuma condutiva.

Alguns MOSFET´s estão protegidos por um díodo zener montado em paralelo com a porta e a fonte. A tensão zener é inferior ao valor estipulado UGS,max . Portanto, o díodo zener disrupta antes de ocorrer qualquer dano na fina camada

isolante, O inconveniente destes díodos zener internos reside no facto de reduzirem a alta impedância interna dos MOSFETs. O resultado é valioso nalgumas aplicações, porque os MOSFET´s caros são facilmente danificados sem protecção zener.

Em conclusão, os dispositivos MOSFETs são delicados, podendo ser destruídos facilmente. Há que manusear estes dispositivos com cuidado. Além disso, nunca se deve conectar ou desconectar os MOSFETs com a fonte de alimentação ligada. Finalmente, antes de pegar num dispositivo destes deve-se ligar o próprio corpo à terra, tocando no “chassis” do equipamento em que se está a trabalhar.

(23)

2.4.4 Relativamente ao símbolo

No caso de ser UGS = 0 V o E-MOSFET encontra-se desligado, porque não há o canal

de condução entre a fonte e o dreno.

O símbolo gráfico exibe o canal numa linha interrompida, para indicar a sua condição normalmente desligada. Como se sabe, uma tensão de porta superior à tensão de limiar cria uma camada de inversão tipo N que conecta a fonte ao dreno. A seta aponta para esta camada de inversão, que se comporta como um canal N quando o dispositivo conduz.

Também há o E-MOSFET de canal P. O seu símbolo gráfico e semelhante, diferindo no sentido da seta, que agora aponta para fora, como se observa na figura ao lado.

Figura 34 - Símbolos do EMOS

2.4.5 Zona óhmica

Embora o E-MOSFET possa ser polarizado na zona activa, raramente se faz isso, porque se trata essencialmente de um dispositivo de comutação. A tensão de entrada típica é baixa ou alta. A tensão baixa iguala 0 V e a tensão alta é

UGS,on um valor especificado nas folhas de dados.

Resistência dreno - fonte de transistor ligado

Um E-MOSFET polarizado na zona óhmica equivale a uma resistência RDS,on .Quase todas as folhas de dados indicam

o valor desta resistência a uma dada corrente do dreno e uma certa tensão porta-fonte.

A figura 94 ilustra este conceito. Há um ponto Q teste na zona óhmica da característica UGS = UGS,on . O fabricante mede

ID,on e UDS,on no ponto Q teste,e. Daí o fabricante calcula o valor de RDS,on usando a definição:

on , D on , DS on , DS _I U R =

Por exemplo, no ponto de teste um VN2406L tem UDS,on = 1 V e

ID,on = 100 mA. Pela equação anterior obtém-se:

Ω = = = 10 100 1 I U R on , D on , DS on , DS

A resistência RDS,on neste caso é de 10 Ω.

Figura 35 - Medição de RDS,on

(24)

TEC

A tabela 1 constitui uma amostra de MOSFETs para pequenos sinais. Os valores típicos de UGS,on são 1,5 V a 3 V. Os

valores de RDS,on são 0,3 Ω a 28 Ω, significando que o E-MOSFET tem uma baixa resistência quando estiver

polarizado na zona óhmica. Se estiver polarizado ao corte terá uma resistência muito alta, estando aproximadamente em circuito aberto. Portanto, os E-MOSFETs têm excelentes relações ligado-desligado.

DISPOSITIVO UGS,lim / V UGS,on / V ID,on / A RDS,on / Ω ID,max / A PD,max / W VN2406L 1,5 2,5 0,100 10 0,200 0,350 BS107 1,75 2,6 0,020 28 0,250 0,350 2N7000 2 4,5 0,075 6 0,200 0,350 VN10LM 2,5 5 0,200 7,5 0,300 1 MPF930 2,5 10 1 0,9 2 1 IRFD120 3 10 0,600 0,3 1,3 1

Tabela 1 - Alguns E-MOS para pequenos sinais

Polaridade na Zona óhmica

Considerando o circuito da figura 36, constituído por um EMOS de canal N cuja gate recebe um impulso de 10 V.

Figura 36 - a) Circuito em análise; b) Ponto de funcionamento do circuito.

A corrente de saturação do dreno é dada por:

D DD sat , D _R U I =

sendo a tensão de corte do dreno UDD. A Figura 95 (b) representa a recta de carga em corrente contínua entre a

corrente de saturação ID,sat e a tensão de curte UDD.

Quando UGS = 0 V o ponto Q está na extremidade inferior da recta de carga em corrente contínua. Se UGS = UGS,on o

ponto Q encontra-se na extremidade superior da mesma recta de carga. Quando o ponto Q está abaixo do ponto

Q teste, como mostra a Figura 36 (b), o dispositivo fica polarizado na zona óhmica. Dito de outra maneira, um

E-MOSFET polariza-se na zona óhmica caso se verifique a condição:

on , U U quando I I_D_,_sat < _D_,_on _GS = _GS

(25)

Esta equação é de extrema importância, já que indica quando um E-MOSFET se encontra a operar na zona activa ou na zona óhmica.

Dado um circuito EMOS calcula-se ID,sat .Se o valor de ID,sat for inferior a ID,on, para UGS = UGS,on , sabe-se que o

dispositivo está polarizado na zona óhmica e será equivalente a uma pequena resistência. Analisemos um caso concreto de operação de um MOSFET:

Pretende determinar o valor da tensão de saída do circuito esquematizado na figura 96.

Figura 37 - Circuito com EMOS em análise CARACTERÍSTICAS TÉCNICAS DO 2N7000

DISPOSITIVO UGS,lim / V UGS,on / V ID,on / A RDS,on / Ω ID,max / A PD,max / W

2N7000 2 4,5 0,075 6 0,200 0,350

Como a tensão de entrada tem uma excursão entre 0V e 4,5V, o 2N7000 está a ser comutado entre ligado e desligado. A corrente de saturação do dreno será:

mA 20 1 20 R U I D DD sat , D = = =

Verifiquemos a condição seguinte:

on , U U quando I I_D_,_sat < _D_,_on _GS = _GS

Como 20 mA é menor que 75 mA, exactamente o valor de ID,on 2N7000 o MOSFET está polarizado na zona óhmica

quando a tensão da porta for alta.

Podemos esboçar o circuito equivalente da seguinte forma:

1. Para uma tensão de porta alta temos:

V 12 , 0 6 1000 6 U_out = + =

ou seja, um nível baixo à saída.

Figura 38- Circuito equivalente para uma tensão de porta alta

(26)

TEC

2. Para uma tensão de porta nula o MOSFET estará em circuito aberto e teremos:

V 20 Uout =

Figura 39- Circuito equivalente para uma tensão de porta nula