Estabilizador de tensão alternada empregando alta frequência e transistor de potência

UNIVERSIDADE

FEDERAL

DE

SANTA

CATARINA

CURSO

DE

PÓS-GRADUAÇÃQ

EM

ENGENHARIA

ELETRICA

ESTABILIZADOR DE

TENSÃO

ALTERNADA

EMPREGANDO

ALTA

FREQUÊNCIA

E

TRANs1sT0R

DE

POTÊNCIA.

DISSERTAÇÃO SUBMETIDA

A UNIVERSIDADE

FEDERAL DE SANTA

CATARHNA

PEARA

A

OBTENÇÃO DO

GRAU

_DE

MESTRE

EM

- _r

ENGENHARIA

ELETRICA.

"

'Í

GALBA

FREIRE

MÍOITA

-===:z`,,`_=b_‹ ¡_ ¡H‹=n›-n

l

E0 Ef à

`_UFSg

.;. - ` _

ESTABILIZADOR DE

TENSÃO

ALTERNADA

EMPREGANDO

'

ALTA

FREQUÊNCIA

E

TRANSITOR DE

POTENCIA.

A

GALBA

FREIRE

MOETA

ESTA

DISSERTAÇÃO

FOI

JULGADA

ADEQUADA

PARA A

OBTENÇÃO

DO

TITULO

DE

NESTRE

EM

ENGENHARIA, ESPECIALIDADE

ENGENHARIA

ELETRICA,

E

APROVADA NA

SUA

FORMA

FINAL,

_PELO

CURSO

DE

PÓS-

ORADUAÇÃO

DA

UNI'vERS1DADE`I=EDERAL

_{DE SANTA}

CATARINA.

BANCA

EXAMINADORA:

-

Prof. Enio

Valmor

Kassick, Dr. Orientador

Prof.

Robenode

Souza

Salgado,

Ph

D. f

Coordenador do Curso de Pós-Graduação

em

Engenharia elétrica “

Prof..EniO

Valmor

Kassick, Dr.

Prof. Ivo Barbi; Dr. Ing. Co-Orientador

Té.w.,¬zz›é'›

Aé^fz,‹¬,...

Prof. Fernando Luiz Marcelo Antunes, `Ph. D.

-

P

Of.

Arnldo JOSPeri

Dr. Ing.

ÉOÍ9Ca

Um.

~ ."Í”"*--.

lll

A

Deus

acima de tudo,

A

minha

esposa Valéria,

Ao

meu

filho Galba Júnior,

Aos meus

pais e irmãos.

-Se

algum

dia vocês forem surpreendidos pela injustiça

ou

pela ingratidão, não deixe de

crer na vida, de engrandece-Ia pela decência, de construi-la pelo trabalho!

' .=~ , '

Edson

Queiroz O

iv

AGRAnEC|MENTos

A

Deus

pela vida abundante que

_me

tem concedido, através de sua graça.

Aos

Professores Ivo Barbi e Enio

Valmor

Kassick, pela orientação segura e objetiva deste trabalho, além

do

elevado grau de profissionalismo e companheirismo que

demonstraram

ao longo

do

desenvolvimento deste. .

Aos

Professores

do

LAMEP

por terem contribuindo significativamente na

minha

formação geral

em

Eletrônica de Potência,

em

especial ao Prof. Arnaldo José Perin pelas discussões e sugestões

que

tanto contribuíram para a conclusão desteztzrzabalho.

E

Aos meus

colegas e amigos

do

LAMEP

que enriqueceram este trabalho

com

críticas

construtivas e sugestões. . _

.A

z »

Aos

técnicos

do

LAMEP,

em

especial ao Coelho, que

demonstraram

profissionalismo inestimável para a realização prática do protótipo implementado. = .

A

CAPES

pelo apoio financeiro.

A

toda

minha

f`amilia,

em

_{especial aos}

meus

_{pais e}

_meus

_{sogros, que}

me

_{estimularam desde}

o inicio destajornada.

/

Em

especial, a minha esposa Valéria e ao

meu

filho Galba júnior pelo estímulo e

compreensão

demonstrados,

doando

um

pouco

de suas vidas para o sucesso deste trabalho.

'

' l

suMÁRio

SIMBOLOGIA

RESUMO

ABSTRACT

INTRODUÇAO GERAL

CAPÍTULO

V1. _-

PRINCÍPIO

DE

OPERAÇÃO

DO

CONVERSOR

1.1.

INTRODUÇAO

1.2.

TOPOLOGIA

DO

CONVERSOR

E_

PRINCÍPIO

DE OPERAÇÃO

1.3.

ANÁLISE

DA

TOPOLOGIA

DO

CONVERSOR

1.3.1. Circuitosequivalentes

em

alta freqüência

1.3.2.

Formas

-de onda

do

_conversor V

1.3.3 Detalhe da

comutação do

chaveamento

em

quatroV(4) etapas

1.4.

coNcLUsÃo

*

cAi>iTu1.o

2 _

ANÁUSE

E

DTMENSTQNAMENTD Do

coNVERsoR

2.1.

INTRODUÇAOY

Ç

2.2.

OBTENÇÃO

DA

INDUTÂNCIA

CHAVEADA

_(ZS)

E

DA

CAPACITÂNCIA

EQUIVALENTE

(fziceq)

DA

ESTRUTURA

PROPOSTA

`

2.3.

ANÁUSE

DAESTRUTURA

EM

REGIME

PERMANENTE

_SENOIDAL

-A

2.4.

OBTENÇÃO

DOS ELEMENTOS

ARMAZENADORES

DE

_ENERGIA

2.4. 1.

Dimensionamento do

_{capacitor de saída}

Co

_e

_do

_indutor

L]

2.4.2. .Dimensionamento

_do

indutor . V

2.5.

.DETERMINAÇÃO

DA

cARAcTERisT1cA

DE

_SAÍDA

Do

coNvERsoR

E-

1

I

- ~

2.6.

DIMÇENSIONAMENTO DOS

COMPONENTES

_{DE POTÊNCIA}

_DO

<°

coNvERsoR

A

I

2.6. 1. Diinensionamento dos

componentes

_{de potência}

_do

_conversor '

2.6.1. 1. Cálculo das _{correntes nas chaves principais}

2.6.1.2. _{Cálculo das tensões nas} chaves.. ' i

2.6.2. _{Cálculo da corrente nos indutores} '"

H 2.7.

coNc|.usÃo

*Í vii ' xi 'xii XIII O1 O2 O8 O8

09

10 14 15' 15 16 119 19 22 25

27

27

27

28 28

29

v »«'

cARi1¬uLo

3 -

ÁRAcos

E

PRDJETO

Do

coNvERsoR

-

3.1.

INTRODUÇÃO

-

3.2.

ABAcos PARA D1MENs1oNAMENTo

DA

_TRn>LA(L1,

_{co, L2)} “

I _

3.3.

ABACOS

DAS

CARACTERÍSTICAS

DE

SAÍDA

DO CONVERSOR

~

3.4.

METODOLOGIA

DE

PROJETO

DOS

COMPONENTES

DO

CONVERSOR

3.4.1.

Dados

_de entrada

'-H

3.4.2. Determinação

do

valor

do

par _(L|,

_Co)

I

3.4.3. Determinação

do

valor da tripla _{(L¡, Co, L2)} .

3.5.

EXEMPLOS

DE

PROJETO

3.ó.

EXEMPLDS

DE

D1MENs1oNAMENTo

Do~c1'Rcu1To

DE

_PDTÊNCIA

3.7.

coNcLusÃo

CAPÍTULO

4 -

CIRCUITOS

DE

COMANDO,

CONTROLE

_E

_PROTEÇÃO

DO

coNvERsoR

' * 5 -A ~ 4.1.

r.N'rRoDuÇÃoz

. '

4.2.

DIAGRAMA

DE

13Locos

Do

coNvERsoR

. .

4.3.

FONTES

Auxz¡L1AREs

E1soLAÇ'Ão

DE

_{PU.1_.sos}

DE

coMANDo

4.4..CIRCUlTO

DE

_GERAÇÃO

_E

_{ATRASO DE}

_PULSOS

_DE

_COMANDO

4.5.

CIRCUITO

DEWPROTEÇÃO DE SOBRETENSÕES

NO

_CONVERSOR

4.6.

ANALISE

DOCONVERSOR EM

MALHA

FECHADA

4.6.1. Metodologia proposta para realimentação da tensão de saída

do

conversor

'

. 4.6.2. Determinação da função de transferência

do

'conversor

4.7.

LISTAGEM

Dos

coM1>oNENTEs'Do

coNvERsoR

' 4.8.

coNcLUsÃo

'

CAPÍTULD

5 -

SIMULAÇÓES

E

RESULTADDS EXRERIMENTAIS

5.1.1NTRoDuÇÃo.

' ' ` - 5.2.

RESULTADOS

DE

SIMULAÇÕES

5.3

RESULTADDS

EXPERIMENTAIS

A Í 5.4.

coNcLusAo-

CONCLUSÃO.

GERAL

-

R1BuoGRA.R1A

310

30

38

40

40

40

4l 4l 45

47

49

49

50 51 53 55 55 só 59 63

64

64 7fl 77

78

80

VII

A - ~

APENDICE A

-

DEDUÇAO

DA

FUNCAO

DE

CHAVEAMENTO

_[F(wst)| .

A.I~

SÉRIE

DE

FOURIER

E

ORTOGONALIDADE

₈₂ A.II-

FUNÇÃO

DE CHAVEAMÂENTO DA

CHAVE

Sl

DO CONVERSOR

84

Ai›ÊNr›|cE

E

z-

ANÁLISE

E

RELAÇÕES

MA1'ErviÁ'ri_cAS

EM

ALTA

ERi:QuÊNciA

E. i-

ANÁUSE

TEÓRICA

Do coNvERsoR

_só

Ai›ÊNDicE

c

_

PROJETO DE

PROTEÇÓES

PARA

o coNvERsoR

C.l-

ANÁLISE

DE

UM

POSSÍVEL

PICO

DE TENSÃO SOBRE

AS

CHAVES

₉₃

cn-A

_PROTEÇÃO

_DE

_soERETENsÃo

_No

_{or‹AivtPEADo.R}

_{DE TENSÃO}

₉₄

C.Il. l- _{Projeto da histerese Superior(UTP)} '

98 C.ll.2~ Projeto da histerese inferior(LTP) 98 CIl.3- Escolha do dissipador e da ponte de diodos 99

cm-

PROTEÇÃO DE soBRErENsÃo NA

CARGA

99

SIMBOLOGIA

.Í

a¿,, an, bo, bn Coeficientes da série de fourier

Ca

A

Capacitores

do

circuito de fontes auxiliares

Cg

Capacitores

do

circuito

_grampeador

C

l-a _{Circuitos lineares das fontes auxiliares}

CI-p, CI-g _{Circuitos integrados}

_do

_{circuito de proteção} A A

Cl-r _{Circuitos integrados}

_do

_{circuito de realimentaçãor}

Cn

Capacitores

do

circuito de

comando

A

CO

Capacitor de saida

do

conversor

H

CQm¡n

Valor

minimo

calculado para o capacitor de saída

Cp

_Capacitores

_do

_{circuito de proteção} O

c ¡ A, c2A, c ¡ B,

c2B

Capacitâncias intrínsecas das chaves principais

D

.

Razão

cíclica da chave

bidirecional _S1 d _{Variação da razão cíclica}

_em

_torno

_do

ponto de M linearização para análise da chave

PWM

D'

_Razão

cíclica da chave _bidirecional

_S2

Di l

Relação de

modelagem

da chave

PWM

O

Dg

1.

Dgz

Diodos do grampeador

Dn

_Diodos

_do

_{circuito de}

_comando

Dp,

Dg

Dz

D1A¬D2A¬

DiB¬

D2B

E, F,

G

f Ff] fs ftt) F(‹›)5¡) GNI),

(INDL

GND2

lI(s) la

IAB

iG ¡Co 1Li¬ IL2 luefz lczef

Imed

In io, to lp lpk ls ls 1» lsz -_ 1s1A¢f› 1s1B<‹zf: _Is2Aef¬ 1s2Bz-zf

1siAmó~

Isismóz

1s2Amd¬

Iszemâ

lZCeq

it» ldis

Lf

Li

L2

m, n

M_cO

M_l-|

M_L¡k

M_L2

lVl_L2k Vlll

Diodos do

circuito de proteção

Diodos zener 's .

Diodos

principais

do

conversor r

Variáveis auxiliares para simplificação de expressões Freqüência da rede de alimentação

do

conversor Funções exponenciais da série de fourier

Freqüência de

chaveamento

das chaves doconversor

Função

arl›itrz'iria no domínio

do tempo

Função

de

chaveamento do

conversor

'l"erras(massa) isolados entre si

Ifunção de trzinsfcrência

do

conversor Corrente

do

no (a) da chave

PWM

Corrente entre os nos

A

e

B

da topologia Corrente

do

nó (c) da chave

PWM

Corrente no capacitor de saída

Corrente nos indutores de entrada e chaveado Corrente eficaz nos indutores de entrada e

chaveado

Corrente média F

Corrente nominal

Corrente de saida

do

conversor Corrente

do

no _(p) da chave

PWM

Corrente de pico

C

Corrente na impedância chaveada Corrente nas chaves de potência Corrente eficaz nas chaves principais Corrente média nas chaves principais

Corrente na impedância

do

capacitor equivalente .

Múltiplos

do

capacitor de saida

Comprimento do

dissipador

lndutância de fiação

ou

trilhas

Indutor de entrada

do

/conversor Indutor chaveado

do

conversor

Números

inteiros definidos na sériede fourier Multiplicador auxiliar para _{geração de ábacos de}

_C0

Multiplicador auxiliar para geração de ábacos de

L

₁

Multiplicador auxiliar para geração de ábacos de

L

_¡k

Multiplicador auxiliar para geração de ábacosrde

_L2

Multiplicador auxiliar para geração

de

_{ábacos de Lzk}

Po

POmax¬

POmin

PRg

Q flmax flmin

Red

Rda

Rg

Rjc

Rn

Ro

ROmax

ROmin

Rp

S1»

S2

Sm»

Sic» 52Az

5213 Tal,

Ta2

lf| , lfz Tj,

Ta

trr

Ts

VAB

Vcc¬ Vccl›

Vcc2

Vcp

,

Vem»

V¢1B1

V¢2A¬

V¢2B

Veficaz .

Vr(D1A)~ VF(D2A)»

VF(DiB)z

VF(D2B)

Vs

Vgz

VgB'

Vgpk¬

Vgmin

Vgst

Vg3

Vg3'¬

Vg3"

Va

Vimax

ix

Potência de saída nominal

do

conversor

Potência

máxima

e

minima

de saida

do

conversor Potência dissipada nos resistores dos

grampeadores

ganho

estático de tensão

do

conversor Í

ganho

estático de tensão

máximo

do

conversor

ganho

estático de tensão

mínimo do

conversor

Resistência térmica cápsula-dissipador Resistências térmicas dissipador-ambiente Resistências dos grampeadores

Resistência térmica junção-cápsula Resistências

do

circuito de

comando

Resistência nominal da carga

do

conversor Resistência

máxima

da carga

do

conversor Resistência

mínima

da carga

do

conversor Resistências

do

circuito de proteção

Chaves

bidirecionais

do

circuito de potência

Chaves

principais

do

conversor

Transformadores de

comando

Tempo

de fechamento da chave S¡ e S2 Temperatura dejunção, temperatura ambiente

Tempo

de recuperação reversa dos diodos principais Periodo de chaveamento

do

conversor

Tensão entre os nós

A

e

B

da topologia Tensões da fontes auxiliares

Tensão entre os nós (c) e (p) da chave

PWM

Tensão

sobre as capacitância intrínsecas das chaves

Tensão

eficaz amostrado

Tensão direta _{nos diodos de potência}

Tensão

média nos grampeadores

Tensão

de entrada e saída

do

estágio de entrada

do

circuito

comparador

_{dos grampeadores das chaves}

Tensões

máxima

e

minimanos grampeadores

Tensão

de saida(controle _{3524) dos grampeadores}

Tensão sobre o capacitor

_Cg3

-i

Tensão de entrada e saída

do

estágio de entrada

do

circuito

comparador do grampeador

_{da carga}

Tensão de entrada

do

conversor V

Tensão

máxima

da rede de alimentação

Vimin

Vinom

Vi- 1-

VL2

Vn

Vo

Voer

VOnom

\/Opk

Vp

Vpico Vref

Vszzas 1 A)» Vsza(s2B)

Vs1Az Vsiaz Vs2A,

Vs2B

V

VsiApi<» Vs1Bpi<› Vs2Api‹»

Vszapk

VZo

ZCeq

ZCo

Z¡,

ZQ

ZL2

ZOeq

Zs

AICO

AlL|

AILQ

AIO

ARO

AVg

AV¡

AVO

AWCg

(D q)n(Í)i (vinil) (p A u)

ms

(DO X

Tensão minima

da rede de alimentação

Tensão

nominal da rede de alimentação

Tensão sobre indutor de entrada e indutor

chaveado

Tensao

nominal' '

Tensão

de saída

do

conversor

Tensão

eficaz na saída

do

'conversor

Tensão

de saida nominal ¡

Tensão

de pico na saida

do

'conversor

Tensão

do

no (p) da chave

PWM

'l`ensão _{de pico inaxima admissível nas chaves}

'l`ensãode |'el"erência _{para o}

_comparador

_{de histerese}

Tensão de saturação das chaves de potência

Tensão

reversa sobre as chaves principais « '

Tensão

de pico reversa sobre as chaves principais

Tensão

_sobre a impedância de saída

Impedância

do

capacitor chaveado equivalente Impedância de baixa freqüência

do

capacitor

_C0

Impedância de entrada e _de saída

do

conversor Impedância de baixa freqüência

do

indutor

_L2

Impedância equivalente de saída

do

conversor Impedância da indutância chaveada

Variação da corrente

do

capacitor de saida Variação da corrente

do

indutor de entrada Variação da corrente

do

indutor chaveado Variação da corrente de carga _

Variação da resistência _de carga

do

conversor Variação da tensão nos capacitores

grampeadores

Variação da tensão de entrada

do

conversor Variação da tensão de saída

do

conversor

Variação de energia nos capacitores

grampeadores

Ângulo

da impedância de carga V

` › . ,__ 'I . I , i, _

Conjunto de funçoes arbitrarias . -

Angulo

da tensão de saídado conversor*

Freqüência angular da rede de alimentação '

Freqüência angular

_do

_chaveamento

_{do conversor} Constante a determinar na série de fourier'

xi

RESUMO

Neste traballio descreve-se os resultados obtidos para

um

estabilizador de tensão alternadas

A

regulação da tensão de saida e obtida atraves de

um

estágio de potência

composto

por

um

indutor serie de entrada, seguido por

uma

impctlâncizi vztriitvcl que c cmulada por

um

capacitor e

um

indutor clutvcado.

A

lim de se obter o eleito de impedância variável, são

empregadas

uma

nova topologia e técnicas de chaveamento

em

alta freqüência.

A

análise da

estrutura

em

regime permanente senoidal é apresentada.

Também

são obtidos ábacos para facilitar

0 procedimento de 'projeto _dos

_componentes

_{de potência}

_do

_conversor.

O

_{estudo dos principais}

índices de performance

do

conversor proposto são apresentados: taxa de distorção harmônica da tensão de saida e da corrente de entrada

do

conversor e

ganho

estático de tensão.

Um

protótipo de laboratório de

IKVA,

llOVrms,

60

Hz

baseado

no

procedimento deprojeto desenvolvido é implementado e apresentados os resultados experimentais. -

| /

xii

ABSTRACT

This

Work

reports the results of a study performed on an

AC

voltage regulator

The

voltage regulation is obtained by

means ofa power

stage,

composed ofa

series inductor followed by a variable impedance, emulated by a capacitor' connected to a switched inductor. ln order to obtain the variable impedance effect, a high frequency switchi-ng technique and a

new

topology are employed. Sinusoidal steady-state analysis of the proposed structure is presented. Charts are traced

to

enable a simple procedure for the

power

stage design.

The

study

of

the

main

performance indices are presented: distortion factor for output voltage and input-current, input/output voltage gain and

power

factor to the input current output voltage.

A

ll<VA, llO Vrms,

60

hz laboratory prototype based on the proposed procedure design are implemented and the praticals results are presented.

f¡Çxiii

rNTRor›uÇÃo

GERAL

A

busca de

um

condicionador de energia tal que sua saída seja

imune

à variações da tensão de entrada e/ou da carga conectada ao

mesmo, tem

despertado

um

interesse particular aos estudiosos da área de Eletrônica de Potência. V

Atualmente existem estabilizadores de tensão alternada a partir de tecnologias corrsolidadas, tais

como,

o' _{l`cr'rc›-ressonante.}

Não

_{obstante estes ger'aImente}

aprcsentarn elevado peso e volume. Apesar de incluírem caracteristicas l`un‹.lamentais tais

como

robustez e conliabilidade, estes conversores têm

uma

desvantagem dcsanimadora, sua resposta dinâmica aos distúrbios citados

podem

ser consideradas bastante lentas.

A

motivação desta pesquisa baseia-se

em

conservar as características de robustez e confiabilidade dos conversores existentes no mercado, buscando-se melhorar a dinâmica e reduzir o peso

do

conversor final. A' topologia deve apresentar ainda

boa

qualidade de energia fornecida à carga

sem

poluir(injetar harmônicos) a rede a que estiver conectada.

i

›

A

topologia proposta baseia-se no princípio de

chaveamento

em

alta freqüência, conseguindo-se portanto melhorar sua dinâmica

dependendo

da malha de realimentação implementada.

A

redução

do volume

baseia-se

no

fato

do

conversor

fimcionar

como

elevador e abaixador de tensão, dispensando-se assim o transformador de entrada de outras topologias

que

processava toda a potência de carga, além da otimização -dos _{elementos armazenadores}

_de

energia.

Outro

fator que devera contribuir para a redução

do

custo e

do volume

da estrutura final,

será a utilização de

um

metodo

de chaveamento que dispensa o uso de grampeadores de tensão e/ou corrente sobre as chaves principais

do

conversor.

A

“

.

O

comando

proposto para o conversor deve ser simples para se conservar confiabilidade e baixo custo

do

protótipo final.

'

._

ç

Serão apresentados ábacos e urna metodologia de projeto para facilitar a utilização,.zdos

procedimentos desenvolvidos neste trabalho, por Engenheiros não¡~especialistas

em

_{Eletrônica de} Potência. usando-os para implementar

um

protótipo de lK\/A; l l0Vrms,

60

Hz. › Í '1

caairtmo

i

Pmwcívio

na

_{oPERAcÃo no}

‹:oNvERsoR

1.1.

INTRODUÇÃO

_

Ao

longo dos anos, a obtenção de

um

conversor

CA-CA

que seja simples e robusto,

tem

sido objeto de grande interesse por

pane

dos pesquisadores

em

Eletrônica de Potência, motivando a concepção e desenvolvimento de várias topologias.

O

conversor ideal deveria reunir

como

características principais simplicidade, robustez e baixo custo.

Uma

impedância variável

pode

ser emulada por urna célula

composta

de elementos passivos e chaves,

como

mostra a figura l.l. '

Á. A. L _{__.-} . .

C

. . =--~--> Z S B i

1

B

Figura l . l 1 Célula emuladora de impedância variável

A

célula entre os _nos

A

e B,

pode

ser

_empregada

_para

_{compensação}

_{estática de potência}

reativa[l-2]

ou

para regulagem da tensão de saída[3-6].

Na

realidade, a chave S da figura 1.1, é

uma

chave bidirecional que

pode

ser substituída por dois tiristores conectados

em

anti-paralelo.

Um

regulador de tensão alternada baseado

em

tiristores[3], usando

um

_{indutor série na entrada}

em

conjunto

com

a célula emuladora de capacitância variável, é apresentado na figura l_.2.

` Ll

A

L|

A

rvvvw

g , _{_} _ L2 _ « Vi

c

vo

_3:)

Vi × ` vp S - 'z,¿,-°-' V _

_B

. ia

Figura l.2: Regulador de _{tensão alternada, baseado}

em

2

O

conversor apresentado acima permite

uma

simples regulação de tensão desaida, para variações de tensão de entrada e/ou variação da carga conectada ao conversor.

Além

disso,

apresenta baixa taxa de distorção

harmônica(TDH)

na tensão de saida e na corrente de entrada, robustez; simplicidade-"e "baixo"'custo. ifintretanto,-" pode-se citar -duas" desvantagensw"básicas inerentes à topologia apresentada: baixa densidade de potência(W/kg

ou

W/cm3)

e resposta lenta para distúrbios na entrada e/ou na saída

do

conversor(-No

minimo meio

período da rede, 9 milisegundos para

um

conversor

em

60

I-lz)_.

Com

o propósito de eliminar estas desvantagens,

bem como

melhorar as vantagens, é proposta

uma

pequena

alteração na topologia apresentada,

usando

transistores

MO_SFET`s

(ou

IGBT`

s) para permitir operação

em

.alta freqüência e

melhorar a dinâmica

do

conversor, além disso, espera-se redução dos elementos passivos, visto

que

o valor efetivo

do

indutor chaveado será variado

em

alta freqüência além

da

otimização dos

componentes

armazenadores de energia

do

conversor.

A

figura 1.3 mostra o estágio de potência

do

conversor proposto. 1'

_

= . ~ _:f

i‹.2.

'roPoLoG1A

no coNvERsoR

E PRINCÍPIO

DE

oP1‹:RAÇÃo

z4

O

diagrama simplificado

do

estágio de potência é apresentado _na

figura

1.3.

Um

diagrama

prático utilizado neste trabalho está representado na figuraz'.lt.4.

Ambos

_{são descritos}

como

_segue:

` i

sm,

s,,¿, SZA,

S25

C `

`-"Chaves`¡5fí}1‹zip`àià(irans¡éioi,

IGBT

_óu

MOSFET)

-

_.

DM,

D

,B,

DM,

DZB

- Diodossinifínsezos

(MosFET“â)

S¡, S2 ~

« -

Chaves

bidireciona-is l

V¡,

Vo

- _{Tensões* de entrada esaída}

_do

_conversor

L

¡, L2,

C0

~

Componentes

armazenadores de energia

R0

- _{Carga variável conectada ao conversor}

V A V A fY`YY\ ^, _ - _ fYY'V_\ Ll ' Ll . S2A

A

D2A tz 2 sz 1 , L2 , vi ' C0 __ vz › _vi I H 6,, __ vo › R

63

:¡ V L--I

_,V

ä Ro., i i__›

_qr

É ú . _

om

. Sl

_/

' 513

V

DIB _ *J _ ' B A

Figuras 1.3 e_ 1.4: Estágio de potência (simplificado e prático)

do

conversor proposto.

Ag primeira diferença

do

conversor proposto para aquele apresentado

_nafigura

1.2, é

que

esta _{topologia permite operação}

_do

_{regulador de tensão}

_como

_abaixador

_ou

_elevador,

variação da razão cíclica

das

chaves.

O

transformador conectado na entrada

do

conversor baseado ein tiristor[3],

com

relação de transformação

adequada

para

compensar

as sobretensões na rede(em virtude daquela topologia apenas permitir funcionamento no

modo

elevador de tensão), neste caso sera usado soinente se houver necessidade de isolação galvânica

da

entrada.

Sendo

portanto

uma

considerável redução no

volume

final da topologia

do

conversor, visto

que

0

transformador de entrada processava todo a potência

do

conversor. Assim, no caso de se utilizar

isolação galvânica da entrada, a relação de transformação

pode

ser preterida nos cálculos seguintes e assuine-se que V¡ é a tensão da rede,

ou

no secundário

do

transformador

no

caso de

utiliza-lo na entrada

do

conversor.

i

O

efeito de impedância variável é obtido pelo controle da razão cíclica das chaves

principais, regulando-se assim, a tensão de saida

do

conversor. Coin relação ao indutor chaveado L2, sua indutância apresenta valores variando desde zero até seu valor total,

quando

a razão

cíclica da chave S¡ varia de zero(O) a um(l), conseguindo-sedeste

modo

a variação

do

valor da impedância equivalente. Iva .

i

Í A

Algumas

simplificações tornam-se necessárias para facilitar "a análise do conversor proposto:

W

“ i

Í '

- Elementos passivose _{chaves são considerados ideais;} ~ _{V¡ e}

_V0

_{são constantes no periodo de chaveamento(fs>>f);} -

A

_{carga é puramente resistiva(Ro).}

Em

estado permanente, identifica-se oito(8) seqüências _{de operação da} topologia proposta, representadas nas figuras l.6 a l. 13.

Sem

perda de generalidade escolheu-se o estado

do

circuito mostrado na figura l.6,

como

estágio inicial(seqüência l) para análise das etapas de

funcionamento

do

conversor. .

'

Vale salientar que as chaves principais

_S¡A

a

_S23

são-comandadas pelo

método de

quatro etapas, proposto

em

[8-9], pois evita o surgimento de picos de tensão e corrente nas chaves durante o periodo de chaveamento, permitindo redução

do volume

e

do

custo da topologia proposta, visto que não se utiliza _{grampeadores de tensão sobre as chaves principais. Para o caso}

em

questão, as únicas variáveis que interessam para definição das seqüências _{de operação}

_do

conversor são a tensão de saida(Vo) e a corrente no _{indutor chaveado(IL2).}

_As

_{demais grandezas}

evoluem

_ senoidalmente,

mas

não estão representadas para simplificar a

compreensão do

funcionamento da estrutura. V “

*I

A

figura 1.5 mostra os sinais de

comando

das chaves principais

do

conversor. Deve-se observar

que

as chaves prmcipais são constituídas de transistores(ou lGBT's) e diodos

em

anti- paralelo,

ou

MOSFET's

com

_{seus diodos intrínsecos.} A

`

4 V U V0: «O I V ‹r T0 -l vg 7 Sl contluzinflo I I c‹›ndu'/,indo _* V V V

Sly condu'/.inílo S2 conduzindo t

SIA ,_

..i¬

, _ , _ ,

›*

_{_}

v‹¬

...

Í :iii :iii ,ii 111;: :_,;__ iiriííírjii __,¬__--l__ __l_l--.._ __ i 9 ` if' l SIH

3

_ i1;:"i

Z

1

:iii * ;;tiíi1 5 .___- ._ - 111; _s2z\ , , , K , . , 1 szn , ‹ S2 oÍl` <sub>-â Sl un Sl</sub> ‹›IT _, S2 un S2 ‹›ll` _{_.} A SI on Sl oll' _{_. S2 on} S-\ll)/\ i .zm l

É/ÍÍ"//Wa

V~

Figura 1.5: Sinais de

comando

das chaves principais.

_

No

circuito mostrado na figura l.6, a corre_nte,I¡_2 é constante e está

em

roda livre através

da chave S2A,

do

diodo

_DZB

e

do

indutor L2. Neste instante IL2

<

O e

_V0

>

0. _Assim, identifica-se as seguintes seqüências de funcionamento para o conversor: Í '

Seqiiêncin I (Figura I.(›):, _{_'} intervalo |t.0.tI| ;

V"

>

0 e IL2

<

0

(SM

conduzindo)

~

Disparo

de

Sm

-

Nada

_ocorre, 'pois _{a chave}

_S¡B

_{está reversamente polarizada}

pela _{tensão V0.} ' A D

Bloqueio de SZA

-

A

_corrente

_Im

_{é transferida da chave}

_{SZA que}

_{bloqueia, para}

chave

_{SH3 que}

conduz.

--

Disparo

de^S¡A

-

Nada

_{ocorre, pois o sentido da corrente}

IL2 evita

que

a chave

Sm

conduza. -

.Bloqueio

_{de S23}

-

Nada

_{ocorre, pois a chave}

_S25

_{não está conduzindo.}

Seqüência

2 (Figura l.7): intervalo |tl,t2| ;

VU

>

0 e

lu

<

O

(Sm

conduzindo)

Disparo

_{de S23}

-

Nada

_{ocorre, pois a chave S23' está reversamente polarizada}

pela tensão V0. -

Bloqueio

de

S ¡

A

-

Nada

ocorre, pois a chave S ¡A não está conduzindo. - -

Disparo

de

SM

-

A

_{corrente IL2 é transferida da chave}

S¡B que

bloqueia, para

chave

_{SZA que}

conduz. .

Bloqueio

de

Sm

-

Nada

_{ocorre, pois a chave}

S¡B

não está conduzindo. Estas duas(2) seqüências repetem-se até que o sentido da corrente _IL2 seja invertido.

_ 5

Seqüência

3 (Figura l.8): intervalo |t2,t3] ;

V”

>

0 e IL2

>

0 (

S23

conduzindo)

Disparo de

S¡¡3 -

Nada

ocorre, pois a chave

Sm

está reversamente polarizada

pela tensão V0.

-i

Bloqueio

_{de S2A}

-

Nada

_{ocorre, pois a chave}

_S2A

_{não está conduzindo.}

Disparo de

SM

-

A

_{corrente IL2 é transferida da chave}

_{S25 que}

_{bloqueia, para}

chave

_{S¡A que}

conduz. `

Bloqueio

_{de S23}

~

Nada

_{ocorre, pois a chave}

_S25

_{não está conduzindo.}

Seqüência

4 (Figura l.9): intervalo lt3,t4| ; Vi, > 0 e IL2

>

0 ₍

SM

conduzindo

₎

Disparo

_{de_S2B}

-

Nada

_{ocorre, pois a chave}

S23

está reversamente polarizada

pela tensão V0. 5 â .

Bloqueio de

Sm

-

A

_{corrente IL2 é transferida da chave}

S¡A que

bloqueia, para

chave

_{S23 que}

conduz. _ . i

. -

Disparo de

S_2A -

Nada

ocorre, pois o sentido da corrente _{IL2 evita}

que

a chave

S2A

conduza. ii

~

'

Bloqueio

_{de Su;}

-

Nada

_{ocorre, pois a chave}

S¡B

não está conduzindo.

As

duas(2) últimas seqüências repetem-se até que a polaridade da tensão de carga_(Vo) seja invertida.

A

Seqüência

5 _(Figura l.l0); intervalo |t4,t5] ;

V0

<

0 e EL2

>

0

(S23 conduzindo)

Disparo de

Sm

-

Nada

_{ocorre, pois a chave}

Sm

_{esta ieversamente}

polariv.a‹|a

pela tensão V0. '

zh;

Bloqueio

_{de S23}

-

A

_corrente

IL2 e transferida da chave

_{S28 que}

bloqueia, para cliave

_{S¡A que}

conduz.

Disparo

_{de SH;}

-

_Nada

_{ocorre, pois o sentido da corrente}

IL2 evita

que

a chave

S¡B

conduza. `

^

Bloqueio

_{de S2A}

-

_Nada

_{ocorre, pois a chave}

S2A

não está conduzindo.

Seqüência

6 _(Figura l.l I): intervalo |t5,t6] ;

V0

<

0 e IL2

>

0

(SIA conduzindo)

Disparo de S2A

-

Nada

_{ocorre, pois a chave}

S2A

esta reversamente polarizada' pela _{tensão VO.} c

6

Bloqueio

de

'Sm

-

_Nada

_{ocorre, pois a chave}

S223 não está conduzindo.

Disparo

de

_S23

-

A

_{corrente IL2} e' _transferida da chave

S¡A

que

bloqueia, para chave

_{S23 que}

conduz.

A

_

Bloqueio

_{de SIA}

-

Nada

_{ocorre, pois a chave S ¡A não está conduzindo.}

As

duas(2) últimas seqüências repetem-se até que o sentido da corrente _IL2 seja invertido.

Seqüência

7 (Figura l.l2): intervalo |t6,t7| ;

Vu

<

0 e IL2

<

0 (

S2A conduzindo)

Disparo

de

Sm

-

Nada

_{ocorre, pois a chave}

_S¡A

_{está reversamente polarizada}

pela tensão Vo. i

Bloqueio

_{de S23}

-

Nada

_{ocorre, pois a chave}

_S25

_{não está conduzindo. Í}

Disparo

de

Sm

-

A

_{corrente IL2 é transferida da chave}

_S2A

_que

_{bloqueia, para}

chave

S¡B que

conduz. “ ` `

Bloqueio

_{de S2A}

-

Nada

_{ocorre, pois a chave}

_S2A

_{não está conduzindo.}

Seqüência

8 (Figura I.l3): intervalo lt7,t8| ;

V0

<

0 e IL2

<

0 ₍

Su;

conduzindo)

Disparo

de~S2A

-

Nada

_{ocorre, pois a chave S2}

A

está reversamente polarizada pela tensão V0. “

'

.

2 Bloqueio

de

'Sm

-

A

_corrente

1¡_2 é transferida da chave

S13 que

bloqueia, para

chave

_{S2A que}

conduz. 2 2

r

Disparo defS2B

-

Nada

_{ocorre, pois o sentido da corrente}

IL2 evita

que

a chave

S25

conduza. '

»

Bloqueio

de

Sm

-

Nada

_{ocorre, pois a chave}

_SIA

_{não está conduzindo.}

As

duas(2) últimas seqüências repetem-se até que a polaridade da tensão de carga(V0) seja invenida. Assim, o circuito retorna ao estado inicial, e

um

novo

ciclo de funcionamento é

iniciado.

(9

Vi _{c‹›=_, vo} R0

®

Vi ‹:z›,:_, vi, â R0

(fg

V* c‹›.:_, vu R0

(9

V' i c‹›.:*_. vo R0 + .

QQ

vi ‹~.› .:._,*v.. R" vi i:f..,___._,.. vn ä .RU O 7 A . A I) ` _* _ SQA

¿

DIA i , S2/\

A

DÍA L2 ll.2 I Lg S IL2 Í _ [HB i . I

~v

02'; + ' *

~A

DIA DIA SIH

V

IHH _gm

V

llllš __ I __ _ _ i ie

Figura 1.61 Seqüê_nci_a I Figura 1.7: Seqüência 2

A _A "'Ti"` ' ""i'iV` _ sm DZA . xz,\

¿

DZA ii,2 l i.2 ` iixz l ¡¡ 'Ó i + ` 1 ` .

“_

.M i

E

mi sm

v

iíiiii - SH, um à _B Figurai 1.8: Seqüência 3 ` Figura l.9:"Seqüência 4 A _A W' |..i' › _ ' . - › ii i ~ l sm' if. r›2A , _g s2A

-

mA 11.2 _Lz

ml

Lz l A .

Ê

mi; . ..

E

Dm i › ' 4- Sii

-

.iii mi f sm HH* ._ 'Sin _ mis i___ i .i 1 ii

Figura 1.10: Seqüência 5 _Figura I. l ii Seqüência 6

^ _A fvTdr'I~/*__ zyvv¬ _Ú ,Li » 4 sm ' ií›2A V _ s2A

¿

mA ii.: I L2 iLz I [fz . ` nz" .

~v

Inu /. . ___ Si/\ _` IN/\ _l.¡ll\ gm _ Iilli _Sm

v

Dm Il '

1

A 8

1.3.

ANÁLISE

DA

TOPOLOGIA

DO

CONVERSOR

~

1)

1.3.1. Circuitos equivalentes

em

alta freqüência

Nesta seção, são apresenta‹'los os circuitos equivalentes ein alta freqüência, alem das expressões básicas para análise destescircuitos. Esta análise baseia-se na premissa de

que

para

chaveamento

em

alta t`i'eqL"iência(t`s

>>

_Í), pode-se considerar V¡ _e

_Vo

_{constantes durante o}

periodo de

chaveamento

e que todos os dispositivos são considerados ideais. Assim, pode-se definir os dois circuitos equivalentes apresentados nas figuras 1.14 e 1.15,

bem

como

as principais formas de

onda

mostradas na figura 1.16 , para subsidiarem a análise teórica

em

alta freqüência

do

conversor(Apêndice B). ` ~

.De

acordo

com

o 'estado das chaves principais são identificados dois casos a serem estudados: '

'

Caso

a)

Quando

ii

chave S2

está conduzindo:

`

O

circuito equivalente

do

estágio de potência está representado na figura 1.14.

A

corrente IL2

tem

valor constante e está

em

roda livre pela chave S2;

A

corrente

IU

evolui linearmente, visto

que

a tensão imposta sobre indutor L¡ é constante. l *

LI

_A

lo -_ _.X lco J' 1 _ -ii . q ' Vi Co -¡ Vo _R0 1 _ B

Figura 1.14: Estágio de potência

quando

S2 conduz.

Através de

uma

análise qualitativa por inspeção da figura acima, encontra-se as seguintes

expressões; ' ' A /

^V‹›z5°

(11)

-V,,2;0:>l,¿5cte

₍₁₂₎

V

vu

=

_vi

_-vo

gm

₍₁₃₎

l

i 9

Caso

b)

Quando

a

chave

S¡ está

conduzindo?

O

circuito equivalente

do

estágio de potência está representado na figura 1.15.

As

correntes

_IU

_{e ILZ}

evoluem

linearmente, visto que as tensões impostas sobre os indutores _L¡ e

L2

são constantes. I _ A

UA

0:

ig

¬ ii E L lco J' f _ _. Í C0 "L i ‹ . . . .,,,...\,...,,_.. . . ._ . ~.\..»... . . ' _ .. ¬. .. ._ ›' V

F

Figura l.l5: Estágio de potência

quando

S¡ conduz.

'

Neste caso

uma

analise qualitativa por inspeção da figura acima, determina as seguintes

expressões: '

'

AVG,

:#0 _(l.4)

Vu

= V0

(l.5)

VL,

=

V¡

- V0

E

ctc (l.6)

No

apêndice

B

desenvolveu-se

_uma

análise completa da estrutura

em

alta freqüência

que

pode

ser referenciada

quando

se desejar estudar aspectos da topologia

em

alta freqüência.

l.3.2.

Formas

de

onda

_do

_conversor '

g

As

principais formas de onda

do

conversor são mostradas na figura

l. 16.

200-

V

VS1A

z3lÚzJflzílfi.fLnrrw.r:»

1OÍ

_

1â1A

1825

' _

mr;lor.Ll¿al1lJ¶l.LJl

_lll

~

1 I0

200

' v1_2 _ , __--I

1---l

_{'___ '___}

_{I___¬}

_{___'}

'__`

0

~~'

1~~

'--v1_1~'--

~-1

~'-~

`*~-"*

"ÊOO

1 1 1 1 1 1 1 1 1 1 | 1 1 1 1 | 1 1 1 1 | 1 1 1 1 |

200

_V1 ' O _ ~ * _ _ * * ~ _ _ _ _ _ _ _ _ z _

Vo

,

"ÊOO

1 1 1 1 | 1 1 1 1 1 1 1 1 1'¶ 1 1 1 1 1 1 1 1 1 Í

20

.

0190

I i

`IL2.

O - ~ - ~ ~

~-›

- ~ - - ~

“_

'*"`T`"¬"""'_`ÍT"_-fÍ_Í`_`_Í;

ÍL1

“QO

| 1 1 1 F | 1 1 1 1`| 1 1 1 1 1 1 1 1 1 I 1.1 1 1 Í

0.5070

0.5075

0.5080

0.5085

0.5090'

_0.50535

(1›) . í _

Figura 1.16: Principais formas de

onda do

conversor 1.3.3 Detalhe

da

comutação

do

chaveamento

em

quatro(4) etapas 1

Para a análise da

comutação

escolheu-se o circuito da figura 1.8 (seqüência 3), a partir

da

qual pode-se estudar os diversos casos possiveis, além da possibilidade da análise da influência

do

sinal de sincronismo na comutação.

Também

foram incluídas as capacitâncias intrínsicas das chaves que participam

do

fenômeno

da comutação(Figura 1.17).

à /\ _: fv¬rv\ _¡ - 1.1 1 * -

L

1 _ S2/\ c2./\ D2/\ . 11.2 1,2 ' * +

Sm

T

111.1 _{_} 1.›21.1 l I _À = . _¡_

Cb)

\¡Í _ C0 :lj \/Q É R0 _ › ` + _ S1/1 _V CIA

mA

K

o

'~

_.. S¡B Cl” [)lI%

dã

-1

~ 13." , 1 Figura 1.17: Seqüência 3

Na

seqüência 3 pode-se analisar a

comutação

seguindo as ordens de

comando

. ~ _

1

determinadas na _{seçao (12).} . 1

DISPARO DE

S¡B

-

_Nada

_{ocorre pois a}

chave S¡B está reversamente polarizada pela tensão

VMB

S

_VF(D¡B).

_A

tensão da carga _{( Vo)} reflete-se sobre a chave

_Sm,

oq seja,

Vc¡A 5

_{Vo_}

ll

A

chave

_S25

e o diodo D2¿A

conduzem impondo

a

soma

das tensões

_Vc2A

=

_{\`/¡z(D2,\) ea}

_{VC25 =}

VS¡m_q25) sobre o indutor L2.

'

,. \

BLOQUEIO

DE

S2A

-

Nada

_{ocorre pois a chave}

S2A

não está conduzindo

permanecendo

reversamente polarizada pela tensão

_VC2A

=

_V¡z(D2A).

DHSPARO DE

S¡AV- Visto que

_VMA

E

V0, a chave

_{S¡A conduz}

imediatamente.

A

corrente _IL2 decresce

em

ecresce S¡A.

Quando

Sm

assume

toda a corrente _IL2, a chave

_S25

bloqueia, apesar

do

diodo

_D2A

continuar conduzindo corrente reversa.

A

tensão

_Vc25

continua

grampeada

pelo _{diodo D25,} pois

_{VC25 S}

_V¡z(D25) garantindo a

comutação

praticamente suave da

chave S25.

Apos

0 diodo

_D2A

bloquear, a tensão sobre \/c2A cresce até _que

_VC2A

_{5_ V0, enquanto}

VS¡A

decresce até

_Vc¡A

=

_VSa,(5¡A).

Assim

a

comutação

da chave

_VS¡A

não é suave.

A

tensão

Vc¡5 permanece grampeada

pelo _{diodo D¡5.}

O

circuito da figura l.l8 representa

_oestado

final

da estrutura (seqüência 4). 4 ~

O

diodo

_D2A

se recupera durante o

tempo

tr, resultando

em

um

pico de corrente

do

capacitor de saida

_C0

através de

_D2A

,

D25

,

S¡A

,ge

D¡5

que será amortecido

somente

pela

indutância de fiação

ou

trilhas(L¡) e pela resistência das chaves. ~

›

^

BLOQUEIO

DE

S25

-

Nada

_{ocorre pois a chave}

S25

já bloqueou, visto que a corrente IL2 foi transferida para a chave

_S¡A

e diodo

_D¡5

.

. A

"Pr

-

. +_ 52,4 V0 c2A D2A u,2 1 Ê L2 -+ S28

T

C2B DZB + -l

Õ)

W

~

C~=

s _* ' K

sm

CIA DIA ti +

ãgilg

_T

cI|3 DII3

B "

Figura 1.18: Seqüência 4

Na

seqüência 4, pode-se fazer a seguinte análise, a partir da figura 1.18:

DISPARO

DE

S25

~

Nada

_{ocorre pois a chave}

S25

está reversamente polarizada pela tensao

_{VC25 5 VH525).}

A

_{tensão da carga (V0) está sobre a chave}

-.l2

Como

a chave

S¡A

e o diodo

_D¡B

estão conduzindo tem-se

_Vc¡B

=

_V¡z(D¡B) e

_Vc¡A

=

_VSa¡(S¡A).

A

tensão sobre o indutor

_L2

é praticamente igual a tensão da carga. -

BLOQUEIO

DE

_SM

-

A

_corrente

_Im

_{é interrompida instantaneamente na chave}

S|AÍ

A

tensão

_VL2

se inverte e polariza diretamente _S25 que- conduz.

A

corrente passa a' _fluir

imediatamente por _S23 e l`)2A. não havendo portanto cst`orços de tensão nasichaves.

Como

as tensões .sobre

_S¡A

e -S23 estão grampeadas

em

valores baixos as duas(2)

comutações

são praticamente suaves.

A

corrente _IL2 carrega a capacitância intrínseca

em

e descarrega _c2A lmedlâlamefllle,

OU

Seja,

_VCIA

E

V0

8 iVc2A

:

_VF(D2A),

_VC2B

:

_{VS¿¡¡(S2B)} C

VMB

_{É VF(DlB).}

O

circuito retorna ao estado anterior (seqüência 3). ~

Neste caso a indutância de fiação ou trilhas(Lf) deve ser

_minima

pois gera

um

pulso de tensão sobre a chave _{S¡A, oscilando}

com

a capacitância intrínseca _{c¡A, evitando}

_{também que}

_a

!

corrente

em

S 1

A

se extinga instantaneamente, contribuindo assim para aumentar o

tempo

de

i»

recuperação reversa. . . .

Durante o

tempo

de recuperação reversa

do

diodo

_D¡B

, haverá

um

pulso de corrente nas

chaves alimentado pelo capacitor

_C0

que será. limitado apenas _pela indutlância

_Lfüe

pelas resistências das chaves. Neste caso' _{tem-se a}

_comutação

_{mais crítica pois ocorre}

_um

_pico'

de corrente prolongado sobre as chaves

do

conversor. __

p \

_ l

DISPARO

DE

_SM

-

_Nada

_{ocorre pois a corrente}

IL2

tem

sentido contrário à

condução

da chave _SZA.

Além

desta chave permanecer reversamente polarizada.

I `

BLOQUEIO

DE

S'¡“B -

Nada

_{ocorre pois a chave S¡B não esta conduzindo.}

ii

~

Estas duas (2) seqüências repetem-se até que a polaridade da tensão da carga seja

invertida. - 1

'

Neste ponto torna-se importante a analise

do

sinal de _{sincronismo pois na prática Vé}

impossivel implementar

um

comparador

de tensão que não tenha histerese no ponto de cruzamento da tensão da carga

_V0

pelo nível zero. _{Outro problema é que}

_quando

_{se deseja}

_uma

histerese muito pequena

(3mV,

p.ex.), o ruído devido as trilhas e não idealidades Í

dos

componentes

comuns

existentes(zlO0mV) faz

com

_{que o} c‹>iti|)arador oscile

em

torno

do

nível

zero

mudando

a lei de

comando

_{varias vezes no cruzamento por zero.}

A

_melhor

solução seria

projetar

uma

histerese _{maior que}

_lOOmV

_{e analisar os problemas causados na}

_comutação

_das chaves.

lmaginando-se

uma

histerese positiva (o sinal de sincronismo estaria atrasado), na seqüência 3 (Figura 1.17) pode-se analisar os _{seguintes eventos:} A

-13

-

A

_{tensão da carga (V0) inverte sua polaridade}

e a lei de

comando

das chaves _{continua a}

mesma;

A

' `

¡ .

-

_Enquanto

_|Vo|

_S

|V¡=(D2A)

+

VSm(S2B)|

S

l,4V a tensão sobre

Sm

_permanece

positiva e

_Vcjfi

inverte de polaridade;

_

-

Na

_{primeira etapa da}

_ordem

_de

_comando

_(DESPARO

DE Sm)

a capacitância intrínseca c¡B descarrega-se sobre a chave

_{S¡B mas}

o diodo

_D¡A

não

conduz

pois esta reversamente polarizada pela tensão

_VHDZA)

+

_VSMSZB)

~ _V0;

O

-

A

_{segunda etapa}

(BLOQUEIO

DE

SZA

) permanece inalterada;

-

A

_{terceira etapa}

(DISPARO

DE

S¡A) permanece inalterada” se a

máxima

histerese projetada para o sinal de sincronismo garantir que a tensão sobre a chave S¡

_A

esteja positiva neste

instante,

ou

seja,

VMA

=

_VF(D2A)

+

_{V5m(S2B) ~ Vo. Simplificadamente pode-se concluir}

_que

_se

esta

_ordem

de

comando

ocorrer enquanto

_V0

S

l,4V_, esta etapa não sofrerá alterações;

-

A

_{quarta etapa}

(BLOQUEIO DE

S23

) permanece inalteradaj

No

caso da tensão da carga _(V0) se inverter

_quando

o circuito estiver na seqüência 4 (Figura l.l8) tem-se os seguintes eventos, imaginando-'se _{histerese positiva(sinal de sincronismo} estando atrasado ): ' '

-

A

_{tensão da}

carga (V0) se inverte, ou seja, _{|Vo| S |VF(D¡B)}

+

_{Vsa¡(S¡A)i e a lei de}

comando

das chaves continua a

_mesma;

›

-

Na

_{primeira etapa da}

_ordem

_de

_comando

_(DISPARO

DE

_Sm)

as capacitâncias

intrínsicas c _¡B e

_c2A

estão

com

polaridade invertidas aplicando tensão direta sobre

_S23

e

_D2A.

A

corrente _IL2 cresce

em

_S25

e decresce

em

S _¡A; `

-

Na

_{segunda etapa da}

_ordem

_de

comando

(IšI.0Ql_lEl()

DE SM)

a corrente _{lL2 e} interrompida ein

_S¡A

(se já não houver se transferido _{totalmente para S23) e fluirá apenas por} S¡B_

Se

a histerese

máxima

projetada for tal que este evento ocorra _{enquanto |V0|}

_S

_

VF(D2A)

+

_VSm(52B) | , o circuito retorna à seqüência 3(Figura l.l7)

porém

com

tensão na capacitância _c¡B

com

polaridade invertida;

-

A

_{terceira etapa}

(DISPARO

DE SM)

permanece inalterada;

_Al4

-

A

_{quarta etapa}

(BLOQUEIO

_DE'S¡B)

_{permanece inalterada.}

A

próxima

ordem ordem

de

comando

é idêntica à seqüência 3 e se |\/ol S Í

VF(D2A) +

V5m(S2B)l 5 l,4V esta seqüência será idêntica a anteriormente descrita considerando histervese positiva.

V

Vale salientar que esta análise

_do

sinal de sincronismo deve ser feita apenas

quando

a tensão da carga está invenendo de polaridade, não interessando nos demais pontos da

senóideda

tensão de saida

do

conversor. ' J

Quandoqa

tensão da carga exceder ao valor

máximo

_{projetado para histerese}

_do

_{sinal de}

sincronismo, a

ordem

de

comando

_{mudará, ou seja, o circuito detecta}

_que

_{a tensão da carga}

inverteu sua polaridade o ri: >< ccuta a seqüência 5 ou Ó,

dependendo

se isto ocorre

quando

o circuito estava na seqüência 3 ou 4. respectivamente

O

circuito de sincronismo voltará a influir

no circuito apenas

quando

a tensão da carga

novamente

atingir o ponto de inversão de polaridade.

1.4

CONCLUSÃO

.

V

-~

Neste capítulo apresentou-se a estrutura

do

conversor proposto descrevendo»

_o

principio de funcionamento da topologia, utilizando-se o

método

de

chaveamento

de quatro(4) etapasl-para evitar esforços de tensão _{e_/ou corrente nas chaves de potência.}

_As

_{etapas de funcionamento} foram descritas, apresentando-siei

_também

_uma

_análise

_{do fenômeno da comutação}

das chaves. Considerações sobre o sinal de sincronismo

_também

_{foram descritas.}

_As

_{principais formas de} onda

do

conversor

bem

como

os circuitos

em

alta freqüência foram apresentados. z

V

‹>

cAPíTULo

2

.

ANÁLESE

E

DIMENSIONAMENTO

DO CONVERSOR

~ `

2.1.

INTRODUÇAO

._ .

_Os elementos armazenadores de .energia

desempenham

um

_{papel importante}

_no

_conversor

proposto, pois a regulação da tensão de saída depende intrinsicamente dos valores dos

mesmos.

Para permitir a elaboração de

uma

metodologia de projeto, torna-se fundamental a obtenção de expressões para o dimensionamento destes elementos. -

Também

são obtidas expressões para 0

módulo

e a fase

do ganho

estático da tensão de saída

do

conversor, determinando-se assim a caracteristica de saída

do

conversor.

Expressões para o dimensionamento das chaves de potência são apresentadas.

2.2.

OBTENÇÃO

DA

.INDUTÁNCIA

CHAVEADA

_(ZS)

_E

DA CAPAc1TÂNC1A

EQUIVA

LENTE

(lccq)

DA ESTRUTURA PROPOSTA

_

4 ¡_

Enquanto

a chave S] conduz, o circuito equivalente é _{aquele representado na figura›l.l4.}

Considerando-se a função

_de

chaveamento da chave S¡

do

conversor, _{deduzida no apêndice}

A

(A. l9), pode-se definir _{as seguintes V_relações,_¿}

H E _ , _

Í

Vil.:

:

VAD

:>

_Vl.:

:

VAD `

D

(2

I) . 3 › E

lu

Z

IAB

:>

IL:

:`%

₍₂₂₎

N ri

Dix/ídindo~se as expressões (2.l) e (22), obtem-set.,

'An

D2

VQI3)

Po

|'I tlltl Of

_

j‹oL '

ZS

-

_DT2

_(2.4) Onde;

=

_tempo

_{deifechamento da chave}

S¡.

=

_{freqüência de chaveamento}

(TS=l/fs). *

=

_{razão cíclica da chave}

S1, O

5

D

5

1

-Lz

=

valor

_do

indutor

_L2

(Henry's)

f=

_{freqüência da rede (tn}

₌

_2-mf).

_

'ló

De

posse

do

valor para a indutância chaveada(Zç), faz-se necessária a obtenção- da capacitância equivalente, portanto: E

V

_L_:_L+_L

₍₂₅₎

Z

(Tcq

Z

S

Z

(jo 2 .

Ti.

_{z_L+¡ac,}

‹2.õ› LCt*q JCDLZ _

'mL

Z(.`.t-q

:

_z J z 2 5

D

"(1) _L2C()

Deduz.-se da expressão (2.7), que lornece o valor da capacitância equivalente, dois(2) casos limites de operação

do

conversor:

-

Quando D

~›

₀ I Z._ Z..“

:----

' 2.8 ' (_.u| ..› (, fiu)C0 ( ) -

Quando

D

-›

₁

iZ‹.i‹q*(Ís||i‹:0)=~.

A (2~9l A ¡ 2 0

As

expressões, (2.7), (2.8) e (2.9) são fundamentais para a análise

do

conversor, pois

mostram

que a impedância

Zçcq pode

ser capacitiva

ou

indutiva

_{dependendo do}

_{valor da razão}

ciclica(D) de

chaveamento

da chave S|

do

conversor. Observa-se portanto ,que a topologia proposta

tem

capacidade de operar no

modo

elevador

_ou

abaixador de tensão, eim função

do

capacitor equivalente chaveado, regulando-se assim a tensão de saída

do

conversor.

f

2.3.

ANÁLISE DA

ESTRUTURA

EM

REGIME

PERMANENTE

_SENOIDAL

Para analisar o conversor

em

regime permanente senoidal, inicialmente serão estudados os dois(2) extremos para a razão ciclica(D) da chave _S¡, descritos nas expressões (2.8) e (29).

A

principio, para facilitar a análise, pode-se considerar _{a carga(P_o) e a tensão de saida(Vo)} constantes,

ou

seja, _{IVO, lol} e _{fconstantes, admitindo-se porém, variações na tensão de entrada} (V¡)

do

conversor. Assim, define-se dois(2) casos: V

-l7

Caso

l: _V¡

mínimo

(D

-› ₀₎ F

Quando

V¡ é mínimo, o conversor deve operar

como

elevador de tensão, apresentando caracteristica capacitiva

em

seus terminais de saida. Desse

modo,

obtem-se o circuito equivalente, no dominio da freqüência, da figura (2.l) e o diagrama fasorial da figura _(22), considerando carga indutiva. . - ILI lo C ~~--~-›

_A

»~-~» - _{jwL ¡+} i V lZCeq Ro ZCeq _[Q l jwLo

B

_ , --› g_-___; Aí

É

---› o<Í

Figura 2. I: Circuito equivalente para V¡

mínimo

1 1.1 _

V

I vu IO . _

Vu

'_ . ×

Figura 2.2:

_Diagrama

_{fasorial para V¡}

_minimo

Caso

2: _V¡

máximo

_{(D -9}

_l)

Quando

V¡ é

máximo,

o conversor deve operar corno abaixador de tensão, apresentando característica indutiva

em

seus terminais _de saída. Desse

modo

obtem-se o 'circuito _equivalente

no dominio da freqüência., da figura (2.3) e o diagrama fasorial da figura (2..4), considerando

carga indutiva. ¬ ILl Io ››››› --›

_A

_{---_»} + _{.¡wL 1-} F F lzc ZCeq _Lg ~ _ . jwL0 ---n 4<

É

Ê!

.â‹ - -‹--› z< 8° Z B.

18 \{ ÇZ5 IL1 `

_e

Vu

¡ZCeq V0

Figura 2.4:

Diagrama

fasorial _{para V¡}

máximo

Em

regime permanente senoidal obtem-sei Z'

:Z

()c‹| (_Í‹~‹|

.gn

I

Z

₀ 2

_____!_____

_{_}

(BÍ_1?_Í'2;Ê‹_›l

(R0

i

(210)

_ _

ze

_

vozzofl,-12,:-Él1~v,

₍₂₁₁₎

i z,

z

zw,

+_¡‹,›_L,

(212)

" __ Z()rn| _ '“

vo

_

-_--_

v,

₍₂₁₃₎

_ Zu.-q

+

.|(°Li 2

_D2»

_*LC

, «

Â*-zi-+.jmL,

_{*_} +-( _m. 2 “)

(214)

_ Vl)

Ro

+.|wl“‹› .iwll ₂

Considerando-se a carga

do

conversor resistiva(R0), para facilitar a análise, obtem-se:

l_:l+

j(0L¡+L1iDz__(,)2L2Co)

g

(215)

.

V0

Ro

L2

i

Assim, pode-se defmir as seguintes expressões para o

módulo

e a fase

do ganho

estático de tensão(qf)

_do

_{conversor proposto:} »'

i 2 ₂ .‹V, I

mL,

L

2 2 ¬ _ * _

A-z»--=›-=

--

_i--'i›-

_Lc

. iv” q

R0)

+[

+L2(g

‹z› z 0) ‹21f›› i 2 A \ >