Disc.: Sistemas Microprocessados Curso Técnico em Eletrônica

(1)

Disc.: Sistemas Microprocessados

Curso Técnico em Eletrônica

(2)

1. Objetivo da Disciplina:

Sistemas Microprocessados - Prof:

Demantova 2

Apresentar características e conceitos de

um sistema microprocessado e compreender o

funcionamento

de

um

microcontrolador

(3)

2. O Computador Digital:

As transformações entre grandeza analógica e

digital é feita através de interfaces.

(4)

Sistemas Microprocessados - Prof: Demantova 4

CPU

Unidade de Memória Unidade de E/S Periféricos de E/S Programas e Dados

CPU – Possui em seu interior toda a estrutura para que as informações possam ser transportadas e processadas, de forma lógica ou aritmética, automaticamente pelo programa.

(5)

CPU

2.1 Computador Digital - Blocos:

Unidade de Memória – armazena os dados e o programa a ser executado, assim como resultados parciais e informações.

(6)

Sistemas Microprocessados - Prof: Demantova 6

CPU

Unidade de E/S – Manipulam eletricamente as informações de forma a compatibilizar o formato entre computador e periférico.

(7)

CPU

Periféricos de E/S – São dispositivos ou placas que enviam ou recebem informações do computador. Adequam as

(8)

Sistemas Microprocessados - Prof: Demantova 8 Unidade Lógica e Aritmética Unidade de Controle Conjunto de Registradores CPU

UC – Busca na memória o código da próxima instrução a ser executada, a identifica e gera os sinais necessários para controlar os blocos internos e externos a CPU. Propicia o automatismo no funcionamento do computador.

(9)

Unidade Lógica e Aritmética Unidade de Controle Conjunto de Registradores CPU

ULA – De acordo com a instrução executada esta unidade

(10)

Sistemas Microprocessados - Prof: Demantova 10 Unidade Lógica e Aritmética Unidade de Controle Conjunto de Registradores CPU

CR – Fornece a estrutura necessária para o armazenamento de operandos e resultados parciais. Também armazena informações de configuração de hardware da CPU. São normalmente implementados como flip-flops.

(11)

Um microcomputador é um computador digital no qual a CPU é um circuito integrado, chamado de microprocessador (μP). Adicionalmente ao μP podem ser necessários outros componentes.

(12)

Demantova 12

4. O Microprocessador:

Um microprocessador incorpora as funções de uma unidade central de processamento (CPU) em um único circuito integrado. É um dispositivo programável que aceita dados digitais como entrada, processa de acordo com seu conjunto de instruções, e fornece resultados. Microprocessadores operam com números e símbolos representados no sistema binário.

(13)

Princípio de Funcionamento:

Micropro-cessador

Memória

1

2

3

1- MP solicita a próxima instrução 2- MP recebe uma instrução

(14)

Demantova 14

(15)

4.2 Circuito de Clock:

• Tem como função gerar um sinal oscilante entre nível

0 e 1 com freqüência e fase constante. Como o processador é basicamente uma máquina síncrona este gerará todos os seus sinais sincronizados com os níveis alto, baixos, subidas e descidas do sinal de clock.

• O clock pode ser gerado por osciladores internos de

valor fixo, drives internos através de um cristal externo ou o uso de um gerador externo de clock. Limites máximos e mínimos devem ser respeitados.

(16)

Sistemas Microprocessados

Prof: Demantova 16

(17)

4.2 Circuito de Clock :

Ciclo de Clock – consiste de um período do clock, baseado no qual o processador executa cada passo interno.

(18)

Demantova 18

4.2 Circuito de Clock :

Ciclo de Máquina – é cada uma das operações básicas que o µP pode executar. Sua execução é determinada pela instrução que está no momento sendo executada. Sua duração varia de entre microprocessadores.

(19)

4.2 Circuito de Clock :

Ciclo de Instrução – é o conjunto de ciclos de máquina necessários para a busca e execução de uma instrução.

(20)

Demantova 20

4.3 Circuito de Reset:

• É responsável por ativar o pino de Reset no momento que a

alimentação da CPU é ativada (automático) e permitir que o usuário a qualquer momento possa fazer com que o sistema volte a condição inicial (manual). Dependendo do µP pode ser ativo em zero ou um.

Exemplo de circuito para RST ativo em

(21)

4.3 Circuito de Reset:

• A duração do reset deve ser suficiente para que o

oscilador se estabilize mais uma margem de clocks definida pelo fabricante.

• Durante o reset registros e pinos de saída podem ter

estados indeterminados.

• Após o reset os principais registros terão conteúdos

padrões de acordo com o fabricante.

• Entre as principais condições definidas após o ciclo de

máquina de reset é a inicialização do registro de endereçamento de instruções (PC) para o valor inicial

(22)

Demantova 22

4.4 Barramentos:

• Barr. de Endereços – Conjunto de pinos/sinais físicos

unidirecionais que são gerados pelo uP para endereçar a posição de memória ou periférico a ser acessado. O número de pinos está ligado a capacidade de memória do uP.

• Barr. de Dados – Conjunto de pinos bidirecionais que

permitem que as informações endereçadas das memórias ou periféricos possam sair ou chegar ao uP, dependendo se a instrução é de escrita ou leitura.

• Barr. de Controle – Sinais de saída do uP que servem para

indicar aos blocos externos que tipo de evento está ocorrendo no momento. Quando de entrada indica que um serviço está sendo solicitado ao uP.

(23)

4.5 Ciclos de Máquina:

• Opcode Fetch – Chamado de busca de instrução, é o

primeiro ciclo após o reset, e sempre o primeiro ciclo de cada instrução. Coloca nos pinos de endereço o valor de PC e seleciona a leitura de memória de programa. Em seguida copia o valor presente nos pinos de dados (instrução) para ser decodificado.

(24)

Demantova 24

4.5 Ciclos de Máquina:

• Memory Read – Operação de leitura em memória

similar ao Opcode Fetch. As diferenças são que o endereço colocado no barramento foi gerado pela instrução atual, e que o dado lido será usado como operando pela instrução atual e não decodificado.

• Memory Write – Operação de escrita em memória onde

o endereço foi gerado pela instrução atual e o dado será fornecido para a memória pelo uP. O dado foi fornecido como operando da instrução ou obtido como resultado da execução da mesma.

(25)

4.6 Memórias:

São implementadas com circuitos integrados já fabricados para este fim , minimizando assim as ligações.

(26)

5. O MICROCONTROLADOR:

Microcontroladores - Prof: Demantova 26

Def.: É um microcomputador encapsulado em um CI que pode conter, além da CPU, memórias RAM, ROM, Interfaces de E/S, circuitos de clock e reset, etc.

Conseqüências da compactação:

- Diminuição do custo.

- Capacidade de processamento menor.

- Ênfase em minimizar recursos de externos. - Aplicação mais específica.

(27)

Def.: São utilizados em aplicações nas quais não há a necessidade da flexibilidade de interfaceamento e é executado um único software (firmware).

Componentes que podem ser incorporados:

- Conversores A/D e D/A. - PWM.

- Contadores e Temporizadores. - Interfaces Seriais.

- Memórias: ROM, EPROM, EEPROM, FLASH, RAM.

(28)

5.1 MODELO HIPOTÉTICO:

(29)

(30)

5.5 EXEMPLO DE CONJ. DE INSTRUÇÕES:

(31)

(32)

5.7 FAMÍLIAS DE MICROCONTROLADORES:

• _{MCS51 - Intel e outras empresas.}

• M68HC11 – Motorola.

• Z8 – Zilog.

• COP8 – National.

• PIC – Microchip.

• AVR – Atmel.

(33)

• CPU de 8 Bits

• ROM Interna

• RAM Interna

• Temporizadores / Contadores

• Controlador de Interrupção

• Interfaces Paralelas de 8 Bits

• Interface Serial

(34)

Microcontroladores - Prof: Demantova Modelo RAM (bytes) Timer Counter Serial Não Volátil

(bytes) Pinos E/S Outros

8031 128 2 1 X 32 8032 256 2 1 X 32 8051 128 2 1 4k ROM 32 8052 256 3 1 8k ROM 32 87C51 128 2 1 4k EPROM 32 87C52 256 3 1 8k EPROM 32 89C51 128 2 1 4k Flash 32 89C52 256 3 1 8k Flash 32

AT89S51 128 2 1 4k Flash ISP 32 Watchdog, 33MHz AT89S52 256 3 1 8k Flash ISP 32 Watchdog, 33MHz AT89S53 256 3 1 12k Flash ISP 32 Watchdog, SPI, 24MHz AT89S8252 256 3 1 8k Flash ISP

2k EEPROM 32 Watchdog, SPI, 0 à 24MHz AT89C1051 128 2 1 1k Flash 15 AT89C2051 128 2 1 2k Flash 15 AT89C4051 128 2 1 4k Flash 15

6.1 A FAMÍLIA 8051:

34

(35)

6.2 PINAGEM – 8051:

(36)

Microcontroladores - Prof: Demantova

6.3 CPU COM O 8051:

8051 Latch 74373 EPROM 27xxx RAM 62xxx D0-D7 A0-A7 A8-A15 D0-D7 A0-A7 A8-A15 AD0-AD7 ALE PSEN\ RD\ WR\ CK OE\ OE\ WR\ 36

(37)

6.3 CPU COM O 8051:

8051 Latch 74373 EPROM 27xxx RAM 62xxx D0-D7 A0-A7 A8-A15 D0-D7 A0-A7 A8-A15 AD0-AD7 ALE PSEN\ RD\ WR\ CK OE\ OE\ WR\

(38)

6.3 CPU COM O 8051:

Machine Cycles:

A machine cycle consists of a sequence of 6 states, numbered S1 through S6. Each state time lasts for two oscillator periods. Thus a machine cycle takes 12 oscillator periods or 1ms if the oscillator frequency is 12MHz.

Each state is divided into a Phase 1 half and a Phase 2 half. Normally two program fetches are

generated during each machine cycle, even if the instruction being executed doesn’t require it. If the instruction being executed doesn’t need more code bytes, the CPU simply ignores the extra fetch, and

the Program Counter is not incremented.

(39)

(40)

Microcontroladores - Prof: Demantova 8051 Latch 74373 EPROM 27xxx RAM 62xxx D0-D7 A0-A7 A8-A15 D0-D7 A0-A7 A8-A15 AD0-AD7 ALE PSEN\ RD\ WR\ CK OE\ OE\ WR\ PSEN\ RD\ WR\ Função

1 1 1 Nenhum Acesso Externo 1 1 0 Escrita na Memória de Dados 1 0 1 Leitura da Memória de Dados 0 1 1 Leitura da Memória de Programa

40

(41)

(42)

Elaborado por Gilson Yukio Sato 42

(43)

8. ORGANIZAÇÃO DE MEMÓRIA NO 8051:

O 8051 possui áreas de memória que se diferenciam

quanto a função e modo de acesso:

(44)

Área de Ram Interna\Externa

RAM INTERNA REGISTROS ESPECIAIS 00H FFH RAM EXTERNA 0000H FFFFH RD\ WR\ BANCOS DE REGISTROS REGISTROS ENDEREÇÁVEIS POR BIT RAM DE USO GERAL 1FH 20H 2FH 30H 7FH 80H 00H 7FH 44

8. ORGANIZAÇÃO DE MEMÓRIA NO 8051:

(45)

(46)

8. 1 BANCOS DE REGISTROS:

End. Registro End. Registro End. Registro End. Registro

00H R0 08H R0’ 10H R0” 18H R0\ 01H R1 09H R1’ 11H R1” 19H R1\ 02H R2 0AH R2’ 12H R2” 1AH R2\ 03H R3 0BH R3’ 13H R3” 1BH R3\ 04H R4 0CH R4’ 14H R4” 1CH R4\ 05H R5 0DH R5’ 15H R5” 1DH R5\ 06H R6 0EH R6’ 16H R6” 1EH R6\ 07H R7 0FH R7’ 17H R7” 1FH R7\ 46

(47)

8. 2 ENDEREÇOS BIT/BYTE ENDEREÇÁVEIS:

End. Byte Endereço do Bit

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0

20H 07H 06H 05H 04H 03H 02H 01H 00H 21H 0FH 0EH 0DH 0CH 0BH 0AH 09H 08H 22H 17H 16H 15H 14H 13H 12H 11H 10H 23H 1FH 1EH 1DH 1CH 1BH 1AH 19H 18H 24H 27H 26H 25H 24H 23H 22H 21H 20H 25H 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 26H 37H 36H 35H 34H 33H 32H 31H 30H 27H 3FH 3EH 3DH 3CH 3BH 3AH 39H 38H 28H 47H 46H 45H 44H 43H 42H 41H 40H 29H 4FH 4EH 4DH 4CH 4BH 4AH 49H 48H 2AH 57H 56H 55H 54H 53H 52H 51H 50H 2BH 5FH 5EH 5DH 4CH 5BH 5AH 59H 58H 2CH 67H 66H 65H 64H 63H 62H 61H 60H

(48)

8. 3 REGISTROS DE FUNÇÃO ESPECIAL:

•PC – Program Counter

• PSW (D0H) – Program Status Word • SP (81H) – Stack Pointer

• A (E0H) e B (F0H)

• DPH (83H) e DPL (82H)

• P0 (80H), P1 (90H), P2(A0H) e P3(B0H)

• IE (A8H) – Interrupt Enable e IP (B8H) – Interrupt Priority • PCON (87H) – Power Control

• TCON (88H) – Timer Control e TMOD (89H) – Timer Mode • TH1 (8DH), TL1 (8BH), TH0 (8CH) e TL0 (8AH)

• SCON (98H) – Serial Control e SBUF (99H) – Serial Buffer

(49)

8. 4 Reg. de Função. Esp. Bit Endereçáveis:

Registro Endereços Individuais dos Bits

bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 P0 87H 86H 85H 84H 83H 82H 81H 80H P1 97H 96H 95H 94H 93H 92H 91H 90H P2 A7H A6H A5H A4H A3H A2H A1H A0H P3 B7H B6H B5H B4H B3H B2H B1H B0H

A E7H E6H E5H E4H E3H E2H E1H E0H

B F7H F6H F5H F4H F3H F2H F1H F0H

TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 8FH 8EH 8DH 8CH 8BH 8AH 89H 88H

SCON SM1 SM2 SM3 REN TB8 RB8 T1 R1

9FH 9EH 9DH 9CH 9BH 9AH 99H 98H

IE EA ES ET1 EX1 ET0 EX0

(50)

8. 5 RAM INTERNA DE USO GERAL:

• 80 POSIÇÕES DE MEMÓRIA CONSECUTIVAS ENTRE O

ENDEREÇO 30H E 7FH.

• ÁREA DE MEMÓRIA DE ENDEREÇAMENTO EXTERNO

ENTRE OS ENDEREÇOS DE 0000H A FFFFH.

8. 6 RAM EXTERNA:

(51)

8. 7 ESTRUTURA INTERNA SIMPLIFICADA DE

UM TERMINAL DO PORT 1:

(52)

Observações:

• Existem instruções que fazem a leitura do valor lógico

presente no terminal enquanto outras o valor da saída Q do flip-flop.

• A porta P0 não possui o resistor de pull-up.

• Quando de uma operação de escrita a porta se

comporta com um latch.

• Existem características de corrente máxima para

cada pino de uma porta e para toda a porta (8 bits) do microcontrolador, devendo estas serem respeitadas simultaneamente.

52

8. 7 ESTRUTURA INTERNA SIMPLIFICADA DE

UM TERMINAL DO PORT 1:

(53)

8.8 AS PORTAS DO 8051:

- P0, P1, P2, and P3 são os SFR latches das Portas 0, 1, 2,

and 3.

- Escrevendo um bit “1” ou “0” no SFR (P0, P1, P2, or P3)

faz o pino ir para “1” ou “0”.

- Quando usado como entrada o estado externo no pino

estará presente no respectivo SFR.

- Todas as 4 portas são bidirecionais. Consistem de um

(54)

8.8 AS PORTAS DO 8051:

54 - Os drivers de saída das portas 0 e 2, e os buffers de

entrada da porta 0, são usadas quando necessário acesso a memória externa.

- Porta 0 fornece o byte baixo do endereço multiplexado

com o dado a ser escrito ou lido.

- Port 2 fornece o byte alto do endereço de 16 bits, se o

endereço possui 16 bits. Caso contrário os pinos da porta P2 continuam a refletir o conteúdo SFR.

(55)

• _{Os pinos da porta 3 são multifuncionais.}

• Funções alternativas:

- P3.0 RxD (serial input port) - P3.1 TxD (serial output port) - P3.2 INT0 (external interrupt) - P3.3 INT1 (external interrupt)

- P3.4 T0 (Timer/Counter 0 external input) - P3.5 T1 (Timer/Counter 1 external input)

- P3.6 WR (external Data Memory write strobe) - P3.7 RD (external Data Memory read strobe)

Obs: As funções alternativas só podem ser ativadas se o

(56)

9. APS – Gravador - USBasp

(57)

(58)

• Layout aproximado. Verificar alterações sugeridas em aula.