Eletrônica
(famílias lógicas) Eletrônica
(famílias lógicas)
Prof. Manoel Eusebio de Lima
Famílias Lógicas
• RTL (Lógica Resistor-Transistor) (obsoleta)
• DL (Lógica Diodo) (obsoleta)
• DTL (Diode Transistor Logic) (obsoleta)
• TTL (Lógica Transistor- transistor) (popular)
• ECL (Emissor Acoplado)
• MOS (Metal-Oxide Semiconductor)
• CMOS (Complementary Metal-Oxide Silício)
Família DL (Diode Logic)
• Lógica apenas com diodo. Este tipo de lógica sofre degradação de voltagem de um estágio para outro.
• Apenas funções lógicas OR e AND são permitidas em lógica DL.
• Este tipo de lógica é usada em aplicações de lógica
discreta, e não é usada em circuitos integrados.
Família DL
• Lógica com diodo com deslocamento de tensão (Level- Shifted Diode Logic)
• Deslocamento do nível de tensão elimina a degradação da tensão da entrada para a saída.
VA = 5V(´1´) 0V(´0´) VB = 5V(´1´)
0V(´0´)
Família DTL(Diode Transistor Logic)
• Porta NOR de três entradas
– Se alguma entrada for nível lógico ´1´, o transistor satura e VOUT vai para nível lógico ´0´.
– Se todas as entradas forem baixas, nível lógico ´0´, o transistor corta e VOUT vai para nível lógico ´1´.
Família lógica DTL
• Porta lógica NAND de três entradas
– Se todas as entradas forem nível lógico ´1´, o transistor satura e VOUT vai para nível lógico ´0´.
– Se alguma entrada for nível lógico ´0´, a corrente de base é desviada para fora pelo diodo de entrada. O transistor corta e VOUT vai para nível lógico ´1´.
V
BEV
DFamília Lógica TTL (Transistor Transistor Logic)
• O elemento básico da família lógica TTL é o transistor NPN.
• O transistor funciona como uma chave liga-desliga (on-off)
Transistor saturado (na região de saturação)
Transistor em corte (na região de corte)
Na lógica TTL, um único transistor com um sistema multi-emissor substitui com vantagens de área a entrada por diodos
B E1 C
E2 E3
E3
≡
Família TTL (Lógica TTL)
A entrada de DTL usa um número dos diodos que fazem com que a área do circuito integrado seja bastante grande em relação a outras famílias lógicas.
A lógica DTL foi substituída por lógica TTl, a qual é mais rápida e menor
Família TTL
• Porta lógica NAND
• Entradas em nível lógico ´1´.
- Q
Ié cortado.
- Q
Osaturado.
- V
out= 0 V (lógic ‘0’)
• Se alguma entrada for para nível lógico ´0´:
- Q
Isatura
- Q
Ofica em região de corte - V
OH= V
CCE3
≡
B E1 C
E2 E3
Familia TTL (Série 74XX)
• TTL com saída “Totem Pole” (porta NAND)
– Permite a ligação da saída de uma porta lógica a entradas de outras portas diretamente, sem a necessidade de qualquer outro cuidado, apenas obedecendo a condição de fan-out da porta lógica.
R
CPlimita a corrente de coletor para um valor seguro.
A maneira como Qp e Qo estão interligados, como em uma pilha (empilhados como um Totem Indígena) dá a esta arquitetura de circuito de saída o nome de saída “Totem Pole”.
Família TTL – Exemplos de portas lógicas (Totem polem)
• Inversor
– 1/6 do chip 7404 • VIN=0. QI é saturado;
• QS, QO são cortados;
• QP está na região ativa.
VIN = ´0´
RL
VOUT = ´1´
Vce≈0
Família TTL – Exemplos de portas lógicas (Totem polem)
• Inversor
– 1/6 do chip 7404 • VIN=‘1’. QI é cortado;
• QS, QO são saturados;
• QP fica em corte.
VIN = ´1´
RL Vce ≅ 0 V
Família TTL - exemplos
• Porta NAND de 2 entradas – ¼ do chip 7400
Os diodos na entrada são normalmente cortados.
Durantes transientes na entrada eles são ativos quando esta tensão atinge valores abaixo de –0.7 V.
Família TTL
• Saída Coletor Aberto – a saída da porta é o coletor de um transistor que se encontra aberto, isto é, sem estar ligado a nenhum ponto. Para que o mesmo funcione, é necessário fazer a ligação de um resistor externo entre a saída e o Vcc. Tal resistor é denominado "PULL-UP“. Em geral, o seu valor encontra-se entre a faixa de 500 a 2k.
VOUT VIN
Coletor aberto
NOT
Família TTL
•
Tri-state– Este tipo de porta apresenta um sinal de controle, além dos sinais de entrada, determinando o funcionamento normal ou tri- state da porta:
-
Na posição normal o sinal de entrada passa pelaporta sem alteração;
- Na situação tri-state a saída apresenta-se com alta impedância, como se a saída estivesse desligada do circuito.
VOUT
Enable = ‘0’ = habilitado
Enable
In Out
Família TTL
•
Tri-stateEnable = ‘0’ = habilitado
A saída recebe a entrada invertida
‘0’
cortesaturação
‘0’
corte corte
saturação
‘1’
Enable
In Out
Output
Família TTL
•
Tri-stateEnable = ‘0’ = habilitado
A saída recebe a entrada invertida
‘0’ corte
corte
‘1’
saturação
corte
saturação
‘0’
Enable
In Out
Output
Família TTL
•
Tri-stateEnable = ‘1’ = desabilitado Saída em tri-state
saturação
corte saturação
corte
corte
Enable
In Out
Tri-state
(alta impedância) Output
Família TTL
•
Buffer–
Este tipo de porta não executa nenhuma operação booleana; serve apenas para aumentar os níveis de corrente e/ou tensão do sinal lógico, conforme requerido pela aplicação. O Buffer ao aumentar os níveis de corrente e tensão, aumenta o Fan-Out. Utilizamos também buffers para interligar CIs TTL com C-Mos, visto que os níveis de corrente de entrada dos C-Mos são mais altos do que a saída de um TTL.• Tipos: Buffer coletor aberto, buffer totem pole e tri- state
Inverte sinal
Família TTL
• Buffer TTL (Coletor aberto)
inversor inversor
Família TTL
• Buffer – funcionamento
– Entrada nível lógico “1”- Com entrada ´1´, Q1 fica em corte e Q2 fica saturado;
- Q3 satura também, tendo como resultado uma tensão muito
pequena entre a base e o emissor do último transistor Q4 (saída).
- Q4 estará então cortado, não conduzindo nenhuma corrente.
- O terminal de saída estará então flutuando (nem conectado à terra nem a Vcc). Isto é equivalente a um estado ´1´ na entrada da porta seguinte do TTL.
- Assim, a entrada ´1´ gera uma
- A corrente em R1 é desviada agora através entrada, Q1 satura e, a
corrente de base em Q2 é bem baixa.
Isto força o transistor Q2 ao corte e nenhuma corrente vai para a base de Q3.
- Com Q3 em corte, Q4 fica saturado devido a corrente através do resistor R4, assim conectando o terminal de saída à terra (um nível lógico ´0´) - Assim, a entrada “0" dá uma saída
“0".
• Buffer – funcionamento
– Entrada nível lógico “0”Família TTL
Família TTL
• NAND - Wire – Operação NAND operado por inversores tipo Coletor aberto
a) Um ou mais transistores em nível lógico ´1´
b) Quando todos os transistores estão em nível lógico ´0´