CAP 07 FLIP FLOPS

CAPÍTULO 7 - CIRCUITOS BIESTÁVEIS (FLIP-FLOP)

O campo de eletrônica digital é basicamente dividido em duas áreas que são: a) lógica combinacional

b) lógica seqüencial

Os circuitos combinacionais, vistos até a aula anterior, apresentam as saídas única e exclusivamente dependentes das variáveis de entrada.

Os circuitos seqüenciais têm as saídas dependentes das variáveis de entrada e/ou de seus estados anteriores que permanecem armazenados.

Vários circuitos seqüenciais são sistemas pulsados, isto é, operam sob comando de uma seqüência de pulsos denominada de "clock".

O flip-flop é um dispositivo que possui dois estados estáveis (0 ou 1), para o flip-flop assumir um destes estados é necessário que haja uma combinação das variáveis e de um pulso de controle (clock). Após este pulso, o flip-flop permanecerá neste estado até a chegada de um novo pulso de controle (clock) e, então de acordo com as variáveis de entrada, permanecerá ou mudará de estado.

Basicamente podemos apresentar o flip-flop como um bloco onde temos duas saídas Q e Q , entradas para as variáveis e uma entrada de controle ( clock).

Os dois estados estáveis possíveis mencionados acima são: a) Q = 0 e Q = 1 b) Q = 1 e Q = 0 Entrada 1 Controle (Clock) Entrada 2 Entrada 1 Saída Q Saída Q

1. FLIP-FLOP RS / PORTA OU

Os circuitos de lógica seqüenciais têm a capacidade de armazenar informações. Esta capacidade de retenção de dados é obtida graças aos elos de realimentação que liga a saída à entrada, de forma que, o dado de saída retorna à entrada.

Para exemplificar o funcionamento da realimentação, consideremos o seguinte circuito:

a) Consideremos, inicialmente que B = 0 ; A = 0 e Q = 0

b) Se B muda para 1 (B=1), temos Q=1 e através da realimentação A=1:

c) Se B retorna para 0 (B=0), ainda temos A=1 mantendo então Q=1:

A entrada “B! retornando para 0 não modifica a saída “Q” porque existe 1 na entrada “A”. O circuito memoriza que a entrada “B” foi igual a 1 uma vez e a saída permanece em 1 enquanto o circuito estiver operando, sendo necessário desligar o circuito para apagar esta memória.

O flip-flop RS pode ser construído com duas portas NOU com realimentação de cada uma das duas saídas.

É denominado RS porque possui duas entradas denominadas Reset (restaurar) e Set (estabelecer). Reset (restaurar)


Q = 0
Set (estabelecer)


Q = 1

B = 0

A = 0

Q = 0

B

A

Q

Realimentação

B = 1

A = 1

Q = 1

B = 0

A = 1

Q = 1

Funcionamento do circuito:

a) Operação restaurar (R=1 e S=0). Temos as saídas: Q = 0 e Q = 1:

b) Operação manter (R=0 e S=0). Os estados das saídas são mantidas: Q = 0 e Q = 1:

c) Operação estabelecer (R=0 e S=1). Temos as saídas: Q = 1 e Q = 0:

d) Operação manter (R=0 e S=0). Os estados das saídas são mantidas: Q = 1 e Q = 0: R S Q Q R = 1 S = 0 Q = 0 Q = 1 1 0 R = 0 S = 0 Q = 0 Q = 1 1 0 R = 0 S = 1 Q = 1 Q = 0 0 1 R = 0 S = 0 Q = 1 Q = 0 0 1

e) Estado proibido (R=1 e S=1). Esta situação força as saídas complementares serem iguais ( Q = 0 e Q = 0 !!!), por este motivo esta situação não é utilizada nos flip-flop RS.

Em condições normais de operação as saídas são sempre complementares (Q

≠

Operação R S Q Q

Manter 0 0 Q₀ Q₀

Estabelecer 0 1 1 0 Q - estado atual da saída Q Restaurar 1 0 0 1 Q0 - estado anterior da saída Q

Proibido 1 1 0 0

Os diagramas de tempo (cartas de tempo) são muito utilizadas para explicar o funcionamento dos circuitos flip-flop. As situações possíveis indicadas são as mesmas que as encontradas na tabela da verdade: R S Q Q R S Q Q t t t t Manter Restaurar Manter Estabelecer Manter Qualquer estado R = 1 S = 1 Q = 0 Q = 0 0 0

2. FLIP-FLOP RS / PORTA NE

Pode-se construir um circuito flip-flop com portas NE (NAND):

Neste circuito as entradas são invertidas ( S e R ), atuando em nível “0”.

a) Tabela da verdade para o circuito flip-flop RS / NAND:

Operação S R Q Q

Proibido 0 0 1 1

Estabelecer 0 1 1 0

Restaurar 1 0 0 1

Manter 1 1 Q₀ Q₀

Q - estado atual da saída Q Q₀ - estado anterior da saída Q b) Diagrama de tempo: R S _Q Q R S Q Q t t t t Manter Restaurar Manter Estabelecer Manter Qualquer

3. FLIP-FLOP JK

O flip-flop RS é denominado de assíncrono porque opera sem a necessidade de pulsos de

sincronização. O flip-flop JK é denominado síncrono porque funciona em compasso com um sinal de temporização, denominada como clock (relógio).

No flip-flop JK não existe o inconveniente do “estado proibido” onde temos Q = Q . O flip-flop JK é representado a seguir:

As entradas J e K definem, juntamente com o sinal de clock (Clk), os estados das saídas Q e Q .

Existem flip-flop’s onde a mudança do estado da saída (Q) ocorre somente durante a transição da entrada clock ou ainda disparo por borda de subida ou descida. O sinal “>” indica que a entrada clock é sensível à borda.

a) Disparo com nível alto:

Clk Clk Clk

b) Disparo com nível baixo:

Clk Clk Clk

c) Disparo com borda de subida:

d) Disparo com borda de descida: Clk J Q Q Entrada de relógio Entrada J Saídas Entrada K _K Clk Clk Clk Clk Clk Clk

a) Tabela da verdade para o circuito flip-flop tipo JK: Operação Clk J K Q Q Observações Manter X X Q₀ Q₀ Manter 0 0 Q₀ Q₀ Saída sem mudança Restaurar 0 1 0 1 Q = 0 Estabelecer 1 0 1 0 Q = 1

Bascular 1 1 Q₀ Q₀ Saída Q muda

de estado X – Qualquer estado b) Diagrama de tempo: K Clk Q Q t t t t t Qualquer estado t J t

Os flip-flop’s podem ter mais entradas: Set ( S ) e Reset ( R ). Estas entradas são ativas em nível baixo.

• S (Set) - posiciona a saída Q em 1 e Q em 0 e independe das demais entradas.

• R (Reset) - posiciona a saída Q em 0 e Q em 1 e também independe das demais entradas. As entradas S e R têm prioridade sobre as demais entradas.

Operação Clk S R J K Q Q Proibido X 0 0 X X 1 1 Reset X 1 0 X X 0 1 Set X 0 1 X X 1 0 Manter 1 1 0 0 Q₀ Q₀ Restaurar 1 1 0 1 0 1 Estabelecer 1 1 1 0 1 0 Bascular 1 1 1 1 Q₀ Q₀ Clk J Q Q Entrada J Saídas Entrada K _K K Clk Q Q t t t t t t J t R t t t S t Q R S Entrada de relógio

O circuito abaixo é do flip-flop JK implementado com portas NAND:

4. FLIP-FLOP TIPO D

O flip-flop tipo D pode ser obtido a partir de um flip-flop JK:

a) Tabela da verdade: Clk D J K Q Q Obs.: 0 0 1 0 1 1 1 0 1 0 Q = D Clk J K P R Q Q Clk J Q Q Entrada de relógio Entrada D Saídas K

b) Diagrama de tempo:

Simbologia simplificada:

5. FLIP-FLOP TIPO T

O flip-flop tipo T também pode ser obtido a partir de um flip-flop JK:

a) Tabela da verdade:

Clk T J K Q Q Obs.:

0 0 0 Q₀ Q₀ Não ocorre mudança

1 1 1 Q₀ Q₀ As saídas alternam os estados Clk J Q Q Entrada de relógio Entrada T Saídas K D Clk Q Q t t t t t t Clk D Q Q Clk Clk Q Q Clk

b) Diagrama de tempo: Simbologia simplificada: T Clk Q Q t t t t t t Clk T Q Q Clk Clk Q Q Clk

EXERCÍCIOS

Nestas condições, pede-se completar o diagrama abaixo, indicando se o LED está aceso (nível alto) ou apagado (nível baixo):

2) Na figura abaixo temos um flip-flop RS utilizado para acionar um LED. Os botões S e R são utilizadas para aplicar 0V (nível “0”) às entradas. Os resistores R₁ e R₂ garantem nível alto (1) quando as entradas não estiverem conectadas a terra (0V). O resistor R₃ limita a tensão e a corrente no LED.

Nestas condições, pede-se completar o diagrama a seguir, indicando se o LED está aceso (nível alto) ou apagado (nível baixo):

+5V Q R R R R₁ R R₂ R R₃ Reset Set LED +5V Q R R R R₁ R R₂ R R₃ Reset Set LED S Reset Set LED t t t +5V Q R R R R₁ R R R R₃ S LED R R R R₂ R +5V R R 1) Na figura ao lado temos um

flip-flop RS utilizado para acionar um LED. A chave S possui duas posições e é utilizada para aplicar +5V (nível “1”) às entradas Reset ou Set. Os resistores R₁ e R₂ garantem nível baixo (0) quando as entradas não estiverem conectadas ao +5V. O resistor R₃ limita a tensão e corrente no LED.

3) Para o flip-flop JK representado abaixo, pede-se completar o diagrama de tempo: LED t t t S R Clk J Q Q Entrada J Saídas Entrada K _K Q R S Entrada de relógio K Clk Q Q t t t t t J t R t t t S t