Filtro a capacitor chaveado para implantes cocleares utilizando a tecnologia CMOS 0,6 µm.

(1)

Universidade Federal de Itajub´

a

Programa de Pós-Gradua¸cão em Engenharia Elétrica

Filtro a capacitor chaveado para implantes

cocleares utilizando a tecnologia CMOS 0,6 µm

Javier Ortiz Gonz´

alez

Orientador: Prof. Tales Cleber Pimenta

(2)

Universidade Federal de Itajub´

a

Programa de Pós–Gradua¸cão em Engenharia Elétrica

Javier Ortiz Gonz´

alez

Filtro a capacitor chaveado para implantes

cocleares utilizando a tecnologia CMOS 0,6 µm

Disserta¸cão submetida ao Programa de Pós– Gradua¸cão em Engenharia Elétrica como parte dos requisitos para obten¸cão do T´ıtulo de Mestre em Ciências em Engenharia Elétrica

´

Area de Concentra¸c˜ao: Microeletrˆonica Orientador: Prof. Dr. Tales Cleber Pimenta Co-orientador: Prof. Dr. Robson Luiz Moreno

Janeiro 2011 Itajub´a – MG

(3)

i

`

A minha fam´ılia: Mario, Adriana, Humberto e Alejandra.

(4)

Agradecimentos

A Deus por estar sempre comigo e ser minha luz nos momentos dif´ıceis. `

A minha esposa Ludmila por me escutar e me compreender com tanto amor e carinho. `

A minha fam´ılia que sempre esteve comigo, embora longe mas sempre presente. Aos meus amigos que me apoiaram e me animaram durante todo esse processo de estudo e pesquisa. Ao Prof. Tales e Robson pelo ensino e amizade e a todo o grupo de microeletrônica, em especial ao Prof. Crepaldi. Aos Missionários do Sagrado Cora¸cão e ao Pe. Maristelo pelos incentivos e acolhimento durante minha caminhada.

(5)

Resumo

Nos últimos anos a área biomédica tem-se desenvolvido muito, desafiando os profis-sionais correlatos à area a desenvolver equipamentos e dispositivos que otimizem figuras de mérito como, por exemplo, dissipa¸cão de potência, tensão de alimenta¸cão, densidade de integra¸cão e, especialmente, implantabilidade.

Os implantes cocleares têm dado uma grande contribui¸cão à vida de muitas pessoas, devolvendo parcialmente a audi¸cão aos indiv´ıduos com perdas severas ou profundas e as-sim possibilitando uma melhor qualidade de vida. Os circuitos analógicos têm demons-trado ser parte importante de qualquer dispositivo, pois os sinais cont´ınuos têm que ser convertidos em sinais digitais para seu posterior processamento.

Neste projeto de pesquisa é apresentado um filtro passa-baixas, implementado com a técnica de capacitores chaveados e que será aplicado a um implante coclear. A im-plementa¸cão da técnica de capacitores chaveados contribui para um menor consumo de potência, assim como, uma redu¸cão de área de sil´ıcio. Esta técnica proporciona a im-plementa¸cão de resistores emulados mais lineares e precisos que os resistores integrados convencionais.

(6)

Abstract

In the last years, the biomedical area has developed, defying the related professionals to develop equipments and devices that enhance figures of merit, for example, power consumption, power supply, integration density and, especially, implantability.

Coclear implants have provided a huge contribution to the life of many people, giving back partial audition to individuals with severe or profound loss and bringing them a better quality life. Analog circuits have shown to be an important part of any device, because the continuous signals have to be converted to digital signals for their later processing.

This research project presents a low-pass filter, implemented with switched-capacitor techniques for coclear implants applications. The switched-capacitor technique helps to reduce power consumption, also reducing the silicon area. This technique provides the implementation of emulated resistors more linear and precise than the conventional resistors.

(7)

Sum´

ario

Agradecimentos ii

Resumo iii

1 Introdu¸c˜ao 9

1.1 Justificativa . . . 9

1.2 Considera¸c˜oes Gerais . . . 10

1.2.1 Organiza¸cão da disserta¸cão . . . 12 2 A Audi¸cão 13 2.1 O sistema auditivo . . . 13 2.1.1 O mecanismo da audi¸cão . . . 15 2.2 Perda Auditiva . . . 15 2.2.1 Audiometria . . . 17 3 Implantes Cocleares 20 3.1 História . . . 20

3.2 Partes do implante coclear . . . 22

4 Filtros 25 4.1 Introdu¸c˜ao . . . 25

4.2 T´ecnica de capacitores chaveados (SC) . . . 27

4.2.1 Blocos funcionais . . . 28

(8)

SUM ´ARIO 2

4.2.2 Princ´ıpio de funcionamento . . . 28

4.2.3 Porta de transmiss˜ao . . . 32

5 Projeto do filtro a capacitor chaveado 35 5.1 Amplificador operacional . . . 35

5.1.1 Projeto do par diferencial . . . 36

5.1.2 Correntes de polariza¸c˜ao e slew rate . . . 40

5.2 Projeto dos espelhos cascodes e carga ativa . . . 43

5.2.1 Espelho de corrente . . . 43

5.2.2 Carga Ativa . . . 45

5.3 Chaves Anal´ogicas . . . 45

5.3.1 Chave NMOS . . . 46

5.3.2 Chave PMOS . . . 46

5.3.3 Porta de transmiss˜ao . . . 47

5.3.4 An´alise AC e DC da porta de transmiss˜ao . . . 47

5.4 Frequência máxima de opera¸cão . . . 49

5.5 Caracter´ısticas do filtro projetado . . . 50

5.6 Circuito Final . . . 51

6 Conclusões 56 Apêndice 57 A Parâmetros do processo 57 A.1 Parâmetros de casamento do Transistor MOS . . . 57

A.2 Parˆametros de casamento do capacitor . . . 58

(9)

Lista de Figuras

1.1 Diagrama de blocos de um implante coclear. . . 11

2.1 Partes do ouvido. . . 14

2.2 Audiograma de ouvido normal. . . 18

2.3 Audiograma de ouvido com perdas. . . 18

3.1 Implante coclear. . . 22

3.2 Unidade interna. . . 23

3.3 Unidade externa. . . 24

4.1 Resistor a capacitor chaveado. . . 29

4.2 Sinais de clock. . . 29

4.3 Implementa¸c˜ao das chaves com transistores. . . 30

4.4 Forma cl´assica do integrador. . . 31

4.5 Integrador implementado com capacitor chaveado. . . 31

4.6 Integrador com capacitor chaveado insens´ıvel às capacitâncias parasitas. 32 4.7 Porta de transmissão MOS. . . 33

4.8 Resistˆencia Ron do transistor a) NMOS e b) PMOS. . . 34

5.1 Amplificador b´asico. . . 36

5.2 Esquem´atico do amplificador folded cascode. . . 37

5.3 Par diferencial. . . 38

5.4 Exemplo de matriz bidimensional em centr´oide comum. . . 39

(10)

LISTA DE FIGURAS 4

5.5 Par diferencial PMOS. . . 40

5.6 An´alise DC do amplificador operacional. . . 41

5.7 An´alise AC do amplificador operacional. . . 41

5.8 An´alise do slew rate do amplificador operacional. . . 42

5.9 Espelho de corrente. . . 44

5.10 Espelho de corrente cascode. . . 44

5.11 Espelho de corrente PMOS. . . 45

5.12 Chave NMOS. . . 46

5.13 An´alise DC da chave NMOS. . . 47

5.14 Chave PMOS. . . 47

5.15 An´alise DC da chave PMOS. . . 48

5.16 Chave anal´ogica implementada com porta de transmiss˜ao. . . 48

5.17 An´alise AC da porta de transmiss˜ao. . . 49

5.18 An´alise DC da porta de transmiss˜ao. . . 50

5.19 Circuito final. . . 51

5.20 Sinal de entrada com frequˆencia de 200Hz. . . 52

5.21 Sinal de entrada com frequˆencia de 2kHz. . . 53

(11)

Lista de Tabelas

5.1 Parˆametros do amplificador operacional. . . 43

5.2 Dimens˜ao dos transistores . . . 54

A.1 ∆W e ∆L para c´alculos . . . 57

A.2 Parˆametros de casamento. . . 58

A.3 Parˆametros de casamento . . . 59

A.4 Parˆametros de processo da Tecnologia xFAB CMOS 0, 6µm . . . 59

(12)

Lista de Abreviaturas

∆q: Diferencia de carga.

τ : Constante de tempo.

AO: Ganho DC em malha aberta.

Av: Ganho do amplificador.

AIDx: Corrente de dreno de casamento.

AV T O: Tens˜ao de threshold de casamento.

BP : Passa Banda (Band Pass)

CM OS: (Complementary Metal Oxide Semiconductor).

fBW: Frequˆencia de ganho unit´ario.

fc: Frequˆencia de chaveamento.

gm: Transcondutˆancia.

HP : Passo Altas (High Pass)

iav: Corrente m´edia.

Ib(T OT ): Consumo de corrente total.

IDS: Corrente dreno-fonte.

(13)

LISTA DE TABELAS 7

KP : Ganho de transcondutˆancia.

L: Comprimento de canal.

Lef f: Comprimento de canal efetivo.

Lmin: Comprimento m´ınimo de canal.

LP : Passo Baixas (Low Pass)

M F : Margem de fase.

M G: Margem de ganho.

rDS: Resistˆencia dreno-fonte.

Rn: Resistˆencia ’ON’ do transistor NMOS.

Rp: Resistˆencia ’ON’ do transistor PMOS.

SC: Capacitor Chaveado (Switched Capacitor).

SR: Slew rate.

Tc: Per´ıodo de chaveamento.

T C: Coeficiente t´ermico.

VDD: Tens˜ao de alimenta¸c˜ao.

VGS: Tens˜ao de porta-fonte.

VOS: Erro linear.

VSB: Tens˜ao de fonte-base.

VT n: Tens˜ao de limiar (tens˜ao threshold) para transistor NMOS.

(14)

LISTA DE TABELAS 8

VG: Tens˜ao de modo comum.

VS: Tens˜ao de sa´ıda.

V LSI: Integra¸c˜ao de grande escala (Very Large Scale of Integration).

W : Largura de canal.

(15)

Cap´ıtulo 1

Introdu¸

c˜

ao

A audi¸cão tem sido objeto de muitas pesquisas por representar um importante sentido fisiológico que faz parte da intera¸cão comunicativa entre as pessoas.

Atualmente a técnica de capacitor chaveado está sendo utilizada em diversas apli-ca¸cões biomédicas, desde implantes cocleares[1],[2] até no uso de circuitos para im-plantes ortopédicos. Embora a técnica de capacitores chaveados tenha sua origem na década de 1970, sua aplica¸cão continua aportando muitas vantagens. Dentro dessas vantagens se encontram o baixo consumo de potência e redu¸cão de área no circuito integrado, variáveis que estão diretamente relacionadas com o custo final.

1.1 Justificativa

Aproximadamente 10% da popula¸cão mundial têm alguma parcela de perda auditiva, sendo que na maioria das vezes ocorre de forma gradual e indolor. Pode originar-se de vários fatores, tais como idade avan¸cada, longa exposi¸cão a sons em alto volume, hereditariedade, doen¸cas, rea¸cão a medica¸cões, etc [3].

Os aparelhos de aux´ılio auditivo existentes são normalmente simples e baratos, ou então são sofisticados, porém onerosos. Em sua maioria os aparelhos simples (e baratos) oferecem uma amplifica¸cão linear em todas as frequências. Assim, mesmo que o usuário

(16)

CAP´ITULO 1. INTRODU ¸C ˜AO 10

tenha deficiência em uma parte do espectro de frequência, o aparelho fornecerá uma amplifica¸cão em todas as frequências, podendo causar desconforto naquela faixa de frequências em que a audi¸cão é boa.

Os aparelhos de aux´ılio auditivo programáveis existentes no mercado são ainda muito onerosos para os pacientes e em sua grande maioria, são implementados através de processamento digital de sinais. Dessa forma, os circuitos são, em geral, maiores e muito complexos. Adicionalmente esse processamento digital de sinais demanda um consumo elevado de energia, o que por sua vez causa uma vida útil muito curta para as baterias. Assim existe também o custo e a inconveniência para a reposi¸cão periódica das baterias.

O Grupo de Microeletrônica da Universidade Federal de Itajubá que está focado no desenvolvimento na área biomédica propõe o desenvolvimento de um filtro analógico programável passa-baixas para aplica¸cões na faixa de áudio de baixo custo, que fará parte da arquitetura da Figura 1.1. Nessa figura podemos observar o diagrama de blocos do processador de fala, o principal componente do implante coclear. Ele é o encarregado de converter os sinais de áudio em impulsos elétricos que são interpretados pelo cérebro como som.

O som depois de ser captado pelo microfone, é passado por uma série de filtros os quais irão filtrar o sinal de áudio em diferentes componentes de frequência dependendo da quantidade de eletrodos que implante possuir. Cada frequência filtrada será, então, retificada pelo envelope de banda, comprimida e convertida em pulsos digitais que serão entregues ao transmissor para continuar o processo.

1.2 Considera¸

c˜

oes Gerais

Os avan¸cos da microeletrônica especificamente em integra¸cão de circuitos em escala muito grande (VLSI -”Very Large Scale of Integration”) tornaram poss´ıvel a integra¸cão de vários milhões de transistores numa única pastilha. Isto deu um grande impulso ao

(17)

Figura 1.1: Diagrama de blocos de um implante coclear.

processamento digital de sinais. O processamento digital oferece algumas vantagens quando comparado com o processamento analógico: fácil programa¸cão, flexibilidade, boa imunidade ao ru´ıdo,entre outras. Porém a demanda de circuitos analógicos per-manece, devido a que vivemos num mundo onde a grande maioria de sinas são anal´ ogi-cos, fazendo-se preciso ter um condicionamento de sinais, assim como conversão de sinais analógicos para digitais para sua posterior manipula¸cão [4].

Chamam-se de circuitos mistos aqueles que numa mesma pastilha tem-se circuitos digitais e circuitos anal´ogicos. A tecnologia de processo dominante para realizar-se circuitos VLSI ´e a tecnologia CMOS (”Complementary Metal Oxide Semiconductor”).

A técnica de capacitor chaveados tem dominado o projeto de filtros integrados desde 1980, já que está técnica permite a realiza¸cão de processamento analógico de sinais lineares e precisos na tecnologia de integra¸cão CMOS. A adaptabilidade tec-nológica mostrada pelos circuitos a capacitor chaveado tem feito deles o candidato apropriado para vários tipos de aplica¸cões tais como: instrumenta¸cão, áudio digital,

(18)

telecomunica¸c˜oes sem fio, gerenciamento de potˆencia, e sensores [5].

1.2.1 Organiza¸

c˜

ao da disserta¸

c˜

ao

Esta disserta¸cão está organizada da seguinte forma. O Cap´ıtulo 2 oferece informa¸cões sobre a audi¸cão, o Capitulo 3 fornece alguns dados sobre os implantes cocleares, sua fun¸cão na ajuda da perda auditiva assim como o seu desenvolvimento ao longo dos anos. O Cap´ıtulo 4 fala-se dos tipos de filtros assim como os conceitos básicos da técnica de capacitor chaveado. O Cap´ıtulo 5 desenvolve o projeto elétrico e projeta cada um dos componentes do filtro passa-baixas e o Cap´ıtulo 6 mostra as conclusões. Finalmente o apêndice contém anexos relativos ao projeto.

(19)

Cap´ıtulo 2

A Audi¸

c˜

ao

A audi¸cão é um sentido fundamental à vida e desempenha um papel importante no desenvolvimento da comunica¸cão do ser humano. A perda auditiva implica mudan¸cas f´ısicas, psicológicas e sociais na vida das pessoas, acarretando preju´ızo na comuni-ca¸cão e, consequentemente, nas rela¸cões interpessoais. Este tipo de perda associada ao envelhecimento denomina-se presbiacusia [6]. Quando esta deficiência auditiva não ´

e tratada, sérias repercussões são apresentadas nos aspectos sensoriais, sociais, emo-cionais, econômicos, na saúde mental e na qualidade de vida de um indiv´ıduo [7].

O ouvido humano pode perceber frequências na faixa de aproximadamente 20Hz a 20kHz (faixa de áudio), mas o ouvido não é igualmente sens´ıvel a todas elas. A sensibilidade auditiva é maior na faixa de frequências entre 1kHz e 4kHz. Um ouvido normal pode diferenciar tons tão próximos quanto uma diferen¸ca de 5Hz em torno de 1kHz, generalizando-se portanto um ´ındice de discrimina¸cão de aproximadamente 0, 5%.

Sabendo isto, o filtro foi projetado para trabalhar na faixa de ´audio.

2.1 O sistema auditivo

Na Figura 2.1 ilustra-se o ouvido com suas diferentes partes.

(20)

CAP´ITULO 2. A AUDI ¸C ˜AO 14

Figura 2.1: Partes do ouvido.

O ouvido é constitu´ıdo de várias partes, cada uma com uma fun¸cão espec´ıfica:

• Ouvido externo (A): é a parte vis´ıvel do ouvido e compreende a aur´ıcula e o canal auditivo externo. O ouvido externo é separado do ouvido médio pela membrana timpânica.

1. Aur´ıcula: coleta as ondas sonoras e direciona as vibra¸c˜oes para dentro do canal auditivo.

• Ouvido médio: é composto pela membrana timpânica e por 3 pequenos ossos (oss´ıculos).

1. Membrana timpânica (B): protege o ouvido médio e conduz as vibra¸cões sonoras desde o canal externo até os oss´ıculos. A pressão é ampliada 22 vezes em consequência da transmissão de uma área maior para uma menor [8].

2. Oss´ıculos: São os três menores ossos do corpo, chamados martelo(D), big-orna (C) e estribo (G). Todos estes auxiliam na transmissão do som. A base

(21)

do estribo transmite o som para o ouvido interno.

• Ouvido interno: formada pela cóclea (F), que contém as células com pequenos pêlos (c´ılios) que transformam a vibra¸cão em sinais elétricos sensoriais da audi¸cão (células ciliadas).

• Nervo auditivo: os impulsos elétricos são transmitidos ao nervo auditivo, e da´ı conduzidos até o cérebro, onde serão interpretados [9].

2.1.1 O mecanismo da audi¸

c˜

ao

O ouvido transforma os sons em sinais elétricos que o cérebro é capaz de entender, através do seguinte mecanismo: uma vez que os sons alcan¸cam o ouvido externo, eles passam pelo canal do ouvido e atingem a membrana timpânica, que vibra. As vibra¸cões da membrana timpânica chegam até os oss´ıculos do ouvido médio (martelo, bigorna e estribo), que vibram e amplificam o som. As vibra¸cões amplificadas são conduzidas aos l´ıquidos da cóclea. Em seguida, atingem as células receptoras, que transformam as vibra¸cões em impulsos elétricos. Estes impulsos caminham através do nervo auditivo até o cérebro, que os percebe como sons.

2.2 Perda Auditiva

A perda auditiva divide-se em duas categorias: perda auditiva condutiva e perda au-ditiva neurossensorial, dependendo do lugar onde ocorre.

A perda auditiva condutiva é o resultado de problemas no ouvido externo ou médio que bloqueiam ou degradam a transmissão do som a partir do ouvido externo ao interno [3]. A transmissão sonora pode ser impedida por diversos fatores, como pouca vibra¸cão dos t´ımpanos devido a varia¸cões de pressão no ouvido médio, pouca flexibilidade dos oss´ıculos devido à calcifica¸cão, inflama¸cões auditivas e até mesmo obstru¸cão do canal. Alguns casos podem ser tratados, outros são permanentes, mas, em algumas situa¸cões,

(22)

o uso de aparelhos auditivos pode minimizar estas degrada¸c˜oes da audi¸c˜ao [10].

A perda auditiva neurossensorial envolve altera¸cões no ouvido interno que causam mudan¸cas na sensibilidade sonora. A perda de células ciliadas na cóclea devido à exposi¸cão de sons altos ou medica¸cões fortes é a causa mais comum de perda neu-rossensorial. O dano às células ciliadas resulta também em consequente degenera¸cão dos neurônios auditivos adjacentes. Se o dano das células ciliadas e dos nervos auditivos ´

e excessivo, a conexão entre o sistema nervoso central e o mundo externo é perdido e a pessoa com tal n´ıvel de perda é considerada profundamente surda. Todavia, alguns neurônios auditivos podem ainda existir na cóclea, ainda com perda excessiva de células ciliadas. Direta estimula¸cão elétrica destes neurônios pode criar sensa¸cão sonora em pessoas profundamente surdas. Estes sistemas eletrônicos de estimula¸cão neural são chamados de próteses cocleares.

Existem casos onde há combina¸cão desses dois tipos de perda auditiva, denominada perda auditiva combinada. A mais comum entre todas as deficiências auditivas é de-nominada presbiacusia, que é do tipo neurossensorial e atribu´ıda ao avan¸co da idade. Na verdade, a audi¸cão come¸ca a deteriorar-se a partir dos 18 anos, mas na maioria dos casos, não se percebe seus efeitos até por volta de 60 a 65 anos, quando a capacidade de ouvir sons corriqueiros e a compreensão de diálogos são afetadas.

Finalmente, outra grande causa de perda auditiva é a denominada Perda Auditiva Induzida por Ru´ıdo, para a qual já existe uma portaria do INSS tratando de termos ocupacionais [11]. Trata-se de uma diminui¸cão gradual da acuidade auditiva decorrente da exposi¸cão cont´ınua a n´ıveis elevados de pressão sonora. Sendo sempre neurossen-sorial, irrevers´ıvel e geralmente bilateral, muito raramente provoca perdas profundas, situando-se no máximo entre 40 e 75 dB(A) (decibéis n´ıvel auditivo). Como regra geral, ´

(23)

tempo de 85 dB(A), ou dose equivalente. Mesmo que instantaneamente, não deve-se ultrapassar 130 dB(A) nos casos de n´ıveis elevados de pressão sonora de impacto. Exis-tem outros fatores que podem influenciar no desenvolvimento deste tipo de perda, entre eles vibra¸cões, radia¸cão, calor, agentes qu´ımicos (toluenos, fumos metálicos, monóxido de carbono) e até mesmo agentes biológicos como v´ırus e bactérias.

A perda auditiva não ocorre de forma homogênea quando se trata das diferentes fre-quências percebidas pelo ouvido. Isso ocorre porque o ouvido interior contém células capilares que reagem a diferentes tons (alta, média e baixa frequência), cuja vibra¸cão é responsável pela cria¸cão do impulso nervoso que será transmitido ao cérebro. Quando o quesito é perda auditiva induzida pela idade, os sons de alta frequência são geralmente os primeiros a serem atenuados, seguidos pelos de média e baixa frequência.

2.2.1 Audiometria

O primeiro passo para a minimiza¸cão do problema constitui-se dos testes auditivos, para que se qualifique e quantifique a perda. Esse procedimento é conhecido como audiometria, e deve ser realizado após uma meotoscopia (exame visual do ouvido), de modo a identificar poss´ıveis corpos estranhos. Além disso, deve-se realizar o exame após um repouso acústico de 14 horas no m´ınimo, de maneira a minimizar os efeitos de uma poss´ıvel mudan¸ca temporária de limiar auditivo. Geralmente, a audiometria compõe-se de vários testes como:

• Limiar auditivo: teste de audi¸cão para determina¸cão do mais fraco som poss´ıvel de se ouvir. Realizado em uma sala isolada dos sons externos, são aplicados ao ouvido tons puros conhecidos de diferentes intensidades e frequências, fazendo-se conhecer, portanto, o limite de audi¸cão do paciente em cada tom na menor inten-sidade poss´ıvel. A representa¸cão gráfica do resultado desse teste é conhecida como

(24)

audiograma, e geralmente os valores indicados s˜ao de frequˆencias iguais a 250Hz, 500Hz, 1kHz, 2kHz, 4kHz e 8kHz. As Figuras 2.2 e 2.3 mostram os audiogramas de um ouvido normal e o de um ouvido que apresenta perdas, respectivamente.

Figura 2.2: Audiograma de ouvido normal.

Figura 2.3: Audiograma de ouvido com perdas.

• Teste de reconhecimento de fala: trata-se de um teste para determinar a ha-bilidade de se diferenciar os sons que constituem as palavras. É necessário que se repita as palavras ditas pelo fonoaudiólogo, que podem ser constitu´ıdas por monoss´ılabos, diss´ılabos, senten¸cas curtas ou diálogo cont´ınuo. O resultado é

(25)

dado pela taxa de acerto das palavras ditas a uma determinada intensidade (geral-mente 40 dB).

• Impedância audiométrica: é um método para checagem da condi¸cão em que se encontra o ouvido médio. Um instrumento de medida montado num ”plug” de borracha é inserido no canal auditivo, e faz-se ouvir um tom de baixa frequência.

´

E poss´ıvel determinar desse modo se há l´ıquido ou diferen¸ca de pressão no ouvido médio.

No presente cap´ıtulo abordou-se o tema da audi¸cão, descrevendo tipo de perdas, partes que compõem o sistema auditivo, assim como testes realizados para a dete¸cão de perdas auditivas. O próximo cap´ıtulo fornece informa¸cões sobre os implantes cocleares, dispositivos utilizados para pessoas que sofrem de perdas profundas ou severas.

(26)

Cap´ıtulo 3

Implantes Cocleares

O implante coclear tem sido utilizado nos últimos anos para restaurar a fun¸cão da audi¸cão nos pacientes portadores de surdez profunda que não se beneficiam do uso de próteses auditivas convencionais. Trata-se de um equipamento que estimula dire-tamente o nervo auditivo através de pequenos eletrodos que são colocados dentro da cóclea e o nervo leva estes sinais para o cérebro. Já existe há alguns anos e hoje mais de 140.000 pessoas no mundo já o estão usando[12].

3.1 Hist´

oria

Apesar de todo o desenvolvimento e conhecimento cientifico na Otorrinolaringologia, o processo degenerativo natural da vida humana ainda é corrente. Zumbidos, vertigens e perda auditiva (hipoacusia) continuam sendo fatores importantes na diminui¸cão de qualidade de vida. Estas queixas se tornam ainda mais importantes em crian¸cas antes mesmo de terem vivenciado experiências auditivas. Isto impulsionou o desenvolvimento das próteses auditivas implantáveis e dos implantes cocleares[13].

O conceito de estimula¸cão elétrica da cóclea com consequente percep¸cão auditiva não é tão recente. O italiano Alessandro Volta, conhecido por desenvolver a pilha elétrica, já havia realizado experimentos colocando placas de metal em seus ouvidos e

(27)

CAP´ITULO 3. IMPLANTES COCLEARES 21

estimulando-as com pilhas de 50V no ano 1800. A experiência não foi agradável, porém ele relatou ter escutado barulhos como “água fervente”antes de desmaiar.

Cinquenta anos depois, o francˆes Duchenne de Boulogne tentou repetir o experi-mento de Volta usando uma corrente alternada para estimular sua audi¸c˜ao. Descreveu o som como a de um “inseto encurralado entre uma vidra¸ca e uma cortina”.

O primeiro implante de um dispositivo para estimula¸cão elétrica do nervo auditivo foi desenvolvido por Djourno e Eyriès em Paris em 1957. Logo após implantá-lo num paciente ele foi capaz de sentir a presen¸ca de sons no ambiente mas não conseguiu entender fala ou distinguir entre diferentes sons.

Outros cientistas interessados pelas descri¸cões de Volta passaram a investigar os efeitos da estimula¸cão do aparelho auditivo. Tentativas na mudan¸ca da fonte de estimu-la¸cão e da fórmula do est´ımulo provocaram diferentes sensa¸cões. Brenner, em 1868, alternando a polaridade, a taxa e a intensidade do est´ımulo, publicou que a sensa¸cão auditiva não era tão desconfortável como em outras ocasiões [13].

Sobre os est´ımulos elétricos aplicados à cóclea, Stevens e Jones propuseram que ocorria um est´ımulo eletrofônico, ou seja, a corrente elétrica desencadearia ondas de vibra¸cão sonora que poderiam estimular o aparato auditivo.

O est´ımulo a partir de uma corrente elétrica desencadeia a audi¸cão de três formas:

• O ouvido médio atuaria como um transdutor, que converte a energia do campo elétrico criado na orelha média em vibra¸cões mecânicas capazes de produzir sons.

• Um efeito mecânico da energia elétrica sobre a membrana basilar e subsequente est´ımulo nas células ciliadas externas.

• Estimula¸c˜ao direta da corrente el´etrica sobre o nervo auditivo.

(28)

Figura 3.1: Implante coclear.

3.2 Partes do implante coclear

O implante coclear ´e composto por duas partes: uma unidade interna e outra externa.

1. A unidade interna (Figura 3.2) é implantada cirurgicamente dentro do ouvido do paciente. Esta unidade possui um feixe de eletrodos posicionado dentro da cóclea. Este feixe de eletrodos se conecta a um receptor (decodificador) localizado na região atrás da orelha, implantado por baixo da pele. Junto ao receptor fica a antena e o imã que servem para fixar a unidade externa e captar os sinais elétricos.

2. A unidade externa (Figura 3.3) é constitu´ıda por um processador, uma antena transmissora e um microfone. A unidade externa é a parte do implante que fica aparente e pode ser de dois tipos: retroauricular ou tipo caixa. A antena trans-missora possui um imã que serve para fixá-lo magneticamente junto a antena da unidade interna (que também possui um imã). O microfone capta o som do meio

(29)

Figura 3.2: Unidade interna.

ambiente e o transmite ao processador. O processador seleciona e analisa os ele-mentos sonoros, principalmente os eleele-mentos da fala, e os codifica em impulsos elétricos que serão transmitidos através de um cabo até a antena transmissora. A partir da antena transmissora o sinal é transmitido através da pele por meio de radiofrequência e chega até a unidade interna. Na unidade interna há um re-ceptor estimulador que contém um circuito integrado que converte os códigos em sinais eletrônicos e libera os impulsos elétricos para os eletrodos intracocleares es-timulando diretamente as fibras no nervo auditivo. Esta estimula¸cão é percebida pelo cérebro como som.

Neste cap´ıtulo apresentou-se um pouco da história dos implantes cocleares, assim como o funcionamento e partes que o compõem. No próximo cap´ıtulo, será discutido os tipos de filtros analógicos, assim como da técnica a capacitor chaveado utilizada para integrar filtros analógicos.

(30)

(31)

Cap´ıtulo 4

Filtros

4.1 Introdu¸

c˜

ao

Os filtros são parte importante de qualquer circuito eletrônico. Um filtro é uma rede elétrica seletiva em frequência, que atua sobre a amplitude e/ou fase do sinal de entrada, dentro de um dado intervalo de frequências, não influenciando sinais cujas frequências se encontrem fora desse intervalo.

Os filtros podem ser classificados de acordo com os seguintes tipos:

1. Filtro Passa Baixo (LP-”Low pass”): passa baixas frequências. Isto é, permite passar frequências desde DC até o ponto conhecido como frequência de corte com um m´ınimo de perda na amplitude.

2. Filtro Passa Alto (HP-”High pass”): passa altas frequências. Funciona de maneira oposta ao filtro passa baixo no sentido que ele permite passar todas as frequências posteriores à frequência de corte. Não deixa passar DC.

3. Filtro Passa Banda (BP-”Band pass”): permite passar uma banda de frequências. A frequência de corte inferior e a frequência de corte superior delimitam a banda de passagem.

(32)

CAP´ITULO 4. FILTROS 26

4. Filtro Rejeita Banda (”Notch”): evita a passagem de frequências de uma banda espec´ıfica. Permite a passagem desde DC até a frequência de corte inferior e todas as outras frequências após a frequência de corte superior.

No projeto de circuitos integrados de frequência seletiva, a dificuldade de imple-mentar indutores é uma desvantagem. Em muitas aplica¸cões, essa limita¸cão pode ser resolvida utilizando técnicas convencionais de filtros RC. No projeto de filtros RC, usa-se a combina¸cão de resistores, capacitores, e blocos de ganho para obter a seletividade de frequência desejada sem a necessidade de indutores. Embora esses filtros sejam im-plementados em tecnologia MOS, sofrem de algumas limita¸cões inerentes à tecnologia tais como:

1. Tamanho limitado de capacitores monol´ıticos.

2. Baixa tolerˆancia de valor absoluto do resistor e capacitor.

3. Fraca estabilidade t´ermica dos resistores monol´ıticos.

Na maioria dos casos, o desempenho dos filtros RC depende fortemente do valor absoluto dos componentes do circuito e parâmetros do ganho,portanto a implementa¸cão prática de filtros RC frequentemente requer tecnologia h´ıbrida, onde os resistores e capacitores se encontram fora do circuito integrado.

A técnica de capacitores chaveados surgiu de modo a otimizar a s´ıntese de filtros RC em circuitos integrados, já que se reduz área ao implementar resistores usando duas chaves e um capacitor.

Os filtros analógicos podem ser implementados tanto com circuitos de tempo con-t´ınuo como com técnicas de dados amostrados (”sampled-data techniques”). Tradi-cionalmente implementa¸cões de dados amostrados utilizando a técnica de capacitor chaveado são usadas para aplica¸cões de baixa frequência e alta precisão, enquanto que solu¸cões de tempo cont´ınuo (especialmente gm − C) são usadas para circuitos de alta

frequência e de precisão média ou baixa [14].

(33)

Anal´ogico : Quando se trabalha com sinais cont´ınuos tais como tens˜oes, correntes e cargas onde esses sinais tem um valor para cada instante do tempo.

Digital : Neste tipo de processamento o sinal ´e composto por uma s´erie de amostras tiradas de um sinal cont´ınuo, se tendo valores discretos.

Os filtros a capacitor chaveado pertencem a uma classe de circuitos conhecidos como sistemas de dados amostrados, onde a informa¸cão é processada de forma não cont´ınua em intervalos de tempo discretos por meio de chaves operadas periodicamente. Esses filtros são compostos por arranjos de capacitores, chaves analógicas e amplificadores operacionais. Os chaves analógicas são operadas por sinais de clock periódicos. Estes amostram a carga armazenada nos capacitores, sendo depois integrada por amplifi-cadores operacionais integradores.

Como apresentado no Cap´ıtulo 2, a frequência máxima aud´ıvel é de 20kHz, razão pela qual se escolheu um filtro passa baixa. Dessa forma se filtrará o sinal para somente trabalhar até essa frequência do espectro de áudio.

4.2 T´

ecnica de capacitores chaveados (SC)

A técnica de capacitor chaveado (SC) surgiu pela necessidade de reduzir a área do ”chip” assim como de integrar circuitos analógicos e circuitos digitais. Esta técnica apresenta as seguintes vantagens:

• Redu¸c˜ao de ´area do circuito integrado.

• A resposta em frequência pode ser controlada mudando a rela¸cão de capacitâncias da rede.

• Pode ser implementada utilizando o processo CMOS padr˜ao de baixo custo.

• Alta precisão (∼ 0, 1%) já que a constante do tempo é implementada por rela¸cão de capacitâncias. Amplamente utilizado em aplica¸cões na faixa de áudio [15].

(34)

4.2.1 Blocos funcionais

São classificados em duas categorias: passivos e ativos. Os passivos são aqueles compos-tos somente por capacitores e chaves. Já os blocos ativos levam em conta a utiliza¸cão de amplificadores operacionais. Estritamente falando, uma chave MOS é um dispositivo ativo, já que este é composto por um ou mais transistores, o qual deve ser contro-lado por um sinal de clock. Mas neste trabalho a chave MOS é considerada passiva e somente os amplificadores operacionais são considerados ativos.

A maior vantagem da utiliza¸cão de elementos SC passivos é a emula¸cão de um resistor f´ısico em uma configura¸cão monol´ıtica. Com a utiliza¸cão de redes de capacitores e chaves é poss´ıvel a emula¸cão de resistores.

A grande vantagem dessa técnica é a grande redu¸cão de área, comparado com a implementa¸cão por resistores. Outra vantagem é que a resposta em frequência pode ser controlada mudando a rela¸cão de capacitâncias do filtro.

4.2.2 Princ´ıpio de funcionamento

A Figura 4.1 ilustra o princ´ıpio de opera¸c˜ao de um resistor implementado usando capacitor chaveado. O capacitor C ´e alternadamente carregado para V1 e V2.

De acordo com as fases φ1 e φ2. A cada vez, uma carga ∆q = C(V1− V2) flui na forma

de pulsos com a polaridade indicada na figura. Portanto pode-se definir uma corrente m´edia (iav) como sendo o fluxo de carga ∆q em cada periodo de clock Tc:

iav = ∆q Tc = V1− V_T 2 c C (4.1)

Ent˜ao o circuito se comporta, na m´edia, como um resistor de valor:

R = Tc C =

1 Cfc

(35)

conectado entre os nós 1 e 2 . Do ponto de vista funcional, as chaves transformam o capacitor C, em um elemento de memória não-dissipativo, em um elemento dissipativo e sem capacidade de memoriza¸cão (resistor).

Figura 4.1: Resistor a capacitor chaveado.

Figura 4.2: Sinais de clock.

O circuito da Figura 4.1 pode ser implementado na tecnologia MOS usando duas chaves MOS e um capacitor. Se um capacitor C2 ´e associado ao resistor a capacitor

chaveado R1, resulta na constante de tempo C2R1 dada por:

τ = C2R1 = _C 2 C1 T (4.3)

Ent˜ao esta constante de tempo depende agora da frequˆencia de clock fc = 1/Tc

que pode ser controlada de forma precisa por um oscilador de cristal, e da rela¸c˜ao C2/C1. Assim, enquanto o valor absoluto de um capacitor MOS pode ser controlado

(36)

con uma precisão de 5% a 10%, a rela¸cão de duas capacitâncias pode ser precisa dentro de uma faixa de 1% [16]. Isso ocorre porque a maioria das fontes de erro afetam os capacitores do mesmo circuito integrado (especialmente aqueles localizados próximos uns aos outros) da mesma maneira. Esse tipo de comportamento também ocorre com as varia¸cões devido à temperatura e ao envelhecimento. A área ocupada também se reduz significativamente, uma vez que o resistor foi substitu´ıdo por um capacitor e chaves, normalmente implementadas com o tamanho m´ınimo permitido pela tecnologia.

Na equa¸cão 4.3 pode-se observar que a constante de tempo τ é determinada pela rela¸cão dos capacitores e não do valor absoluto de ambas, minimizando varia¸cões do processo.

As chaves do circuito da Figura 4.1 s˜ao implementadas com transistores como mostrado na Figura 4.3.

Figura 4.3: Implementa¸c˜ao das chaves com transistores.

Dentro dos blocos funcionais, estão os integradores. Na Figura 4.4 é mostrada a forma clássica de implementa¸cão um integrador.

A faixa dinâmica é limitada principalmente pela fonte de tensão, a tensão threshold da chave e a potência de ruido de entrada[16].

Substituindo R1 pelo resistor simulado da Figura 4.3, tem-se o integrador com

capacitor chaveado da Figura 4.5

Este integrador sofre de uma deficiência: ele é sens´ıvel ao efeito das capacitâncias parasitas entre os vários nós e linhas ao terra. No circuito da Figura 4.5, o nó que liga o capacitor C1 com as chaves é conectado às difusões fonte/dreno dos transistores,

(37)

Figura 4.4: Forma cl´assica do integrador.

Figura 4.5: Integrador implementado com capacitor chaveado.

que possuem uma capacitância considerável para o substrato. Além disso, os terminais dos transistores e o capacitor C1 possuem uma capacitância parasita para o substrato.

Esse valor de capacitância pode ser tão grande quanto 0,05 pF e esse valor pode não ser totalmente controlado e torna o valor real de C1 impreciso. Se uma precisão de 1%

´

e necess´aria para C1, deve-se ent˜ao, escolher C1 ≥ 5pF [17]. Normalmente, C2 C1 e,

portanto, uma grande quantidade de área é necessária para implementar o integrador. Os efeitos das capacitâncias parasitas podem ser quase totalmente eliminados uti-lizando um tipo de integrador chamado de integrador insens´ıvel às capacitâncias para-sitas mostrado na Figura 4.6. Neste circuito C1 é periodicamente carregado pela fonte

(38)

das capacitˆancias parasitas CA, CB, CCe CD nos n´os A, B, C e D, respectivamente,

mostra que, para um ganho infinito do amplificador operacional, nenhuma delas con-tribui para a carga q2 em C2 [16]. A raz˜ao para essa insensibilidade ´e que o terminal de

todo capacitor é chaveado entre nós de baixa impedância (terra e sa´ıda do operacional) ou é chaveado entre o terra e terra virtual (que possuem o mesmo potencial). Logo, nenhum delas afeta Vout= q2/C2.

Figura 4.6: Integrador com capacitor chaveado insens´ıvel `as capacitˆancias parasitas.

4.2.3 Porta de transmiss˜

ao

A porta de transmissão CMOS constitui uma chave analógica de condu¸cão bidirecional, implementada em geral com dois transistores MOSFET “flutuantes” (ou seja, o terminal fonte não é conectado nem a terra nem à alimenta¸cão) associados em paralelo, conforme a Figura 4.7a. Quando a porta de transmissão é habilitada, através da ativa¸cão do sinal de controle, a entrada é conectada à sa´ıda pelos transistores Tp1 (PMOS) e Tn1

(NMOS). Nesse estado, o terminal de porta do transistor canal P está ligado ao terra e o terminal de porta do transistor N, à fonte de alimenta¸cão. Em geral a carga de sa´ıda é dimensionada de forma que, quando a porta de transmissão está habilitada, os transistores operem, no regime, na região triodo, comportando-se como resistências.

(39)

a implementa¸cão da chave. A primeira é compensar as varia¸cões de resistência fonte-dreno provocadas pelas varia¸cões das tensões VGSe VSB dos transistores. Uma varia¸cão

de VSB tem como conseqüência à varia¸cão da tensão de limiar do transistor MOS.

Assim ao se alterar a tens˜ao da entrada de zero a VDD, a resistˆencia do transistor

NMOS (Rn) vai aumentando, podendo atingir valores apreci´aveis. Por outro lado,

a resistˆencia do PMOS (Rp) tem comportamento complementar, fazendo com que a

resistˆencia equivalente da chave (Rn//Rp) fique dentro de determinados limites.

Na Figura 4.7b ilustra-se as curvas de resistência de ambos os transistores e da resistência equivalente da chave em fun¸cão da tensão de entrada. Estas curvas ilustram bem a opera¸cão dos dois transistores. Note que a resistência equivalente da associa¸cão tem seu valor máximo próximo da metade da excursão da entrada.

A segunda razão para o uso de dois transistores é permitir que tensões com valores próximos tanto de zero como de VDD possam ser transmitidas pela chave. Considere

uma porta de transmissão implementada apenas com um transistor NMOS. Nesse caso a fonte e o dreno servirão como entrada e sa´ıda (indiferente da ordem) da porta de transmissão e a porta do transistor, como entrada de controle. Quando a porta de transmissão estiver habilitada, sinal de controle com valor VDD, apenas tensões de

entrada com valores inferiores a (VDD-VT n) poder˜ao ser transmitidas como ilustrado

(40)

Figura 4.8: Resistˆencia Ron do transistor a) NMOS e b) PMOS.

na Figura 4.8a. Tensões superiores a este valor for¸carão à sa´ıda sempre ao mesmo valor (VDD-VT n).

No caso de se usar um transistor PMOS, o problema aparece com tens˜oes com valo-res inferiovalo-res a |VT p|(Figura 4.8b). Tais dificuldades s˜ao especialmente graves quando

estas portas de transmissão são usadas para implementar lógica digital. Para contornar esse problema portas com transistores complementares são empregadas; uma outra alternativa é utilizar no controle tensões diferentes de VDD ou terra (por exemplo, uma

porta com transistor NMOS e o valor da tens˜ao de controle indo de zero a (VDD+VT n)).

Neste cap´ıtulo apresentaram-se conceitos básicos sobre a técnica a capacitor chaveado, no seguinte cap´ıtulo será abordado o projeto elétrico.

(41)

Cap´ıtulo 5

Projeto do filtro a capacitor

chaveado

5.1 Amplificador operacional

A Figura 5.1 ilustra o amplificador básico e seu circuito equivalente para pequenos sinais. O ganho desse circuito obtém-se pela seguinte expressão:

Av = gmrDS = 2IDS VGS− VT VEL IDS = 2VEL VGS− VT (5.1)

Então pode-se observar que para ter-se um ganho alto tem-se como base a escolha de dois parâmetros fundamentais, esses parâmetros são VGS−VT e o comprimento de canal

L. Deve-se escolher o menor valor poss´ıvel para VGS−VT e o maior valor poss´ıvel para o

comprimento de canal. Por causa disso nunca é usado o valor m´ınimo do comprimento do canal Lmin para o projeto de amplificadores analógicos. Comumente é utilizado

um valor entre 4-5 vezes o valor m´ınimo de comprimento de canal. Para VGS− VT ´e

geralmente utilizado um valor entre 0,15 e 0,2V [14].

Para este projeto foi adotado um valor de VGS− VT = 0, 2V e un valor do canal de

5 vezes o valor de Lmin (3µm).

O amplificador operacional usado para o projeto de filtro passa-baixas a capacitor

(42)

CAP´ITULO 5. PROJETO DO FILTRO A CAPACITOR CHAVEADO 36

Figura 5.1: Amplificador b´asico.

chaveado est´a ilustrado na Figura 5.2 e pode ser dividido em dois est´agios. O primeiro ´

e um amplificador ”folded-cascode”, que possui a propriedade de alto ganho de entrada, condi¸cão que lhe proporciona um baixo erro linear da tensão de sa´ıda. O segundo é um estágio de sa´ıda em fonte comum usado, basicamente para aumentar o ganho de malha aberta do amplificador ”folded-cascode”.

5.1.1 Projeto do par diferencial

O par diferencial consiste dos transistores P11, P12, P21 e P22, como ilustrado na Figura 5.3.

Para o projeto do par diferencial será usada como referência a documenta¸cão do processo de fabrica¸cão 0.6µm da XFAB.(Vide apêndice A). A corrente de dreno de casamento é descrita por :

σ ∆ID ID = qAIDx Wef fLef f (5.2)

onde AIDx ´e o parˆametro de processo utilizado para calcular a corrente de dreno

devido ao descasamento, Wef f ´e a largura efetiva do transistor,Lef f ´e o comprimento

efetivo do canal do transistor e x ´e o valor de (V G − V T O).

Ao adotar-se um V G − V T O = 200mV obt´em-se um AID(0.2)P M OS4 = 10, 8.

(Valor obtido da tabela A.2 de apˆendice A). Substituindo esse valor na Eq.5.2 tem-se:

(43)

Figura 5.2: Esquem´atico do amplificador folded cascode.

P ara σ∆ID ID = 1 tem − se 10, 8 q Wef fLef f = 1 (5.3) Ent˜ao, Wef fLef f = _{10, 8} 1 2 = 116, 64µm2 (5.4)

Para minimizar os efeitos de canal curto adota-se Lef f = 5Lmin, ent˜ao Lef f =

5(0.6µm) = 3µm.

Desta forma, obt´em-se:

Wef f =

116, 64µm2 3µm

!

(44)

Figura 5.3: Par diferencial.

A Figura 5.4 ilustra um exemplo de dois componentes dispostos em acoplamento cruzado(”cross-coupled”), comumente realizado para casamento dos transistores do par diferencial de amplificadores operacionais.

Para obter-se um melhor casamento dos transistores do par-diferencial, neste projeto utilizou-se o layout de centr´oide comum, este tipo de layout ´e essencial para reduzir as fontes de descasamento.

(45)

Figura 5.4: Exemplo de matriz bidimensional em centr´oide comum.

W L P D11,P D12,P D21,P D22 = 30µm 3µm (5.6)

A Figura 5.5 mostra o layout do par diferencial PMOS.

Para a análise DC, o amplificador operacional foi configurado como buffer, com o objetivo de verificar-se a faixa de excursão linear da tensão de modo comum VG e erro

linear VOS, como apresentado na Figura 5.6. Para isto, mede-se a diferen¸ca entre a

tens˜ao de sa´ıda VS e VG, que deve ser igual a VOS at´e que o par diferencial, formado

pelos transistores P D11, P D12eP D21, P D22 saia da região de satura¸cão e opere na região de triodo. Nota-se que o pior caso da faixa de excursão linear de VG é igual a

2,49V.

Nas Figuras 5.6 e 5.7 tem-se as análises DC e AC, respectivamente, do amplificador operacional. Observa-se que de 0,2V até 4,2V o amplificador comporta-se de maneira linear. Também, identificou-se o seu polo em aproximadamente 7Hz.

Na an´alise AC, para a m´axima carga de sa´ıda CL, foi analisado o ganho de malha,

com o objetivo de verificar o ganho de malha aberta AO, frequˆencia de ganho unit´ario

(46)

Figura 5.5: Par diferencial PMOS.

5.1.2 Correntes de polariza¸

c˜

ao e slew rate

Para o projeto foi adotado um ”slew rate” de SR = 10V /µs[18].

Para o capacitor de compensa¸c˜ao Miller foi atribu´ıdo o valor de Cc= 1pF . A partir

(47)

Figura 5.6: An´alise DC do amplificador operacional.

Figura 5.7: An´alise AC do amplificador operacional.

Slewrate = I

C I = 10 V

(48)

A Figura 5.8 mostra o análise do slew rate do amplificador. Como o slew rate é a varia¸cão de tensão por unidade de tempo, no gráfico pode-se observar

Slewrate = dV dt = 4V 0, 5µs ' 4V 0, 4µs = 10V /µs (5.8) Dessa forma verificou-se o valor de 10V /µs como especificado no projeto.

Figura 5.8: An´alise do slew rate do amplificador operacional.

A Tabela 5.1 mostra os principais parˆametros do amplificador operacional e respec-tivos valores obtidos das simula¸c˜oes, onde:

1. Configurado como buffer, medido até máximo offset sistemático de 20 [mV].

2. VG = 2, 5[V ], VAC = 1 [V] e CL = 100 [fF].

3. VG = 1V → 3V , tf = tr = 1 [ns], T = 10 [ s], D = 0,5 e CL = 100 [fF].

(49)

Tabela 5.1: Parˆametros do amplificador operacional.

Parˆametro S´ımbolo Valor Unidade Min Tip Max

Tens˜ao de alimenta¸c˜ao VDD 4,5 5,0 5,0 V

Consumo de corrente total (DC) Ib(T OT ) 160 µm

Mínima tensão de modo comum1 V_G(m´_in) 50 mV M áxima tensão de modo comum1 VG(máx) 4,2 mV

Ganho DC2 _A

DC 125 dB

F requˆencia de ganho unit´ario2 _f

BW 11,6 MHz M argem de f ase2 _MF _87,4 _◦ M argem de ganho2 _MG ₂₄ _dB Slew Rate1,3 _SR ₁₀ _{V /µs} Of f set1,4 _V OS -18,5 18,5 mV

5.2 Projeto dos espelhos cascodes e carga ativa

5.2.1 Espelho de corrente

A Figura 5.9 ilustra a configura¸cão básica de um espelho de corrente. Este circuito é formado por um transistor conectado como diodo ligado a um transistor que atua como amplificador. O primeiro transistor converte a corrente de entrada em tensão enquanto o segundo converte tensão em corrente. Se a razão W/L entre os transistores é B, então a razão de corrente será também igual a B. Esta razão é o ganho de corrente. De fato os dois transistores tem o mesmo VGS e portanto o mesmo VGS − VT. Na prática a

razão de corrente não é precisa, já que os transistores não operam com a mesma tensão VDS, dando como resultado uma diferen¸ca na corrente do espelho. Para conseguir fazer

essa diferen¸ca aproximada a zero, adicionam-se ao circuito mais dois transistores (M3 e M4) como ilustrado na Figura 5.10, os quais tˆem o objetivo de fazer as tens˜oes VDS

(50)

espelho cascode.

Figura 5.9: Espelho de corrente.

Neste projeto fez-se uso da configura¸c˜ao cascode para minimizar a diferen¸ca de corrente do espelho e para a polariza¸c˜ao do amplificador operacional.

Figura 5.10: Espelho de corrente cascode.

(51)

ao amplificador.

Figura 5.11: Espelho de corrente PMOS.

5.2.2 Carga Ativa

Para o amplificador diferencial folded-cascode utilizou-se como carga ativa um espelho de corrente cascode como o mostrado na Figura 5.10.

5.3 Chaves Anal´

ogicas

As chaves analógicas foram implementadas com transistores NMOS e PMOS compondo uma porta de transmissão, como apresentado no Cap´ıtulo 4. A porta de transmissão permite uma excursão de sa´ıda maior do que um único transistor NMOS ou PMOS.

(52)

Nesta se¸c˜ao apresenta-se o modelamento das chaves NMOS e PMOS para serem apli-cadas no circuito de filtro a capacitor chaveado.

5.3.1 Chave NMOS

A Figura 5.12 ilustra o esquem´atico da chave NMOS.

Figura 5.12: Chave NMOS.

Dimensiona-se a chave NMOS para que Vo = Vi e que passa excursionar entre

0 e (VDD− 1, 5Vtn) ou seja 0 ≤ Vi ≤ 3, 5V

Por meio de simula¸cão paramétrica verifica-se que as dimensões do transistor NMOS são W_L = _0.6µm7µm . Na Figura 5.13 tem-se a análise DC da chave NMOS, onde observa-se como ao atingir o valor VDD− Vtn, o transistor deixa de conduzir, limitando a sa´ıda ao

mesmo valor (VDD − Vtn).

5.3.2 Chave PMOS

Para a simula¸cão da chave PMOS utilizou-se o esquemático mostrado na Figura 5.14. No caso do cálculo das dimensões do transistor PMOS, tem-se por objetivo que Vo= Vi

esteja entre 1, 5|Vtp| e (VDD), ou seja 1, 5V ≤ Vi ≤ 5V .

Do mesmo modo como foi feito para o dimensionamento de transistor NMOS (sim-ula¸cão paramétrica) obtém-se W_L = _0.6µm7µm para o transistor PMOS.

A Figura 5.15 mostra a simula¸cão DC da chave PMOS, de maneira similar à análise da chave NMOS. Observa-se que para tensões menores a |Vtp| a chave não conduz.

(53)

Figura 5.13: An´alise DC da chave NMOS.

Figura 5.14: Chave PMOS.

5.3.3 Porta de transmiss˜

ao

Tendo-se as dimensões dos transistores NMOS e PMOS, forma-se uma porta de trans-missão por superposi¸cão dos efeitos dos dois itens anteriores, portanto a excursão do sinal será de 0 ≤ Vi ≤ VDD.

5.3.4 An´

alise AC e DC da porta de transmiss˜

ao

Por meio da an´alise AC determinou-se a Reqda chave anal´ogica projetada. Para isso foi

(54)

Figura 5.15: An´alise DC da chave PMOS.

na Figura 5.16.

Figura 5.16: Chave anal´ogica implementada com porta de transmiss˜ao.

As Figuras 5.17 e 5.18 mostram as simula¸cões AC e DC respectivamente da porta de transmissão projetada. Observa-se na simula¸cão AC, que o pólo está na frequência de 253,9 MHz. Tendo-se a fórmula ω0 = 1_τ = _RC1 pode-se calcular a Req da porta de

(55)

transmiss˜ao, para um capacitor de 1pF. Assim tem-se que:

Req= 1 ω0C = 1 2πf C = 1 2π(253, 9M Hz)(1pF ) = 626Ω (5.9)

Figura 5.17: An´alise AC da porta de transmiss˜ao.

5.4 Frequˆ

encia m´

axima de opera¸

c˜

ao

Para a determina¸cão da frequência máxima de opera¸cão tem-se que [18]

ts= RCln

₁

ε

; para um erro ε = 0, 1% (5.10)

Para ts ≈ 7RC, substituindo-se os valores de resistˆencia e capacitˆancia na Eq. 5.10

tem-se: ts= 7(626Ω)1pF = 4, 38ns → Tc = 8, 77ns (5.11) fmax = 1 Tc = 114M Hz (5.12)

(56)

Figura 5.18: An´alise DC da porta de transmiss˜ao.

Considerando varia¸c˜oes de processo dos transistores e parasitas, adota-se uma fmax = 12M Hz.

5.5 Caracter´ısticas do filtro projetado

O filtro a capacitor chaveado foi implementado pela simples substitui¸cão direta, isto é, os resistores do filtro foram substitu´ıdos pela circuito equivalente a capacitor chaveado. Na primeira parte do filtro há um estágio onde pode-se ajustar o ganho. Pela técnica de capacitor chaveado pode-se mudar a frequência de corte variando a frequência de chaveamento,

BW = fchaveamento·

C3

C2

(5.13)

Como a frequˆencia de chaveamento ´e igual a 1MHz e sendo C2 = 4pF e C3 = 1pF ,

(57)

BW = 1M Hz · 1pF

4pF = 250kHz (5.14) Tendo-se a frequência de chaveamento (1MHz) e os valores das capacitâncias utiliza-se a Eq. 4.2.2 para obter o valor das resistências emuladas pelas chaves e capacitores.

Req =

1

1M Hz · 1pF = 1M Ω (5.15)

5.6 Circuito Final

A Figura 5.19 mostra o diagrama do circuito final.

(58)

Como os circuitos a capacitor chaveados são discretos, a análise AC não pode ser efetuada diretamente no SPICE. Para a simula¸cão AC deste tipo de circuitos utilizam-se simuladores tais como Switcap. Utilizou-utilizam-se o simulador Spectre da empresa CA-DENCE, para simplificar a análise somente efetuou-se simula¸cão transiente com difer-entes frequências para mostrar o correto funcionamento do filtro, para isto colocaram-se entradas com diferentes frequências e observou-se que a partir de 20kHz (frequência de corte) o sinal come¸ca atenuar.

Para as simula¸cões testou-se um sinal senoidal de entrada de 200mVpp com várias frequências para analisar atenua¸cão e fase. As Figuras 5.20, 5.21, 5.22, 5.23 e 5.24 mostram o resultado das simula¸cões para 200 Hz, 2kHz, 20kHz, 40kHz e 80kHz respec-tivamente.

Observa-se que a filtro amplifica 10 vezes o sinal de entrada (até a frequência de 20kHz), obtendo na sa´ıda do filtro 2Vpp, já acima de 20kHz come¸ca atenuar o sinal e observa-se igualmente que o sinal sofre desfasamento.

(59)

Figura 5.21: Sinal de entrada com frequˆencia de 2kHz.

(60)

Tabela 5.2: Dimens˜ao dos transistores

Dimens˜ao dos transistores

Transistor Dimens˜ao P1 1,8/1,8 P2 7,2/1,8 P3 7,2/1,8 P4 7,2/1,8 P5 7,2/1,8 P6 7,2/1,8 P7 7,2/1,8 P8 7,2/1,8 P9 7,2/1,8 P10 5,4/1,8 P11 5,4/1,8 P12 5,4/1,8 P13 5,4/1,8 P14 21,6/1,8 PD11 30/3 PD12 30/3 PD21 30/3 PD22 30/3 N1 1,8/1,8 N2 1,8/1,8 N3 3,6/1,8 N4 1,8/1,8 N5 3,6/1,8 N6 1,8/1,8 N7 3,6/1,8 N8 36/1,8 Unidade µm/µm

(61)

Figura 5.23: Sinal de entrada com frequˆencia de 40kHz.

(62)

Cap´ıtulo 6

Conclus˜

oes

No presente trabalho implementou-se um filtro passa-baixas para aplica¸cões de áudio. Já que a técnica a capacitor chaveado é utilizada em aplica¸cões de filtros analógicos principalmente na faixa de áudio e mostrando uma alta precisão se descreveram os conceitos básicos dessa técnica ilustrando suas principais vantagens.

Observando os resultados vimos que o filtro funciona corretamente, além de poder variar o ganho e a frequência de corte, apenas mudado a rela¸cão de capacitâncias do filtro.

Para trabalhos futuros, existe o desafio da implementa¸cão de circuitos a capaci-tor chaveado para baixa tensão e baixa potência, o problema surge quando as chaves analógicas deixam de conduzir por causa da baixa tensão de alimenta¸cão, precisando a inclusão de multiplicadores de tensão ou a utiliza¸cão da técnica switched op-amp.

(63)

Apˆ

endice A

Parˆ

ametros do processo

A.1 Parˆ

ametros de casamento do Transistor MOS

Para o c´alculo dos parˆametros de casamento usa-se a largura efetiva (Wef f) e o

com-primento de canal efetivo (Lef f) dos transistores:

Wef f = W + ∆W Lef f = L + ∆L (A.1)

Os valores de Wef f e Lef f obt´em-se dos valores ∆W e∆L da Tabela A.1.

Tabela A.1: ∆W e ∆L para c´alculos Componente ∆W ∆L Unidade

nmos4 -0.16 -0.05 µm pmos4 -0.16 0.12 µm

A tens˜ao threshold de casamento ´e descrita por:

σ(∆V T O) = q AV T O

Wef f · Lef f

(A.2)

(64)

AP ˆENDICE A. PAR ˆAMETROS DO PROCESSO 58

A corrente de dreno de casamento ´e descrita por:

σ _∆ID ID = q AIDx Wef f · Lef f (A.3)

onde x ´e (VG -VTO) a tens˜ao de overdrive para o projeto.

Lembrar que o casamento da corrente de dreno depende fortemente da tens˜ao efetiva do gate (V G − V T O).

Para o projeto do par diferencial optou-se por um valor de VG-VTO = 200mV

Tabela A.2: Parˆametros de casamento.

Informa¸c˜ao de Parˆametros

Parˆametro AVTO ABETA AID0.2 nmos4 12.9 1.84 9.11 pmos4 13.5 1.61 10.8 Unidade mV µm %µm %µm

A.2 Parˆ

ametros de casamento do capacitor

O casamento de capacitor ´e descrito por :

σ _∆C C = √AC W · L (A.4)

(65)

AP ˆENDICE A. PAR ˆAMETROS DO PROCESSO 59

Tabela A.3: Parˆametros de casamento

Informa¸c˜ao de Parˆametros

Parˆametro AC cpoly 1.86 cpolylin 1.28 Unidade %µm

Tabela A.4: Parˆametros de processo da Tecnologia xFAB CMOS 0, 6µm

Parˆametro S´ımbolo Valor Unidade Min Tip Max

Ganho de Transcondutˆancia (NMOS) KPN - 117 - µA/V2 Tens˜ao de Threshold (NMOS) V tn - 1 - V

Coeficiente T´ermico - Tens˜ao Threshold (NMOS) T CVtn - -1.4 - mV /K

Ganho de Transcondutˆancia (PMOS) KPP - 40 - µA/V2 Tens˜ao de Threshold (PMOS) V tp - -1,05 - V

Coeficiente T´ermico - Tens˜ao Threshold (PMOS) T CVtp - 1,6 - mV /K

´

(66)

Referˆ

encias Bibliogr´

aficas

[1] Fan-Gang Zeng, S. Rebscher, W. Harrison, X. Sun, and H. Feng. Cochlear Im-plants: System Design, Integration and Evaluation. IEEE Reviews in Biomedical Engineering, Vol.1, 2008.

[2] W. Germanovix and C. Toumazou, “Design of a micropower current-mode log-domain analog cochlear implants, ” IEEE Trans. Circuits Syst. II: Analog Digit. Signal Process., vol. 47, no. 10, pp. 1023–1046, Oct. 2000.

[3] Jader Alves de Lima Filho, ”Projeto de Circuitos Integrados CMOS de Baixa Tensão para Aplica¸cões em Dispositivos de Aux´ılio Auditivo”, Relatório de Projeto de Inicia¸cão Cient´ıfica - UNESP, Universidade Estadual Paulista.

[4] Lu´ıs Cléber Carneiro Marques, Técnica de MOSFET chaveado para Filtros pro-gramáveis operando à baixa tensão de alimenta¸cão,Universidade Federal de Santa Catarina,Novembro 2002,Florianópolis.

[5] Mingliang Liu, Demystifying Switched-Capacitor Circuits, Elsevier,2006.

[6] Miranda EC, Calais LL, Vieira EP, Carvalho LMA, Borges ACLC, Iorio MCM “Dificuldades e benef´ıcios com o uso de pr´otese auditiva: percep¸c˜ao do idoso e sua

fam´ılia”, Rev Soc Bras Fonoaudiol. 2008;13(2):166-72.

[7] Bastos BG, Amorim RB, Ferrari DV. “Atitudes frente às próteses auditivas ”, Rev CEFAC, São Paulo, 2008.

(67)

REFER ˆENCIAS BIBLIOGR ´AFICAS 61

[8] Guyton “Fisiologia Humana” 6a Edi¸c˜ao, Editora Guanabara Koogan, 1988

[9] www.implantecoclear.org.br (Accesado em janeiro 2010).

[10] Trabalho UNESP ’Projeto de Circuitos Integrados CMOS de Baixa Tens˜ao para Aplica¸c˜oes em Dispositivos de Aux´ılio Auditivo’.

[11] “Portaria do INSS com Respeito à Perda Auditiva por Ru´ıdo Ocupacional”, Diário Oficial no. 131, 11 de julho de 1997, se¸cão 3, pg. 14244 à 14249.

[12] Daniel Bustamante da Rosa, Prespectivas e avan¸cos do implante coclear, INATEL, 2009.

[13] www.centrodeorl.com.br

[14] R. Castello, F. Montecchi, F. Rezzi, and A Baschirotto, ”Low-voltage analog fil-ters,”IEEE Trans. on Circuits and Systems I, vol. 42, pp. 827-840, November 1995.

[15] Microelectronic switched capacitor filters - IEEE Circuits and Devices Magazine 1991.

[16] Carlos Renato Trevisan de Mori, Projeto de um Modulador Sigma-Delta de se-gunda ordem em Low Voltage, utilizando a t´ecnica de capacitores chaveados, Es-cola Federal de Engenharia de Itajub´a, Julho 1999.

[17] Gregorian, R. Marin, K. W. Temes, G. C., Switched-Capacitor Circuit Design, Proceedings of the IEEE, vol. 71, no. 78, August 1983.

[18] Willy M.C. Sansen, Analog Design Essentials, Springer, 2006.