Desenvolvimento de plataforma de hardware para medição fasorial sincronizada

(1)

UNIVERSIDADE ESTADUAL DE CAMPINAS

Faculdade de Engenharia Elétrica e de Computação

Maique Corrêa Garcia

Desenvolvimento de Plataforma de Hardware

para Medição Fasorial Sincronizada

Campinas

2019

(2)

UNIVERSIDADE ESTADUAL DE CAMPINAS

Faculdade de Engenharia Elétrica e de Computação

Maique Corrêa Garcia

Desenvolvimento de Plataforma de Hardware para

Medição Fasorial Sincronizada

Dissertação apresentada à Faculdade de En-genharia Elétrica e de Computação da Uni-versidade Estadual de Campinas como parte dos requisitos exigidos para a obtenção do título de Mestre em Engenharia Elétrica, na Área de Energia Elétrica.

Orientador: Prof. Dr. Daniel Dotta

Este exemplar corresponde à versão final da dissertação defendida pelo aluno Maique Corrêa Garcia, e orientada pelo Prof. Dr. Daniel Dotta

Campinas

2019

(3)

Ficha catalográfica

Universidade Estadual de Campinas Biblioteca da Área de Engenharia e Arquitetura

Rose Meire da Silva - CRB 8/5974

Garcia, Maique Correa,

G165d GarDesenvolvimento de plataforma de hardware para medição fasorial

sincronizada / Maique Correa Garcia. – Campinas, SP : [s.n.], 2019.

GarOrientador: Daniel Dotta.

GarDissertação (mestrado) – Universidade Estadual de Campinas, Faculdade

de Engenharia Elétrica e de Computação.

Gar1. Sistemas de energia elétrica - Distribuição. 2. Energia elétrica - Medição.

3. Transformadas de Fourier. 4. Unidade de medição fasorial. I. Dotta, Daniel, 1978-. II. Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação. III. Título.

Informações para Biblioteca Digital

Título em outro idioma: Hardware platform development for synchronized phasor measurement

Palavras-chave em inglês: Electricity systems - Distribution Electricity - Measurement Fourier transform

Phasor measuremte units

Área de concentração: Energia Elétrica Titulação: Mestre em Engenharia Elétrica Banca examinadora:

Daniel Dotta [Orientador]

José Eduardo da Rocha Alves Junior Mario Roberto Arrieta Paternina Data de defesa: 27-06-2019

Programa de Pós-Graduação: Engenharia Elétrica

Identificação e informações acadêmicas do(a) aluno(a)

- ORCID do autor: 0000-0003-1149-7684

- Currículo Lattes do autor: http://lattes.cnpq.br/7087460986903326

(4)

COMISSÃO JULGADORA — DISSERTAÇÃO (MESTRADO)

Candidato: Maique Corrêa Garcia RA: 161640 Data da Defesa: 27/06/2019

Título da Dissertação/Tese: “Desenvolvimento de Plataforma de Hardware

para Medição Fasorial Sincronizada”

Prof. Dr. Daniel Dotta (presidente, FEEC/UNICAMP)

Prof. Dr. José Eduardo da Rocha Alves Junior (CEPEL/UFF) Prof. Dr. Mario Roberto Arrieta Paternina (FI/UNAM)

A ata de defesa, com as respectivas assinaturas dos membros da Comissão Julgadora, encontra-se no processo de vida acadêmica do aluno.

(5)

Dedico esta dissertação a todos(as) que buscam desenvolver ou implementar unidades de medições fasoriais sincronizadas e/ou embarcar algoritmos para cálculo dos sincrofasores em uma plataforma de hardware. Dedico, também, ao meu orientador (Daniel Dotta) e

(6)

Agradecimentos

Inicialmente, à minha mãe Liane por estar sempre presente, mesmo que por telefone ou internet, e por ser meu porto seguro sempre que necessário. Obrigado mãe!

Ao meu pai Paulinho por ter me ensinado como se batalha em prol de um objetivo nesta vida. Obrigado meu pai pela confiança depositada àquele garotinho que, com 10 anos, ganhou de presente de aniversário, o direito de trabalhar em um trator com grade de disco na lavoura. Foi o melhor aniversário de minha vida!

À minha namorada Tamires por estar ao meu lado durante todas as etapas desta difícil empreitada, sempre me confortando, apoiando e abdicando de vários dos do-mingos sob o sol para estudos em laboratório, pelo menos, regrados a um bom chimarrão. Ao meu orientador Daniel Dotta, meu amigo, que confiou à mim responsabili-dade de implementação prática do seu bem estimado algoritmo de PMU. Obrigado pela sua paciência com todas as dificuldades intrínsecas à esta implementação bem como com os atrasos nos prazos em decorrência destas.

Ao professor Dr. Luiz Carlos Pereira da Silva por acreditar e tornar possível o financiamento deste trabalho via bolsa de pesquisa.

Ao grupo CPFL e à FUNCAMP por incentivarem e financiar meu mestrado no ramo de medições fasoriais sincronizadas por meio do projeto PA3020.

Aos meus colegas dos laboratórios LE-19, LE-23 e LE-16 da FEEC da Unicamp por estarem sempre prestando apoio, acompanhamento e, principalmente, por propiciarem excelentes momentos de descontração neste ambiente de grande periculosidade mental.

Ao professor Dr. José Antenor Pomilio que realizou a importação da unidade de conversor analógico digital empregada neste trabalho, bem como por todo ensinamento e flexibilidade no empréstimo de equipamentos e laboratório para montagem de meu protótipo.

À todo o pessoal envolvido no Projeto MEDFASEE e da UFSC, em principal, o professor Dr. Ildemar Cassana Decker por prover informações importantes sobre as me-dições fasoriais no Brasil bem como disponibilizar parte de sua estrutura para recebimento dos dados provenientes do protótipo de D-PMU.

E, por último mas não menos importante, à FAPESP que através do projeto número 2016/08645-9, possibilitou a compra da placa de avaliação do conversor analógico digital AD7909 para este trabalho.

(7)

Resumo

Equipamentos e sistemas de monitoramento são de extrema importância para a manu-tenção e operabilidade de qualquer processo. Isto vale também para Sistemas Elétricos que, em especial no Brasil, dada sua extensão territorial, necessitam de complexa análise e controle para operação estável, demandando um grande número de pontos e unidades de monitoramento. Neste contexto, o equipamento que vem ganhando mercado e disponi-bilizando grandezas sincronizadas ao longo de pontos longínquos do sistema é a Unidade de Medição Fasorial Sincronizada (Phasor Measurement Unit - PMU). Este complexo equipamento é capaz de proporcionar ao operador do sistema, valores instantâneos como, tensões, ângulos das fases, frequência e taxa de variação de frequência sincronizados com um sinal de satélite em Coordenada de Tempo Universal (Universal Time Coordenade -UTC) com baixa latência de envio de dados mas, no geral, as custas de alto investimento. Tradicionalmente os sistemas de distribuição não são monitorados em sua totalidade dado o alto custo dos dispositivos de medição. A instalação de PMUs ao longo de sistemas de baixa tensão agregaria ao operador de distribuição uma quantidade massiva de dados que poderão ser utilizados para os mais variados fins, desde o monitoramento do perfil de tensões à estudos e ajuste dos modelos matemáticos das condições do sistema elétrico durante uma pré ou pós-falta de energia. Entretanto, aliar o alto custo de aquisição e instalação destas unidades a estes sistemas com inúmeros pontos de intersecções e rami-ficações é uma árdua tarefa dado custo elevado de aquisição e instalação das PMUs ao longo do sistema. Este trabalho tem por principal objetivo, ofertar um equipamento de custo acessível e factível para emprego em sistemas que demandem de um número consi-derável de unidade de medições com as funcionalidade de uma PMU convencional. Além disso, o equipamento é também oferecido como uma plataforma, de código aberto com tecnologia nacional, para o estudo e desenvolvimento de soluções na área de medições fasoriais sincronizadas. O protótipo desenvolvido é de baixo custo e é capaz de prover fasores com Erro Vetorial Total (Total Vector Error - TVE) médio abaixo de 0.05% em relação a uma PMU comercial.

Palavras-chaves: PMU; D-PMU; Sincrofasores; Monitoramento; Sistemas de

(8)

Abstract

Equipment and monitoring systems have high importance for the maintenance and oper-ation of any process. This is also true on Electric Systems, specially onBrazil because it’s a territorial extension, which needs a complex analysis and control to a stable operation also demanding an elevated number of monitoring units. In this context, an emerging technology that allows synchronized measurements along far away measurement points is the Phasor Measurement Unit (PMU). This complex equipment can provide to the system operator, instantaneous values such as voltages, phase angles, frequency and rate of change of frequency (ROCOF) with satellite synchronization in Universal TimeCo-ordinate (UTC) also having low latency of report data but, in general, associated with high costs. Traditionally, distribution systems are not monitored in their entirety given the high cost of measuring devices. The use of PMUs along low voltage systems would provide to the distribution operator a massive amount of data that could be used for the most varied applications, from the monitoring the voltage behavior profile to the studies and adjustment of the mathematical models related of the electrical system conditions during a pre or post-blackout. However, allying the expensive cost of acquiring and in-stalling these units to these systems with numerous points of intersection and branching is an arduous task due to the high costs on acquire and installing PMUs throughout the system. The main purpose of this work is to offer affordable and feasible equipment for use in systems that require a considerable number of measurement units with the func-tionality of a conventional PMU. In addition, this equipment is also offered as an open source platform for the study and development of solutions related to synchronized pha-sor measurements. The developed prototype is low cost solution and capable of providing phasors with average Total Vector Error (TVE) below 0.05% in relation to a commercial PMU.

Keywords: PMU; D-PMU; Synchrophasors; Monitoring; Distribution Systems, Phasor

(9)

Lista de ilustrações

Figura 1.1 – Projeções no número de microgeradores (ANEEL, 2017). . . 18

Figura 1.2 – Rede de distribuição com D-PMUs. . . 21

Figura 1.3 – Arquitetura openPMU arquitetura atual. Fonte: Experience and Les-sons from Operating PMUs in Distribution Networks (NASP Webnar). . . . 22

Figura 2.1 – Diagrama Básico de uma PMU. Traduzido e adaptado de Ken Martin e Arun Phadke(PHADKE; THORP, 2008). . . 28

Figura 2.2 – Fenômeno de aliasing sob o domínio da frequência. . . . 29

Figura 2.3 – Efeito do Filtro Anti-Alias. Fonte: (HIGUTI, 2014) 1. . . 30

Figura 2.4 – Comparativo espectro do sinal amostrado com 𝑓𝑠< 2𝑓𝑚𝑎𝑥 e 𝑓𝑠 > 2𝑓𝑚𝑎𝑥. 31 Figura 2.5 – Processo de quantização. . . 32

Figura 2.6 – Conversão Analógica para Digital de sinal Sinusoidal. . . 32

Figura 2.7 – Arquitetura de ADCs. . . 33

Figura 2.8 – Frame Genérico do Protocolo NMEA. . . . 35

Figura 2.9 – Relação entre Sincronismo do GPS (1PPS) e sinal do PLL. . . 36

Figura 2.10–Representação Sinusoidal do Sincronismo. . . 37

Figura 2.11–Representação dos ângulos estimados. Fonte: Figura seguindo o modelo de (PHADKE; THORP, 2008). . . 41

Figura 2.12–CRC-CCITT de 16 bits para polinômio 𝑋16_{+ 𝑋}12_{+ 𝑋}5 _{+ 1. Fonte:} Figura B.1 (STD, 2011a). . . 46

Figura 3.1 – Linguagens mais usadas para sistemas embarcados. Fonte: (SPECTRUM, 2018). . . 49

Figura 3.2 – Arquitetura D-PMU proposta. . . 49

Figura 3.3 – Sinais do módulo GPS. . . 50

Figura 3.4 – Métodos de sincronismo em relação ao pulso do GPS. . . 51

Figura 3.5 – Módulo GPS Telit SL869. . . 52

Figura 3.6 – Circuito de condicionamento e filtragem da D-PMU. . . 53

Figura 3.7 – Resposta de magnitude e Fase do filtro analógico. . . 54

Figura 3.8 – Placa de Avaliação do AD7609. . . 56

Figura 3.9 – Unidade de Processamento Beaglebone Black. . . . 57

Figura 3.10–Subsistema de PRUs da Beaglebone Black. Fonte: (TEXAS INSTRU-MENTS, 2012). . . 58 1

(10)

Figura 3.11–Operação da arquitetura do PWM. Fonte: (TEXAS INSTRUMENTS,

2011). . . 59

Figura 3.12–Arquitetura lógica de operação da D-PMU. . . 60

Figura 3.13–Erros de FS por conta de erros no clock. . . 63

Figura 3.14–Erros provenientes da arquitetura de hardware (YAO et al., 2016). . . . 64

Figura 4.1 – Ambiente de validação offline. . . . 69

Figura 4.2 – Equipamento registrador de pertubação Reason/GE. . . 70

Figura 4.3 – Parâmetros de frequência obtidos ao longo de uma hora de operação. . 71

Figura 4.4 – Valores de ROCOF. . . 72

Figura 4.5 – Fasores da Sequência Positiva. . . 72

Figura 4.6 – TVE relativo à RPV-311. . . 73

Figura 4.7 – Parâmetros de frequência obtidos ao longo de uma hora de operação. . 74

Figura 4.8 – Valores de ROCOF. . . 75

Figura 4.9 – Fasores da Sequência Positiva. . . 75

Figura 4.10–TVE Relativo à RPV-311. . . 76

Figura 4.11–Parâmetros de frequência obtidos ao longo de dois minutos de operação. 78 Figura 4.12–Valores de ROCOF. . . 78

Figura 4.13–Fasores da Sequência Positiva. . . 79

Figura 4.14–TVE relativo à RPV-311. . . 80

Figura 4.15–Valores de Frequência Instantâneos. . . 80

Figura 4.16–Fasores da Sequência Positiva . . . 81

Figura 4.18–Região do Evento. . . 82

Figura 4.19–Oscilografias das PMUs do SIN durante o evento. . . 83

Figura 4.20–Oscilografias de Frequência Durante Evento da D-PMU e RPV-311. . . 84

Figura 4.21–Valores de ROCOF. . . 84

Figura 4.22–Fasores da Sequência Positiva. . . 85

Figura 5.1 – Efeito prático de desvio na FS. . . 89

Figura 5.2 – Frequência com FS compensado (Vermelho) e não compensado (Azul). 90 Figura 5.3 – Dispositivos PLLs Propostos. . . 91

(11)

Lista de tabelas

Tabela 2.1 – Tabela dos campos do frame de configuração. . . 44

Tabela 2.2 – Tabela dos campos do frame de dados. . . . 45

Tabela 2.3 – Tabela dos campos do frame de cabeçalho. . . . 45

Tabela 2.4 – Tabela dos campos do frame de comando. . . . 46

(12)

Abreviações

1PPS 1 Pulse-Per-Second - 1 Pulso Por Segundo

ADC Analog-to-Digital Converter - Conversor Analógico Digital

ANEEL Agência Nacional de Energia Elétrica

ASIC Application Specific Integrated Circuits - Circuito Integrado de Aplicação Específica

BPS Bits por segundo

BTrDB Berkeley Tree Database - Banco de dados do sistema de Berkeley

CCITT Comité consultatif international téléphonique et télégraphique - Comitê Consultivo Internacional de Telegrafia e Telefonia

CFG Configuration - Configuração

CI Circuito Integrado

CRC Ciclic Redundancy Check - Checagem de Redundância Cíclica

D-PMU Distribution Phasor Measurement Unit - Unidade de medição fasorial para distribuição

DAC Digital-to-Analog Converter - Conversor Analógico Digital

DC Direct Current - Corrente Contínua

DFT Discrete Fourier Transform - Transformada Discreta de Fourier

DMA Direct Memory Access - Acesso Direto à Memória

ERAC Esquema Regional de Alívio de Carga

EVM Evaluation Module - Módulo de Avaliação

FE Frequency Error - Erro de Frequência

FIFO First In, First Out - Primeiro a entra, Primeiro a sair

FPGA Field Programmable Gate Array - Matriz de Portas Programáveis em Campo

(13)

GPIO General Purpose Input Output - Entrada e Saída de Propósito Geral

GPS Global Positioning System - Sistema de Posicionamento Global

I/O Input/Output - Entrada/Saída

IEEE Institute of Electrical and Electronics Engineers - Instituto de engenharia Elétrica e Eletrônica

IGBT Insulated Gate Bipolar Transistor - Transistor Bipolar de Porta Isolada

IPC Inter-Process Communication - Comunicação Entre Processos

IRIG Inter Range Instrumentation Group

kSPS kilo Samples Per Second - kilo Amostras Por Segundo

LCD Liquid Crystal Display - Display de Cristal Líquido

LMS Least Mean Squares - Mínimo Médio Quadrático

LSB Less Significant Bit - Bit Menos Significativo

LTE Long Term Evolution - Evolução de Longo Prazo

MSB Most Significant Bit - Bit Mais Significativo

NMEA National Marine Electronics Association - Associação Eletrônica Marinha Nacional

OpenPDC Open Source Phasor Data Concentrator - Concentrador de Dados Fasoriais

de Código Aberto

PDC Phasor Data Concentrator - Concentrador de Dados Fasoriais

PLL Phase-Locked Loop - Elo travado em fase

PMU Phasor Measurement Unit - Unidade de Medição Fasorial

PRU Programmable Real-time Unit - Unidade em Tempo Real Programável

PRU-ICSS Programmable Real-Time Unit Subsystem and Industrial Communication

SubSystem - Unidade em tempo real programável e subsistemas de comunicação industrial

PWM Pulse Width Modulation - Modulação de Largura de Pulso

(14)

RMS Root Mean Square

ROCOF Rate Of Change Of Frequency - Taxa de Variação de Frequência

RTOS Real-Time Opperating System - Sistema Operacional em Tempo Real

SAR Successive-approximation-register - Registrador de Sucessivas aproximações

SD Secure Digital - Segurança Digital

SE Sistema Elétrico

SEE Sistema de Energia Elétrica

SIN Sistema Interligado Nacional

SM Smart Meter - Medidor Inteligente

SO Sistema Operacional

SOC Second-Of-Century - Segundo do Século

SPI Serial Peripheral Interface - Interface Periférica Serial

TVE Total Vector Error - Erro Vetorial Total

UART Universal Asynchrounous Receiver/Transmiter - Receptor/Transmissor Universal Assíncrono

UDP User Datagram Protocol - Protocolo de Datagrama de Usuário

USB Universal Serial Bus - Barramento Serial Universal

UTC Coordinated Universal Time - Coordenada de Tempo Universal

VHDL VHSIC Hardware Description Language - Linguagem de Descrição de Hardware VHSIC

VHSIC Very High Speed Integrated Circuits - Circuito Integrado de altíssima velocidade

(15)

Sumário

1 Introdução . . . 18 1.1 Revisão da Literatura . . . 21 1.1.1 Discussões e Comentários . . . 24 1.2 Objetivos e Contribuições . . . 25 1.3 Estrutura do Trabalho . . . 26 2 Conceitos Básicos . . . 28 2.1 Introdução . . . 28

2.2 Estrutura Básica de uma PMU . . . 28

2.3 Aquisição . . . 29 2.3.1 Filtro Analógico . . . 29 2.3.2 ADC . . . 30 2.3.2.1 Amostragem . . . 30 2.3.2.2 Quantização . . . 31 2.3.2.3 Tipos de ADC . . . 32 2.3.3 Filtro Digital . . . 34 2.4 Sincronismo . . . 34 2.4.1 GPS . . . 34 2.4.1.1 NMEA0183 . . . 35 2.4.2 PLL . . . 36 2.5 Processamento . . . 36

2.5.1 Cálculo dos Sincrofasores . . . 37

2.5.2 Componentes Simétricas . . . 39 2.5.3 Estimação de Frequência . . . 40 2.6 Comunicação . . . 42 2.6.1 Formatação/Comunicação . . . 42 2.6.1.1 Frame de Configuração . . . 43 2.6.1.2 Frame de Dados . . . 44 2.6.1.3 Frame de Cabeçalho . . . . 44 2.6.1.4 Frame de Comandos . . . . 45 2.7 Comentários Finais . . . 47

3 Plataforma D-PMU desenvolvida . . . 48

3.1 Introdução . . . 48

3.2 Arquitetura de hardware da D-PMU . . . 49

(16)

3.2.1.1 Métodos de sincronismo . . . 51

3.2.1.2 Hardware empregado . . . . 52

3.2.2 Módulo de condicionamento . . . 52

3.2.3 Módulo ADC . . . 54

3.2.3.1 Hardware ADC empregado . . . 55

3.2.4 Unidade de processamento . . . 57

3.2.4.1 Hardware empregado . . . 57

3.2.4.2 PRU-ICSS . . . 58

3.2.4.3 PWM da Beaglebone black . . . . 59

3.3 Arquitetura lógica da D-PMU . . . 60

3.3.1 Gerenciador de amostras . . . 60

3.3.2 Cálculo do sincrofasor . . . 61

3.3.3 Protocolo C37.118 . . . 61

3.4 Aspectos Práticos de Implementação . . . 62

3.4.1 Comunicação ADC - Beaglebone Black . . . . 62

3.4.2 Operação AD7609 . . . 62

3.4.3 Habilitação das PRUs . . . 65

3.4.4 Interferência nos Barramentos . . . 65

3.5 Comentários Finais . . . 65

4 Validação e Resultados . . . 67

4.1 Introdução . . . 67

4.2 Parâmetros de Validação . . . 67

4.2.1 Setup para Validação Offline . . . . 68

4.2.2 Setup para Validação Online . . . . 69

4.3 Validação Offline - Perda de Geração . . . . 70

4.3.1 Frequência . . . 71

4.3.2 Tensão de Sequência Positiva . . . 72

4.3.3 TVE . . . 73

4.4 Validação Online - Janela de Uma Hora . . . 73

4.4.3 TVE . . . 76

4.4.4 Taxa de Perda de Pacotes . . . 77

4.5 Validação Online - Janela de Dois Minutos . . . . 77

4.5.3 TVE . . . 79

(17)

4.6.3 TVE . . . 81

4.7 Estudo de Caso - Evento no SIN - 22/03/19 . . . 82

4.8 Comentários Finais . . . 86

5 Conclusão e considerações finais . . . 87

5.1 Trabalhos Futuros . . . 89

5.1.1 Inserção de Hardware PLL . . . . 89

5.1.2 Melhoria do Algoritmo de Ajuste da FS . . . 91

5.1.3 Demais Sugestões Relevantes . . . 92

5.1.3.1 Embarcar CI de ADC na Cape da Beaglebone Black . . . . 92

5.1.3.2 Medição dos Parâmetros de Corrente . . . 92

5.1.3.3 Aumento na FS . . . 92

(18)

18

1 Introdução

O setor elétrico é um dos principais suportes do desenvolvimento industrial e econômico de um pais. A crescente demanda mundial por energia exige que os Sistemas de Energia Elétrica (SEE) estejam sob constante expansão, modernização e monitoramento. Atualmente, está ocorrendo uma mudança de paradigma entre o sistema de geração de energia centralizada convencional em grandes usinas para geração distribuída. A inclusão de geração distribuída vem ganhando espaço pois há um crescente interesse no uso de fon-tes de energias renováveis e, aliado a isto, os dispositivos geradores eólicos e fotovoltaicos estão tendo seus custos consideravelmente reduzidos. Esse último fator colabora para o aumento significativo no número de microgeradores conforme as projeções da Agência Na-cional de Energia Elétrica (ANEEL) realizadas em 2015 e 2017, apontadas na Figura 1.1.

Figura 1.1 – Projeções no número de microgeradores (ANEEL, 2017).

Salienta-se que estas fontes de energias são, em sua maioria, compostas por circuitos eletrônicos de potência que operam por meio do chaveamento em alta frequência de semicondutores como tiristores e Insulated Gate Bipolar Transistors (IGBTs). Desta forma, estes dispositivos acabam por colaborar para o aumento de componentes inter-harmônicas de tensão e corrente sob as cargas (FLEGAR, 1985).

Por outro lado, as cargas presentes nos sistemas de distribuição possuem um número elevado de dispositivos ativos como fontes chaveadas, equipamentos eletrônicos, inversores e conversores. Assim, os sistemas de distribuição estão se tornando ambientes com grande potencial para surgimento de problemas relacionados à qualidade de energia

(19)

Capítulo 1. Introdução 19

como sobre-tensão, afundamento, flikers e spykes.

Historicamente, os sistemas de distribuição possuem um nível de monitora-mento limitado, pois os dispositivos eletrônicos para este fim envolvem custos elevados de aquisição, implantação e, também, de vários pontos de medição.

Este cenário começou a mudar com o advento da eletrônica embarcada que possibilitou o surgimento de dispositivos do tipo Smart Meters (SM), assim como re-lés/religadores e medidores de balanço eletrônicos. Estes equipamentos, embora versáteis, trabalham com baixas taxas de envio de pacotes aos servidores (superiores a 1 segundo) e, em sua maioria, são desprovidas de sistemas de sincronismo para os dados aquisitados. Neste contexto, o monitoramento por unidades de medição fasorial sincro-nizada (PMUs) tem potencial de melhorar a monitoração dos sistemas de distribuição (SEXAUER et al., 2013). Estes dispositivos são capazes de operar a altas taxas de envio de pacotes, como 30, 60, 120 até 240 sincrofasores por segundo que, sincronizados com o sinal de GPS (Global Positioning System), permitem o monitoramento de eventos e demais fenômenos presentes no sistema de distribuição.

De uma forma geral, os equipamentos PMUs tem potencial para:

∙ Na transmissão, dada as altas taxas de envio de dados é possível monitorar a resposta dinâmica dos SEE. Com PMUs geograficamente distribuídos pode-se observar a dinâmica de eventos sistêmicos e o desempenho da proteção. (S. et al., 2016) ∙ Na distribuição, pois estes equipamentos permitem a monitoração de fenômenos

como flutuação de tensão, afundamentos, surtos e até mesmo frequência em sistemas ilhados (SEXAUER et al., 2013).

∙ O emprego de PMUs instaladas em subestações e em plantas de geração distribuídas permitem a detecção de ilhamento, por exemplo, por meio da diferença angular entre PMUs (SANCHEZ-AYALA et al., 2013).

∙ Para estimação de estados, pois com PMUs em quantidade o suficiente, é possível garantir a observabilidade de sistemas e a maximizar a redundância nos modelos. Em (Thorp et al., 1985) foi introduzido o conceito de estimação de estado fasorial pura (FRAZÃO, 2012).

As PMUs são empregadas, principalmente, nos sistemas de geração e de trans-missão (SOBRINHO, 2016), devido aos obstáculos encontrados para incorporação destas em sistemas de distribuição. Atribui-se esta dificuldade aos valores elevados para aquisi-ção e a necessidade de instalaaquisi-ção em uma estrutura minimamente adequada com canais efetivos de comunicação.

(20)

Denota-se, então, a necessidade do desenvolvimento de plataformas de baixo custo para atender a demanda no monitoramento e viabilizar o emprego de PMUs no mer-cado de distribuição (SOBRINHO, 2016). A viabilização econômica implica diretamente na redução significativa dos valores de comercialização, seja pelo uso de hardware de baixo custo ou pela disseminação de plataformas alternativas como as propostas em (ZHAO et al., 2017), (Angioni et al., 2017) e (SOBRINHO, 2016). A miniaturização destes equipa-mentos também é necessária, pois deverão ser instaladas em quantidades suficientes e em locais que não oferecem a infraestrutura de uma subestação. Para isto, as dimensões de uma PMU para distribuição (D-PMU) completa devem ser equivalentes a equipamentos já empregados nestes ambientes como medidores de energia, de balanço e relés de proteção e religadores.

Não obstante, ainda não existem normas referentes às características que uma PMU de aplicação na distribuição deve ter, tanto em termos de estrutura de hardware, parâmetros calculados, quanto em relação ao grau de exatidão nos parâmetros medidos. Há, no entanto, alguns trabalhos na literatura como (NASPI, 2018), (Von Meier et al., 2017), (SEXAUER et al., 2013) e (ROMANO et al., 2017) que sugerem restrições e defi-nições necessárias à uma PMU de distribuição. Portanto, o presente trabalho emprega o termo D-PMU para caracterizar o dispositivo prova de conceito voltado para as aplicações em sistemas de distribuição e capaz de prover os mesmos parâmetros que uma PMU de transmissão.

Em um cenário ideal de distribuição, teriam-se estas unidades D-PMUs ins-taladas em pontos estratégicos e em grande quantidade de forma a permitir monitorar e caracterizar o comportamento em tempo real do sistema. A Figura 1.2 exemplifica este cenário com D-PMUs instaladas, de maneira análoga a medidores convencionais, ao longo e em pontos estratégicos da rede de distribuição.

(21)

Capítulo 1. Introdução 21 Baixa Tensão Média Tensão Provedor de Internet PMU Subestação (MV)

Figura 1.2 – Rede de distribuição com D-PMUs.

Sob o ponto de vista acadêmico, nota-se uma crescente tendência no estudo e desenvolvimento de trabalhos que utilizam ou propõem algoritmos alternativos para estimação de sincrofasores em PMUs dado seu alto potencial de aplicabilidade no moni-toramento de SEEs (PHADKE; BI, 2018).

1.1 Revisão da Literatura

A crescente empregabilidade de dispositivos para monitoramento de SEEs acaba por fomentar o desenvolvimento de projetos alternativos de PMUs (tanto para hardware bem como software) e, dentre estes, uma plataforma de destaque e que obje-tiva oferecer uma PMU de código aberto, é o projeto OpenPMU. Este projeto apresentou seu primeiro protótipo em 2011 (LAVERTY et al., 2011) e, atualmente, encontra-se em estágio avançado de desenvolvimento em um sistema embarcado, utilizando linguagem Python de programação. Na sua versão mais recente, o projeto OpenPMU (ZHAO et al., 2017), apresentado na Figura 1.3, incorporou todo algoritmo de controle, cálculo dos sin-crofasores e envio ao servidor em unidades de hardware para aplicações genéricas como Beaglebone Black e Raspberry PI. Esses são unidades de processamento com sistema ope-racional Linux voltadas para aplicações genéricas de baixo custo. São utilizados ambos os dispositivos onde a Beaglebone Black atua como unidade de aquisição em tempo real das amostras e a Raspberry PI, como unidade de estimação dos sincrofasores e comunicação com o servidor como apresentado na Figura 1.3.

(22)

Figura 1.3 – Arquitetura openPMU arquitetura atual. Fonte: Experience and Lessons from Operating PMUs in Distribution Networks (NASP Webnar).

Em (DOTTA, 2013) é implementada uma ferramenta computacional para es-timação de dados e parâmetros fasoriais em software MatLab. Neste trabalho o autor descreve o comportamento matemático presente em uma PMU. O processamento é reali-zado sobre sinais e amostras previamente adquiridas e salvas em um arquivo de dados ou, se o usuário preferir, através do emprego de uma lógica complementar para geração dos es-tímulos sinusoidais. O autor também disponibiliza opções de algoritmos alternativos para estimação dos parâmetros de frequência do sinal como o método de demodulação, onde a frequência é estimada a partir da sua relação com um sinal de frequência conhecida, e o método baseado na variação do ângulo do fasor, na qual a frequência é estimada em fun-ção do desvio angular entre dois fasores consecutivos. Atualmente o autor também conta com uma plataforma de mesmo algoritmo desenvolvida no software SimuLink (DOTTA, 2015) que propicia uma alternativa de uso simplificado ao usuário, pois é descrita por meio de blocos matemáticos, tornando a interface com o algoritmo mais compreensível, de fácil interpretação e configuração.

Na tese de doutorado de (SOBRINHO, 2016) o autor propõe o desenvolvi-mento de um hardware completo e de baixo custo voltada para aplicação em sistemas de distribuição. Este trabalho implementa o algoritmo de estimação fasorial em um disposi-tivo microcontrolador PIC32MX795F512L (MICROCHIP, 2011) de 32 bits com o módulo GPS U-blox MAX-7 (U-BOX, 2014) para sincronismo das amostras, e o conversor ana-lógico digital (ADC) ADE7758 (ANALOG DEVICES, 2011) para aquisição das mesmas. O protótipo opera a taxa de amostragem de 3250 Hz para tensões e correntes, e envia os sincrofasores ao servidor a uma taxa de, no máximo, 30 fasores por segundo dada as limi-tações de desempenho do microcontrolador PIC. Esta taxa esta prevista na norma (STD, 2011a). O autor emprega o sistema de inferência Fuzzy para identificação e estimação dos

(23)

parâmetros elétricos das medições do sistema de distribuição em função das variações dos parâmetros nominais estimados.

Em (ROMANO et al., 2017) é proposta a implementação de uma PMU através de linguagem descritiva de hardware VHDL (VHSIC Hardware Description Language), prototipada em FPGA (Field Programmable Gate Array), e integrada a um sistema de processamento ARM, combinando a confiabilidade e alta velocidade de uma FPGA junto a flexibilidade de um processador com sistema RTOS (Real-Time Opperating System). A FPGA é responsável por, além do processamento matemático para estimativa dos fasores, gerenciar e comunicar com ADC embarcado e com módulo GPS. Já o microcontrolador ARM é responsável por interpretar e anexar os parâmetros de data e hora ao frame, adequando os dados sob a forma da norma IEEE 𝐶37.118−2 e, também, pelo envio destes ao servidor. Com este esquema de arquitetura e plataforma os autores conseguem obter valores de TVE (Total Vector Error ) de até 0.02% que fica abaixo dos níveis esperados para equipamentos de medição fasorial em sistemas de distribuição (ROMANO et al., 2017).

Em (Von Meier et al., 2017) é realizado um estudo dos efeitos e vantagens referentes ao uso das inovadoras PMUs de alta-precisão, categorizadas e chamadas de 𝜇PMUs, que são desenvolvidas visando uma melhoria substancial no monitoramento de sistemas de distribuição por conta da elevada taxa de amostragem, resolução e precisão. Um diferencial pelo ponto de vista de hardware, desta referência, é o emprego da 𝜇PMUs (PSL PQUBE SPECIFICATIONS, 2017) de alta resolução para estimação fasorial no laboratório vivo BTrDB (Berkeley Tree Database) (Andersen et al., 2015). Com um erro de TVE nominal de ±0.01% a PQube (𝜇PMU) amostra sinais a uma taxa de 30.720 Hz proporcionando 512 pontos de medições por ciclo do sinal a 60 Hz e apresenta uma precisão angular de ±0.003∘. Também é proposto, pelos autores, um conjunto de requerimentos esperados para PMUs de alta resolução como os da classe de 𝜇PMUs.

A PMU desenvolvida em (Razzaghi et al., 2017) diferencia-se dos demais tra-balhos abordados neste texto por apresentar, sob a perspectiva do erro, o desvio intrínseco no sinal de um Pulso Por Segundo (1PPS) proveniente do módulo de GPS, comumente utilizado em PMUs. Nesta perspectiva os autores usam o protocolo White Rabbit para sincronização das PMUs através de uma rede Ethernet, onde é possível conhecer, por meio de algoritmos de protocolo de comunicação, os tempos não-determinísticos entre o deslocamento de dados de uma única fonte de sincronismo e os milhares de dispositivos que podem estar localizados à 10 km de distância.

Uma PMU de baixo custo para distribuição é apresentada em (Angioni et al., 2017) e toma como base as restrições de validação mínima exigidas pela norma C37.118-1 (STD, 2011b). Neste projeto a PMU desenvolvida trabalha a taxas de envio de dados de

(24)

um Hz, necessários para caracterização de regime estacionário dos sistemas de distribuição. Os autores empregam uma Raspberry PI 3 acoplada a uma unidade de aquisição de 12 bits. Nesta proposta os autores priorizam o baixo custo e oferecem uma PMU baseada na unidade de processamento Raspberry PI 3.

Uma estudo sob a perspectiva da comunicação é apresentada em (DERVIš-KADIć et al., 2018), onde os pesquisadores utilizam a infraestrutura de rede 4G LTE (Long Term Evolution) como meio de comunicação e transferência de dados entre PMUs e PDC (Phasor Data Concentrator ) na média tensão. Sistemas de grande escala e com comunicação via cabos são, por vezes, inflexíveis para expansão e onerosos para instalação tendo em vista a localização remota das subestações. Neste contexto, o uso de redes mó-veis acaba por ser uma alternativa atrativa, sendo capaz de reduzir significativamente os custos de instalação, bem como o tempo envolvido na adequação da infraestrutura para a instalação de PMUs em campo. Para demonstrar a viabilidade do método, os autores utilizam um sistema de 10 PMUs que enviam dados à taxas de 50 frames por segundo através de modens 4G.

1.1.1 Discussões e Comentários

O presente trabalho diferencia-se da plataforma de código aberta OpenPMU, principalmente, por englobar todos os estágios de controle, cálculo e envio dos sincro-fasores em um único dispositivo de processamento (Beaglebone Black). O controle das requisições das amostras é feito através do módulo de PWM (Pulse Width Modulation) embarcado na Beaglebone Black. Com isto, reduz-se o esforço computacional das unidades de processamento e obtêm-se melhor estabilidade na FS (frequência de amostragem) da D-PMU. Uma vez configurado, o PWM na D-PMU funcionará autonomamente e em sin-cronismo com o sinal de 1PPS do GPS. Com isso, é dispensável o emprego de um módulo de hardware extra (PLL - Phase Locked Loop, microcontrolador ou circuito oscilador) para controle da amostragem do ADC fazendo os custos do produto reduzirem.

A plataforma D-PMU representa uma expansão do proposto por (DOTTA, 2013) e (DOTTA, 2015) baseando-se no mesmo algoritmo proposto e sendo embarcada em um dispositivo de hardware. Além disso, são acrescentados os módulos de sincronismo e de aquisição das amostras possibilitando seu funcionamento com sinais em tempo real. Com base nisto, pode-se afirmar que o presente trabalho é uma nova versão desta plataforma acadêmica, agora com aquisição e processamento de sinais em tempo real.

Comparada a proposta em (SOBRINHO, 2016), a unidade de processamento apresenta significativo ganho uma vez que, por possuir uma arquitetura de maior capaci-dade de processamento (1 Ghz contra os 32 kHz do PIC), é capaz de processar uma massa

(25)

de dados maior e possibilitar envio de sincrofasores ao servidor a taxas de 60 frames por segundo.

O desenvolvimento de arquiteturas através de prototipação em FPGAs (RO-MANO et al., 2017) permitem a máxima eficiência em hardware e, em alguns casos, menor consumo de corrente. Há, no entanto, que se ponderar sobre as características intrínsecas e este tipo de hardware. A principal delas é que estas plataformas visam agilizar o de-senvolvimento de hardware Circuito Integrado de Aplicação Específica (ASIC) e, a cada energização, é necessário o rearranjo das interconexões de suas portas lógicas. A plata-forma D-PMU, na presente versão, não foca em uma alta capacidade de processamento e baixo consumo de corrente, mas diferencia-se da (ROMANO et al., 2017) por ser descrita em linguagem sequencial, que é menos complexa que a linguagem combinacional VHDL, e por ser uma arquitetura de código aberto e passível de alterações de hardware e software. Comparada a categoria de uma 𝜇PMU, o custo da plataforma D-PMU é consi-deravelmente reduzido (abaixo dos 400 dólares) pois emprega componentes de aplicações genéricas em sua construção, facilmente adquiridos via e-commerce. Embora a D-PMU não seja capaz de prover tamanho grau de exatidão em seus resultados, limitando-se a TVEs na faixa de 0.03%. Por outro lado, é capaz de atender os valores mínimos propostos em (ROMANO et al., 2017) para o emprego na rede de distribuição.

A PMU de baixo custo proposta em (Angioni et al., 2017), embora atrativa financeiramente, não se enquadra para aplicações em redes de distribuição por não ser capaz de representar eventos de curta duração. Além disso, o TVE obtido de 0.25% acaba por estar abaixo dos valores sugeridos por (Von Meier et al., 2017) e (ROMANO et al., 2017) para aplicação em rede de distribuição. Observa-se também a necessidade do emprego de um módulo programável extra para operações de tempo real como a configuração e gerenciamento do funcionamento do ADC.

1.2 Objetivos e Contribuições

Este trabalho de mestrado tem por principal objetivo prover uma plataforma completa de hardware e software de baixo custo e com maior flexibilidade para instala-ção, uma vez que PMUs convencionais necessitam de racks e estruturas adequadas para instalação.

Por parte de algoritmo, tem-se a migração do que é proposto por (DOTTA, 2013) para estimação de sincrofasores em uma plataforma de hardware embarcado. Tal alteração se faz por meio da adequação de scripts desta arquitetura consolidada e imple-mentados em linguagem MatLab para programas descritos em linguagem C. Além disso,

(26)

é agregada a lógica extra necessária para o gerenciamento do hardware de sincronismo e aquisição da D-PMU, bem como a interconexão dos diferentes estágios de processamento no dispositivo. Com isto, almeja-se a implementação de um protótipo D-PMU capaz de realizar as mesmas medidas que uma PMU comercial provendo estimativas com precisão equivalente ou superior.

Visando alavancar o desenvolvimento de metodologias alternativas para ope-rações de PMUs, este trabalho objetiva disponibilizar às instituições e aos grupos de pesquisas, uma plataforma de código aberto onde será possível alterar os parâmetros de configuração dos blocos de aquisição e sincronismo além da substituição dos mesmos de forma a personalizar o fluxo de dados na D-PMU conforme a necessidade de cada usuário. Estas alterações são amplamente flexíveis indo de configurações de taxa de amostragem à troca dos módulos de aquisição e/ou sincronismo por outros modelos de hardware. A unidade de processamento principal também pode ser substituída entretanto tal altera-ção é de elevada complexidade pois uma migraaltera-ção deste algoritmo para outra unidade de processamento, implica na readequação dos parâmetros de configurações para todos os periféricos do microcontrolador (PRUs - Programmable Real-time Unit , Mapa de Me-mória, DMA - Memory Direct Access, Registradores Seriais,etc...) bem como a possível necessidade de substituição das interfaces com os módulos externos da D-PMU.

Do ponto de vista econômico a D-PMU objetiva substituir o elemento PLL, comumente utilizado para geração da FS de projetos como OpenPMU (ZHAO et al., 2017), pelo uso de um PWM interno da unidade de processamento Beaglebone Black. Com isto, é possível reduzir, ainda mais, os custos totais de desenvolvimento desta arquitetura proposta pois, em projetos como o citado, o valor da unidade de hardware PLL chega a ser superior à unidade de hardware ADC empregada.

1.3 Estrutura do Trabalho

No capítulo dois serão apresentados os conceitos associados a uma PMU bem como o detalhamento do fluxo lógico e o funcionamento básico de uma PMU genérica.

No capítulo dois serão apresentados os conceitos teórico-práticos associados a algoritmo de uma PMU genérica. São detalhados o funcionamento do sistema de sincro-nismo, através do GPS, bem como as vantagens e desvantagens das arquiteturas mais utilizadas para aquisição dos dados.

O capítulo três irá apresentar a plataforma D-PMU implementada. Os elemen-tos de hardware e software que compõem a plataforma serão detalhados.

(27)

prá-Capítulo 1. Introdução 27

ticos serão abordados no capítulo quatro. É apresentado o funcionamento da arquitetura sob o modo offline, com os estímulos oriundos de uma base de dados, e o modo online com emprego do protótipo em condições reais de operação.

Por fim, as conclusões e considerações finais necessárias serão apresentadas no capítulo cinco deste trabalho.

(28)

28

2 Conceitos Básicos

2.1 Introdução

Nesta sessão serão apresentados os fundamentos teóricos necessários para en-tendimento do fluxo matemático-lógico na estimação dos sincrofasores de uma PMU. As metodologias matemáticas para cálculo dos valores de magnitudes, ângulos, componentes de sequência, frequência e ROCOF (Rate Of Change Of Frequency) são detalhadas. É apresentada a arquitetura básica de uma PMU (PHADKE; THORP, 2008) detalhando a sua operação e o modelamento matemático de seus respectivos blocos. Também é apresen-tado a padronização proposta pelo IEEE Institute of Electrical and Electronics Engineers para comunicação e envio dos parâmetros calculados para o PDC.

2.2 Estrutura Básica de uma PMU

A arquitetura básica de uma PMU (PHADKE; THORP, 2008) pode ter sua estrutura dividida nos sistemas de Aquisição, Sincronismo, Processamento dos dados e Comunicação conforme exposto na Figura 2.1.

Filtro Analógico Va, b,c Ia, b,c ADC PLL Filtro Digital GPS Cálculo dos Sincrofasores Estimação de Frequência Formatação / Comunicação Componentes Simétricas t,Ṽ,Ĩ

Sincronismo Processamento Comunicação

Aquisição

Figura 2.1 – Diagrama Básico de uma PMU. Traduzido e adaptado de Ken Martin e Arun Phadke(PHADKE; THORP, 2008).

Estes subsistemas atuam de forma coordenada criando o fluxo matemático-lógico necessário para a estimativa dos parâmetros do sincrofasor (magnitudes, ângulos, frequência e ROCOF). Cada um destes subsistemas são compostos por outros componen-tes, descritos como segue:

(29)

Capítulo 2. Conceitos Básicos 29

2.3 Aquisição

Este subsistema caracteriza-se, principalmente, por ser a interface entre os domínios analógicos e digitais dos sinais elétricos. Nele são feitos o condicionamento ana-lógico do sinal para eliminar componentes indesejadas do sinal elétrico a ser amostrado. Posteriormente, é feita a conversão destes sinais para o domínio digital através do ADC e, também, a filtragem digital do sinal, necessária para o processamento matemático do mesmo.

2.3.1 Filtro Analógico

A filtragem analógica dos sinais é necessária para prevenir problemas de Ali-asing nos sinais amostrados pelo ADC. AliAli-asing é a sobreposição de componentes de frequência na banda do sinal após o processo de amostragem (VEEN, 2001), como ocorre no sinal 𝑋(𝑒𝑗𝜔_{) mostrado na Figura 2.2.}

Figura 2.2 – Fenômeno de aliasing sob o domínio da frequência.

Sinais reais costumam apresentar uma largura de banda em frequência infinita por conta dos níveis de ruído presentes no sinal. O emprego do filtro analógico atua limi-tando a banda do sinal de a ser amostrado para uma banda de frequência fixa (WILLSKY, 1998).

A Figura 2.3 apresenta o efeito prático do filtro anti-aliasing 𝐻𝑎𝑎(𝑗Ω) sobre

(30)

Figura 2.3 – Efeito do Filtro Anti-Alias. Fonte: (HIGUTI, 2014) 1_.

O resultado após o filtro é sinal 𝑋(𝑒𝑗𝜔_{) com banda de frequência limitada entre}

±Ω𝑠/2 que, se amostrado sob a frequência Ω𝑠, não apresentará distorções por conta do

aliasing.

2.3.2 ADC

O conversor analógico digital é o elemento de hardware utilizados para amos-trar e quantizar as magnitudes dos sinais elétricos em intervalos de tempos uniformemente espaçados controlados por um oscilador externo ou interno, dependendo da arquitetura implementada. Para o melhor entendimento de seus funcionamento, os conceitos de amos-tragem e quantização são detalhados na sequência.

2.3.2.1 Amostragem

O conceito de amostragem está atrelado ao tempo de intervalo entre cada amostras coletada do ADC. Este intervalo de amostragem é, geralmente, configurável e definido pela FS em que o ADC irá operar. A FS, a fim de reduzir o vazamento espectral sob o sinal pós digitalização, precisa ser duas vezes maior do que a maior frequência de interesse do sinal de entrada, conforme critério de Nyquist-Shannon (Kirkham; Albu, 1 _{Figura baseadas no livro: “Discrete-Time Signal Processing”, A.V. Oppenheim and R.W. Schafer,}

(31)

2017), representado pela Equação 2.1

𝑓𝑠 >= 2 * 𝑚𝑎𝑥.(𝑓𝑠𝑖𝑛𝑎𝑙) (2.1)

A Figura 2.4 apresenta o efeito do emprego de diferentes frequências de amos-tragem (Ω𝑠), sob a perspectiva do critério de Nyquist-Shannon), de um mesmo sinal de

interesse (𝑋𝐶(𝑗Ω)).

Figura 2.4 – Comparativo espectro do sinal amostrado com 𝑓𝑠< 2𝑓𝑚𝑎𝑥 e 𝑓𝑠 > 2𝑓𝑚𝑎𝑥.

2.3.2.2 Quantização

O processo de quantização é a transformação das magnitudes instantâneas do sinal na entrada do conversor em números inteiros com representação binária digital.

Esta representação binária está diretamente atrelada à resolução do ADC de forma que, quanto maior a resolução em bits do mesmo, maior será o tamanho da palavra binária produzida. Cada incremento no bit LSB (Less Significant Bit) da palavra de saída representa um delta de tensão sob a entrada do ADC.

No geral, os ADCs operam convertendo valores positivos de tensão, com escala entre 0 à tensão limite de entrada, gerando palavras binárias entre 0 e 2𝑛 bits em níveis lógicos alto. Entretanto, há no mercado, ADCs que possuem entradas diferenciais, capazes

(32)

de realizar conversões de sinais positivos e negativos produzindo, então, palavras binárias em complemento de dois para os valores negativos de entrada. Estes tipos de ADCs (com entradas diferenciais) são altamente recomendados para aquisição dos sinais sinusoidais dos SEs (Sistemas Elétricos) pois, dada suas características diferenciais, simplificam o projeto e número de elementos do circuito de condicionamento das magnitudes dos sinais. A Figura 2.5 apresenta o processo de quantização, onde cada incremento de valores de 𝑥(𝑛) reflete-se em um delta de incremento na representação binária dos valores quantizados.

Figura 2.5 – Processo de quantização.

Como resultado de conversão, o ADC disponibiliza uma representação digi-tal com amostras discretizadas das grandezas analógicas proveniente do sinal elétrico na entrada do ADC, exemplificado pela Figura 2.6.

Figura 2.6 – Conversão Analógica para Digital de sinal Sinusoidal.

2.3.2.3 Tipos de ADC

Em termos de arquitetura, existem variadas opções de conversores no mercado, entretanto cada arquitetura possui características especificas podendo estas ser úteis ou dispensáveis para a aplicação desejada. De modo geral, quanto maior a resolução do ADC mais lento tende a ser este dispositivo tendo em vista o maior número de iterações e esforço da arquitetura interna do ADC. Por sua vez, para se ter uma arquitetura mais

(33)

rápida de ADC é necessário reduzir a resolução ou optar por estrutura de hardware mais complexas e de valor para aquisição maior, tornando este dispositivo, um dos elementos mais caros de uma PMU.

Os trabalhos, em geral, que utilizam a conversão analógica digital para apli-cações com sinais elétricos, optam por ADCs do tipo Sigma-Delta ou de topologia SAR (Successive Approximation Register ) (YAO et al., 2016), apresentadas Figura 2.7.

dif x Integrador ₊ -Comparador Registrador 1-bit DAC -+ ref V dac x in V xint adc x b_n

(a) ADC do tipo Sigma Delta.

SAR Término ref V in V 1  n D comp x + -DAC 2  n D D3D2D1D0 Comparador

(b) ADC do tipo SAR.

Figura 2.7 – Arquitetura de ADCs.

Cada uma das arquiteturas abordadas apresenta vantagens e desvantagens dada o tipo de aplicação e os requisitos do projeto. ADCs do tipo Sigma Delta são capazes de operar à taxas de amostragem, no geral, mais elevadas que os do tipo SAR pois apresentam operações de apenas 1-bit.

Por outro lado, as arquiteturas do tipo SAR destacam-se por apresentarem maior controlabilidade pois, ao ser requisitado uma conversão, o ADC opera de maneira independente e disponibiliza, ao término da conversão, um sinal para unidade de controle que, então, realiza a leitura dos dados. No contexto da aplicação com sincronismo de GPS, esta característica de realizar conversão somente quando requisitada pela unidade de controle, permite o controle direto pelo sinal de 1PPS. Neste contexto, as arquiteturas

(34)

do tipo Sigma Delta controlados por um oscilador interno que não permite o controle direto pelo sinal de sincronismo

2.3.3 Filtro Digital

O filtro em domínio digital da PMU pode ser usado para as mais variadas finalidades como, por exemplo:

∙ Janelamento: Para remover componentes de frequência acima da frequência de corte do filtro. No contexto de janelamento, é análogo ao filtro anti-aliasing da subse-ção 2.3.1, entretanto estas arquiteturas são empregadas sobre contexto diferentes do processamento do sinal,

∙ Controle de Ganho: Pode-se empregar o processamento digital para determinar, de maneira dinâmica, o controle das magnitudes de um determinado espectro de frequência do sinal,

∙ Decimação: Utilizado para remover amostras de sinais aquisitados com sobre-amostragem. Esta é uma das funções de maior emprego do filtro digital pois emprega-se a sobre-amostragem e, de maneira digital, dizima amostras deste sinal. Esta abordagem reduzis os efeitos descritos na sessão subseção 2.3.2.1 para sinais reais de amplo espectro de frequência.

2.4 Sincronismo

O sistema de sincronismo de uma PMU emprega um módulo de GPS para obtenção do sinal de referência, necessário para a correta FS. Para geração da FS é necessário o emprego de um PLL capaz de elevar a frequência do sinal de sincronismo para a frequência desejada de amostragem, que deve ser inserida no ADC.

2.4.1 GPS

O Módulo de GPS da Figura 2.1 tem por principal objetivo, atuar no sincro-nismo das amostragens da arquitetura de forma que a primeira amostra após cada troca de segundo esteja o mais próximo possível do pulso de sincronismo proveniente do sistema de satélite. Normalmente, a frequência do pulso de saída dos módulos de GPS disponíveis no mercado é de 1 Hz, sinal também chamado de 1PPS.

Este módulo também é necessário para agregar, aos pacotes enviados ao PDC, uma estampa de tempo em fuso horário UTC (Coordinated Universal Time) que é neces-sária para a organização dos sincrofasores no armazenamento no PDC. A comunicação

(35)

é feita, geralmente, por meio do protocolo NMEA0183 (ASSOCIATION, 1998) onde os dados são enviados serialmente entre o os módulos de GPS e de controle.

Esta estampa de tempo, em formato UTC, refere-se ao tempo global sob o Meridiano de Greenwich que substituiu a medição de tempo em função do tempo médio de Greenwich, implementado e contado a partir de 1o _{de janeiro de 1972 (NELSON et} al., 2003). Na PMU, as estampas de tempo são apresentadas sob a forma de SOC que é a quantidade de segundos contados desde a data acima. Além disso, como o valor de SOC altera apenas a cada segundo, é calculado, também, o parâmetro de tempo correspondente à parcela fracionária do segundo para cada fasor obtido. O valor desta parcela é definido como o inverso da taxa de envios de frame, ou seja, para a taxa de 60 frames por segundo, cada fasor terá um incremento de ≈ 0.16 ms na sua estampa de tempo.

2.4.1.1 NMEA0183

O protocolo NMEA (National Marine Electronics Association) é um conjunto de especificações que foi criado para comunicação entre computadores e equipamentos marinhos. Com alta robustez e versatilidade, utilizam o barramento de comunicação serial compatível com protocolo RS-232 de comunicação. O formato NMEA0183 é composto por um conjunto de frames (ASSOCIATION, 1998) que contém os dados decodificados resultantes da comunicação com o satélite. Há inúmeros tipos de frames contidos nesta padronização, entretanto, cada fabricante de GPS estipula quais frames o dispositivo irá ter suporte. O formato padrão de frame enviado pelo módulo GPS é apresentado na Figura 2.8.

Figura 2.8 – Frame Genérico do Protocolo NMEA.

Todo frame recebido de um módulo de GPS que se comunica sob o protocolo NMEA é composto, inicialmente pelo caractere “$” que define o início do frame do proto-colo. A seguir é identificado o tipo de pacote necessário para saber o tamanho dos dados a serem decodificados. Posteriormente, são enviados os dados úteis do frame com um ca-ractere “*” separando dos campos de checagem e encerramento do frame. Por sua vez, o

(36)

frame é encerrado com os caracteres especiais de retorno ao inicio da linha (“home” ) e de nova linha (“enter” ).

2.4.2 PLL

Este bloco é um dos principais elementos necessários para operação do ADC. Ele pode ser composto por um dispositivo PLL, que controlado por um sinal de referência, é capaz de produzir a FS do ADC da PMU. Logo o controle (direto ou indireto) pelo GPS é necessário para que haja o sincronismo com o pulso referencial de satélite e, a partir deste, requisitar as amostras de maneira coordenada. A configuração do PLL para geração da frequência esta diretamente relacionada ao módulo ADC empregado pois, conforme apresentado em subseção 2.3.2.3, caso o ADC seja do tipo Sigma-Delta, por exemplo, a frequência do PLL deve ser múltipla superior à FS desejada e, caso SAR, a frequência do PLL será exatamente a mesma FS do ADC. A Figura 2.9 apresenta o sinal esperado de saída deste bloco (𝑃 𝐿𝐿𝑠) em relação ao sinal de 1PPS de sincronismo do GPS (𝐺𝑃 𝑆1𝑃 𝑃 𝑆).

Figura 2.9 – Relação entre Sincronismo do GPS (1PPS) e sinal do PLL.

2.5 Processamento

Este subsistema da PMU é responsável por executar todos os procedimentos matemáticos para estimação dos sincrofasores. Geralmente, é realizado no mesmo dis-positivo de hardware que gerencia os periféricos de ADC e GPS. Pressupõem-se, então, uma capacidade elevada de processamento pois, além de desempenhar cálculos matemáti-cos, a unidade de processamento precisa gerenciar a arquitetura da PMU como um todo. Deve ser capaz de recuperar o sistema em casos de falha temporária ou perda do sinal de sincronismo, por exemplo.

(37)

2.5.1 Cálculo dos Sincrofasores

O principal módulo que compõe uma PMU é a unidade de processamento onde ocorre a estimação dos sincrofasores, nele é realizada a conversão entre o domínio tempo discreto para o domínio da frequência dos valores aquisitados e filtrados. O fasor é um valor complexo possuindo a magnitude e ângulo da janela do sinal, obtida a partir do sinal sinusoidal representado pela equação Equação 2.2.

𝑥(𝑡) = 𝑋𝑝𝑐𝑜𝑠(𝑤𝑡 + 𝜙) (2.2)

onde:

∙ 𝑋𝑝 = valor de pico da magnitude,

∙ 𝑤 = 2Π𝑓 - Frequência angular do sinal (f é a frequência do sinal), ∙ 𝜙 = ângulo do ponto inicial da forma de onda.

O ângulo referente ao ponto inicial da janela do sinal é de extrema importância e deve estar alinhado com a referência obtida do sinal de 1PPS proveniente do GPS. Como mostra a Figura 2.10, a cada fasor, o valor do ângulo 𝜙 é desvio entre um sinal cosseno de referência sincronizado com a referência UTC do GPS e o respectivo ângulo obtido do sinal amostrado.

Figura 2.10 – Representação Sinusoidal do Sincronismo.

O resultante da transformação dos sinais do domínio tempo discreto para o domínio frequência é um numero complexo (fasor) conforme a equação:

𝑋 = (√𝑋𝑝 2)𝑒

𝑗𝜙 _{= (}_√𝑋𝑝

(38)

Teoricamente, somente sinais puramente sinusoidais podem ser representados via fasor, uma vez que a conversão é feita supondo-se frequência constante do sinal amos-trado. Entretanto sinais reais do sistema elétrico, além de possuírem desvios da frequência nominal do sistema, representam uma somatória de todas as componentes de frequência presente no barramento elétrico. Para contornar esta característica prática, uma possi-bilidade é estimar os fasores, com base em frequência constante e, posteriormente, se realiza a compensação dos parâmetros estimados, como apresentado em (DOTTA, 2013) e (PHADKE; THORP, 2008).

Há uma grande variedade de métodos e algoritmos para estimação dos sincro-fasores como, por exemplo, cruzamento de zero (NGUYEN; SRINIVASAN, 1984), Filtra-gem de Kalman (WOOD et al., 1985), Algoritmo newtoniano (TERZIJA et al., 1994). Mas um dos métodos mais difundidos é o uso do algoritmo de DFT (Discrete Fourier Transform), que apresenta alto desempenho nos cálculos dos fasores (BELEGA; PETRI, 2013). Há, inclusive, variações deste algoritmo como DFTs Recursivas e não-Recursivas e casos Interpolados. Entretanto, visando a simplicidade e aplicação inicial do protótipo de D-PMU, estes algoritmos, de maires complexidades, não fazem parte do eixo de aplicação deste trabalho. O algoritmo de DFT, implementado em (DOTTA, 2013), é representado pela Equação 2.4. 𝑋𝑚 = ( √ 2 𝑁 ) 𝑁 −1 ∑︁ 𝑛=0 𝑥𝑛𝑒−𝑗 2Π 𝑁𝑛𝑚 (2.4) onde:

∙ 𝑋𝑚 = Fasor complexo para ordem m,

∙ 𝑁 = Número de pontos da janela, ∙ 𝑥𝑛 = amostra 𝑛 do sinal de entrada,

∙ 𝑚 = Ordem da DFT.

A ordem 𝑚 da DFT esta relacionada a componente de frequência que se deseja estimar o fasor, ou seja, com 𝑚 = 0, obtém-se o fasor correspondente ao nível DC (Direct Current) do sinal, 𝑚 = 1, o fasor correspondente a componente de frequência fundamental do sinal, 𝑚 = 2, a componente de primeira harmônica do sinal e assim, sucessivamente. Em função disto, pode-se aumentar a velocidade da estimação de fasor optando pela

(39)

estimação do fasor correspondente à componente de frequência fundamental (𝑚 = 1) sendo representado pela Equação 2.5:

𝑋 = ( √ 2 𝑁 ) 𝑁 −1 ∑︁ 𝑛=0 𝑥𝑛𝑒−𝑗 2Π 𝑁𝑛 (2.5)

2.5.2 Componentes Simétricas

A transformação do sistema de fasores para componentes simétricas é útil para que se tenha, então, um sistema balanceado e em regime permanente, agregando-se maior linearidade aos valores estimados de frequência e permitindo a repreagregando-sentação e análise do sistema medido apenas por uma das fases. Com isto, é possível simplificar a resolução de sistemas desequilibrados, principalmente sob condições de curto-circuitos monofásico, bifásico ou bifásico-terra. Este sistema desequilibrado pode ser decomposto nos três seguintes subsistemas equilibrados:

∙ Componente de Sequência Positiva: Constituída por três fasores idênticos com defasagem de 120o_{entre si e com mesma sequência de fases do sistema trifásico}

origi-nal. A magnitude deste sistema está diretamente associada ao nível da componentes da frequência fundamental e as harmônicas de ordem 4, 7, 10 (3𝑘 + 1).

∙ Componente de Sequência Negativa: Esta difere-se da Componente de Sequen-cia Positiva por apresentar sequênSequen-cia inversa ao sistema original. A magnitude, neste caso, esta diretamente associada as componentes de ordem 2, 5, 8, ... (3𝑘 −1) harmô-nicas. Estas componentes também apresentam campo girante em rotação oposta, ou seja, com sentido de rotação horário;

∙ Componente de Sequência zero: Também constituída por fasores de mesma magnitude, apresenta mesma fase entre eles. As harmônicas que compõem esta componente de sequencia são as múltiplas de três, ou seja, 3, 6, 9, ... (3𝑘).

O procedimento da transformação do sistema para um sistema equilibrado envolve a multiplicação de cada uma dos fasores por um operador de rotação 𝑎, 𝑎2 _{ou 𝑎}3

para as fases A, B e C e pelos valores:

𝑎 = 𝑒𝑗120∘ = −1 2+ 𝑗 √ 3 2 (2.6) 𝑎 = 𝑒𝑗240∘ = −1 2− 𝑗 √ 3 2 (2.7)

(40)

𝑎 = 𝑒𝑗360∘ = 1 (2.8)

Estes, após adequações matemáticas para o sistema trifásico, resultam no se-guinte sistema de equações para componente de Sequência Positiva, Negativa e Zero, respectivamente: 𝐴+= 1 3(𝐴 + 𝑎𝐵 + 𝑎 2_𝐶) _(2.9) 𝐴−= 1 3(𝐴 + 𝑎 2_{𝐵 + 𝑎𝐶)} _(2.10) 𝐴∘ = 1 3(𝐴 + 𝐵 + 𝐶) (2.11)

Segundo a normatização (STD, 2011b) as componentes simétricas são opcio-nais para implementação, desde que a PMU esteja enviando os fasores de cada fase ao PDC, entretanto, se for do interesse do usuário, a unidade de PMU deve ser capaz de calcular e enviar os fasores juntos às componentes de sequencia ou somente as compo-nentes de sequencia ao servidor PDC. É importante salientar de que, a versão 2014 da norma C37.118-1 (IEEE, 2014) especifica que a frequência (fundamental e de harmôni-cas) é obtida através da componente de sequência positiva (fundamental e das respectivas harmônicas. Portanto, mesmo que estes parâmetros não sejam enviados ao PDC, depen-dendo do algoritmo empregado, o cálculo das componentes de sequência faz-se necessário para estimação de frequência.

2.5.3 Estimação de Frequência

O bloco de estimação de frequência e ROCOF calcula os valores de frequência instantânea do sistema bem como a taxa de variação destas. Estes dados demonstram o desbalanço entre a potência gerada e a potência consumida pelas cargas ao longo do SE. Além de serem os parâmetros mais importantes do ponto de vista de um sistema na distribuição pois, dadas as características de defasamento dos alimentadores, os valores de ângulos para diferentes pontos de medição apresentarão diferenças angulares que não retratam os ângulos das barras alimentadoras. Isto impossibilita a comparação direta dos parâmetros como ângulo e/ou magnitude entre diferentes pontos da distribuição, desde que estejam conectados por alimentadores diferentes.

Este parâmetro é obtido, usualmente, através da relação angular entre conse-cutivos fasores estimados com a ressalva de que, caso ocorra uma descontinuidade sob o valor de angulo estimado (Figura 2.11-a), deve-se compensar com a parcela de 2𝜋. Este

(41)

ajuste remove a descontinuidade, como mostrado na Figura 2.11-b e permite a correta estimação de frequência.

(a) Ângulos estimados restritos a 0 e 2𝜋. (b) Ângulos estimados para cálculo de frequên-cia.

Figura 2.11 – Representação dos ângulos estimados. Fonte: Figura seguindo o modelo de (PHADKE; THORP, 2008).

Além dos métodos de estimações baseados na variação de ângulo, outras me-todologias como cruzamento por zero (CHEN Y.C., 2015), LMS (Least Mean Squares) (Pradhan et al., 2005), filtros de Kalman (Ghahremani; Kamwa, 2015), Demodulação (Akke, 1997) também podem ser empregadas. Entretanto, os métodos baseados no ângulo do fasor apresentam desempenho satisfatório sob grande variação de frequência e ambi-entes ruidosos além de serem, usualmente, empregados em PMUs comerciais (DOTTA, 2013). O algoritmo de estimação por ângulo do fasor proposto em (FAN; CENTENO, 2007) é definido pela Equação 2.12:

Δ𝜔 = 𝜑𝑛− 𝜑𝑛−1

𝑀 Δ𝑡 𝑟𝑎𝑑𝑠 (2.12)

onde:

∙ Δ𝜔 corresponde ao desvio de frequência em radianos, ∙ 𝜑𝑛 e 𝜑𝑛−1 são os respectivos ângulos dos fasores obtidos,

∙ 𝑀 tamanho da janela para frequência, ou seja, 𝑀 = 2 para 𝜑𝑛 e 𝜑𝑛−1,

∙ Δ𝑡 é o tamanho da janela de tempo, ou seja, se a frequência nominal do sistema é 60𝐻𝑧, a janela de tempo é 1/60.

Com isto é possível obter o desvio de frequência correspondente à variação angular entre os fasores estimados e, aplicando-se este desvio sob o valor de frequência nominal do sistema, tem-se a frequência estimada, portanto:

𝐹𝑒𝑠𝑡𝑖𝑚𝑎𝑑𝑎 = 𝐹𝑛𝑜𝑚𝑖𝑛𝑎𝑙+

Δ𝜔

(42)

Em alguns tipos de PMUs, o valor de desvio da frequência do sinal também é utilizado para cálculo da parcela de compensação dos fasores. Ou seja, uma vez estimado o valor do fasor sob a premissa de frequência constante, a medida que a frequência do valor teórico, um erro acaba por ser adicionado sob os valores dos fasores estimados. Com isto, faz-se necessário o ajuste dos valores de magnitude e angulo dos fasores em função do desvio da frequência nominal (DOTTA, 2013).

O valor de variação de frequência, de forma análoga à estimação de frequência, é calculado com base na variação da frequência do sistema conforme a equação Equa-ção 2.13:

𝑅𝑂𝐶𝑂𝐹 = Δ𝐹

Δ𝑡 = (𝐹𝑛− 𝐹𝑛−1)60 (2.14)

onde:

∙ 𝑅𝑂𝐶𝑂𝐹 é a taxa de variação de frequência em 𝐻𝑧 𝑠 ,

∙ Δ𝐹 corresponde a diferença entre o valor de frequência estimado no fasor 𝑛 e em 𝑛 − 1,

∙ Δ𝑡 é o tamanho da janela de tempo, ou seja, se a frequência nominal do sistema é 60𝐻𝑧, a janela de tempo é 1/60.

Nos sistemas modernos, os valores de ROCOF são empregados para alívio de cargas (Load Shadding), detecção de ilhamento e controle de geração distribuída (FRIGO et al., 2019).

2.6 Comunicação

O subsistema de comunicação é responsável por garantir o envio dos parâme-tros estimados pela PMU à um PDC remoto através do encapsulamento dos dados e do envio destes utilizando algum canal de comunicação com internet.

2.6.1 Formatação/Comunicação

A última etapa do fluxo básico de uma PMU refere-se a adequação dos pa-râmetros estimados na PMU para o envio e decodificação em um servidor PDC. Há, majoritariamente, duas normas que estabelecem o encapsulamento dos valores obtidos como a IEC 61850 e a IEEE C37.118-2 (STD, 2011a), esta última, empregada no projeto MedFasee que é referência em medição fasorial e monitoramento do SIN (Sistema Inter-ligado Nacional) no Brasil (DECKER et al., 2008) e , por isso, detalhada neste trabalho.