INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DE SÃO PAULO
DANIEL RONEI DE SÁ – 1575031 LEONARDO BAGGIO – 1572083
MATHEUS BATISTA – 1575058
PORTAS LÓGICAS XOR E XNOR
SÃO PAULO 2° SEMESTRE 2016
Relatório técnico apresentado como requisitoparcial para obtenção de aprovação na disciplina
T3LD1 – Laboratório de Eletrônica Digital 1, no Curso de Engenharia Eletrônica, no Instituto Federal de Educação, Ciência e Tecnologia de São Paulo.
Prof. Me. Alexandre de Jesus Aragão
1. OBJETIVO
Verificar o funcionamento das funções XOR (ou exclusivo) e XNOR (coincidência). Analisar o comportamento das funções XOR e XNOR com mais de duas entradas.
2. INTRODUÇÃO TEÓRICA
Neste relatório, foram estudadas e compreendidas as portas lógicas especiais XOR e XNOR.
XOR (Exclusive-OR): Essa combinação especial de portas lógicas ocorre frequentemente e é muito útil em certas aplicações, podemos ver através da figura 5 como uma porta lógica XOR é construída através das portas lógicas fundamentais e por meio de sua tabela-verdade percebe-se que este circuito habitualmente produz uma saída em ALTO (x = 1) sempre que as duas entradas estão em níveis opostos, à tabela 1 mostra a tabela-verdade dessa porta lógica.
Tabela 1 – Tabela-verdade da porta lógica XOR
Já as figuras 1 e 2 mostram os símbolos da porta XOR, sendo o seu símbolo tradicional e o seu símbolo IEEE/ANSI, respectivamente.
Figura 1 – Símbolo tradicional da porta XOR Figura 2 – Símbolo IEEE/ANSI para a porta XOR
É importante salientar, que uma porta XOR tem apenas duas entradas, logo, não existem portas XOR de três ou quatro entradas. E temos que a sua saída x, será dada pela equação 1, onde o símbolo da soma, dentro de um círculo, representa a operação da porta lógica XOR.
Equação 1 – Equação de saída de uma porta XOR
XNOR (Exclusive-NOR): Esse circuito lógico opera ao contrário do circuito XOR, logo, este circuito produz uma saída ALTO (x = 1) sempre que as duas entradas estão no mesmo nível, a tabela 2, evidencia esse fato. A figura 6 mostra como uma porta lógica XNOR pode ser feita através das fundamentais.
Tabela 2 – Tabela-verdade da porta lógica XNOR
O símbolo tradicional de uma porta XNOR é obtido simplesmente adicionando- se um pequeno círculo à saída do símbolo do XOR, já o símbolo IEEE/ANSI adiciona um pequeno triângulo à saída do símbolo XOR. Ambos os símbolos indicam uma saída que vai para o estado ativo em BAIXO quando somente uma entrada está em ALTO. As figuras 3 e 4, mostram o símbolo dessas portas lógicas, no tradicional e no IEEE/ANSI, respectivamente.
Figura 3 – Símbolo tradicional da porta XNOR Figura 4 – Símbolo IEEE/ANSI para a porta XNOR
A saída x de uma porta XNOR, pode ser dada pela equação 2, que evidencia, sua saída em ALTO somente quando as duas entradas estão no mesmo nível.
Equação 2 – Equação de saída de uma porta XNOR
3. PROCEDIMENTO EXPERIMENTAL
3.1Material Utilizado
01 Circuito Integrado 7486 (Porta XOR – MED52).
01 Circuito Integrado 74266 (Porta XNOR – MED52).
01 Circuito Integrado 7404 (Porta NOT – MED52).
01 Circuito Integrado 7400 (Porta NAND – MED50).
01 Fonte de alimentação DC (LEG2000).
Led’s e resistores para monitoramento dos níveis lógicos (LEG2000).
01 Multímetro Digital.
3.2 Procedimentos Experimentais
Primeiramente, foram pegos os equipamentos citados no item anterior, ainda com os itens na bancada, antes de realizar qualquer montagem, então, foram verificados Data Sheet dos Circuitos Integrados que seriam usados no experimento, para que se pudesse montar de forma correta o experimento, uma vez que, cada CI comporta-se de maneira diferente. Com a análise da Data Sheet dos CI’s feita, foi iniciado a montagem do circuito, primeiro foi alimentado o Banco de Ensaios em Eletrônica Digital numa tomada 110V, em seguida, encaixado a placa MED52, que continha as portas lógicas XOR, XNOR e NOT.
A placa MED52 foi alimentada numa saída de 12V do Banco de Ensaios em
Eletrônica Digital, com essa etapa concluída, foi montado um circuito com uma porta
lógica por vez, para isso foi utilizado duas chaves com ajuste de níveis 1 (ligado) ou 0
(desligado) para alimentar as entradas das portas lógicas (A e B), enquanto que a saída
da porta lógica (S) foi ligada a um Led que representava se a saída era 1 (Led acesso) ou 0 (Led apagado). Os resultados obtidos para cada porta lógica podem ser observados na Tabela 3.
Tabela 3 – Tabelas de Verdade das Portas Lógicas XOR, XNOR e NOT.
XOR XNOR NOT
A B S A B S A S
0 0 0 0 0 1 0 1
0 1 1 0 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1
A próxima etapa realizada foi a medição de tensões das saídas e entradas das portas lógicas utilizando um voltímetro, atentando-se a escala utilizada para uma maior precisão nas medições. As medições foram realizadas com os mesmos circuitos já montados, com os resultados das medições foi preenchido a Tabela 4.
Tabela 4 – Tensões das Portas Lógicas XOR, XNOR e NOT.
XOR XNOR NOT
Va (V) Vb (V) Vs (V) Va (V) Vb (V) Vs (V) Va (V) Vs (V) 0,007 0,007 0,074 0,008 0,008 4,109 0,008 3,480 0,007 5,104 3,430 0,008 5,104 0,001 5,103 0,062 5,104 0,007 3,430 5,103 0,008 0,001
5,104 5,103 0,080 5,103 5,104 4,109
Sabendo que a porta lógica XOR é dada pela equação S A B A B A B
,foi montado a função XOR utilizando as portas lógicas fundamentais (AND, OR e NOT), conforme figura 5, a sua tabela verdade obtida experimentalmente pode ser vista na tabela 5.
Figura 5– Função Lógica XOR utilizando as portas lógicas fundamentais.
Tabela 5 – Tabela verdade da função XOR utilizando as portas lógicas fundamentais.
A B 𝐴̅𝐵 A 𝐵̅ S
0 0 0 0 0
0 1 1 0 1
1 0 0 1 1
1 1 0 0 0
Já a porta lógica XNOR é dada pela equação S AB A B A B
,portanto foi possível montar a função XNOR XOR utilizando as portas lógicas fundamentais (AND, OR e NOT), conforme figura 6, a sua tabela verdade obtida experimentalmente pode ser vista na tabela 6.
Figura 6– Função Lógica XNOR utilizando as portas lógicas fundamentais.
Tabela 6 – Tabela verdade da função XNOR utilizando as portas lógicas fundamentais.
A B 𝐴𝐵 𝐴̅𝐵̅ S
0 0 0 1 1
0 1 0 0 0
1 0 0 0 0
1 1 1 0 1
Em seguida foi montado um circuito XOR com 3 entradas, conforme figura 7, sua tabela verdade experimental pode ser vista na tabela 7.
Figura 7– Porta Lógica XOR com 3 entradas.
Tabela 7 – Tabela verdade experimental da função XOR com 3 entradas.
XOR
A B C S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
A tabela verdade escalonada (teórica) do circuitor XOR com 3 entradas pode ser vista na tabela 8.
Tabela 8 – Tabela verdade escalonada da função XOR com 3 entradas.
A B C 𝐴̅𝐵 A 𝐵̅ 𝐴̅𝐵 + A𝐵̅ (𝐴̅𝐵 + 𝐴𝐵̅ ) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅𝐶 (𝐴̅𝐵 + A𝐵̅)𝐶̅ S
0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 1
0 1 0 1 0 1 0 1 1
0 1 1 1 0 1 0 0 0
1 0 0 0 1 1 0 1 1
1 0 1 0 1 1 0 0 0
1 1 0 0 0 0 0 0 0
1 1 1 0 0 0 1 0 1
O próximo circuito montado no experimento, portas XNOR em cascata, pode ser visto na figura 8, sua tabela verdade experimental pode ser vista na tabela 9.
Figura 8– Porta Lógica XNOR em cascata.
Tabela 9 – Tabela verdade experimental da função XNOR com 3 entradas.
XNOR
A B C S
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
A tabela verdade escalonada (teórica) do circuitor XNOR com 3 entradas pode ser vista na tabela 10.
Tabela 10 – Tabela verdade escalonada da função XNOR com 3 entradas.
A B C 𝐴𝐵 𝐴̅𝐵̅ 𝐴𝐵 + 𝐴̅𝐵̅ (𝐴𝐵 + 𝐴̅𝐵̅ ) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅𝐶̅ (𝐴𝐵 + 𝐴̅𝐵̅)𝐶 S
0 0 0 0 1 1 0 0 0
0 0 1 0 1 1 0 1 1
0 1 0 0 0 0 1 0 1
0 1 1 0 0 0 0 0 0
1 0 0 0 0 0 1 0 1
1 0 1 0 0 0 0 0 0
1 1 0 1 0 1 0 0 0
1 1 1 1 0 1 0 1 1
Foram propostos mais 4 circuitos utilizando as portas lógicas AND, NAND, XNOR, XOR e NOT, para que fosse possível analisar suas tabelas verdade.O primeiro circuito pode ser visto na figura 9.
Figura 9– Primeiro Circuito Proposto.
A sua tabela verdade experimental pode ser vista na tabela 10, enquanto que na tabela 11 tem sua tabela verdade escalonada (teórica).
Tabela 10 – Tabela verdade experimental do primeiro circuito proposto.
A B S
0 0 0
0 1 1
1 0 1
1 1 0
Tabela 11 – Tabela verdade escalonada do primeiro circuito proposto.
A B 𝐴̅ + 𝐵̅ 𝐴(𝐴̅ + 𝐵̅) ̅̅̅̅̅̅̅̅̅̅̅̅ 𝐵(𝐴̅ + 𝐵̅) ̅̅̅̅̅̅̅̅̅̅̅̅ (𝐴(𝐴̅ + 𝐵̅)) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅.(𝐵(𝐴̅ + 𝐵̅)) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ S
0 0 1 1 1 1 0
0 1 1 1 0 0 1
1 0 1 0 1 0 1
1 1 0 1 1 1 0
O segundo circuito pode ser visto na figura 10.A sua tabela verdade experimental pode ser vista na tabela 12, enquanto que na tabela 13 tem sua tabela verdade escalonada (teórica).
Figura 10– Segundo Circuito Proposto.
Tabela 12 – Tabela verdade experimental do segundo circuito proposto.
A B S
0 0 1
0 1 0
1 0 0
1 1 1
Tabela 13 – Tabela verdade escalonada do segundo circuito proposto.
A B 𝐴𝐵 ̅̅̅̅ 𝐴̅𝐵̅ ̅̅̅̅ 𝐴𝐵 ̅̅̅̅.(𝐴̅𝐵̅) ̅̅̅̅̅̅̅ S
0 0 1 0 0 1
0 1 1 1 1 0
1 0 1 1 1 0
1 1 0 1 0 1
O terceiro circuito pode ser visto na figura 11.A sua tabela verdade experimental pode ser vista na tabela 14, enquanto que na tabela 15 tem sua tabela verdade escalonada (teórica).
Figura 11– Terceiro Circuito Proposto.
Tabela 14 – Tabela verdade experimental do terceiro circuito proposto.
A B S
0 0 1
0 1 1
1 0 1
1 1 0
Tabela 15 – Tabela verdade escalonada do terceiro circuito proposto.
