TABELA DO F/F. T Q n Q n+1

(1)

EXERCÍCIOS DE SISTEMAS DIGITAIS II – PREPARAÇÃO PARA P1 DE NE – 772 1. Partindo de um F/F do tipo D, construir um F/F do tipo T. Pede-se :

a ) A equação de estados do F/F

b) Circuito transformado em F/F tipo T.

SOLUÇÃO : Construímos a tabela de transição do F/F tipo D. a)

O mapa de Karnaugh de implementação da lógica combinatória, fica :

b) A equação de estado do F/F - Qn+1 = T ⊕ Q e Qn+1 = D.

2. Construir um F/F tipo D partindo de um latch NOR. TABELA DO F/F D Qn → Qn+1 0 0 → 0 1 0 → 1 0 1 → 0 1 1 → 1 TABELA DO F/F T Qn Qn+1 0 0 0 0 1 1 1 0 1 1 1 0 0 1 1 0 T 0 1 Q 0 1 D S C Lógica Qn T D Qn T D Lógica Qn

(2)

A tabela da verdade do F/F D. A tabela de transição do NOR.

O projeto da lógica de transformação, será :

S = D C = D’

O circuito lógico é representado a seguir.

3. A equação de estado de um latch NOR. A equação de estado do latch NOR, será :

4. Construir um F/F do tipo T, partindo de um F/F do tipo descrito a seguir : O problema tem 4 soluções adotamos uma das 04 soluções a seguir :

D Qn+1 0 0 1 1 S C Qn → Qn + 1 0 X 0 → 0 1 0 0 → 1 0 1 1 → 0 X 0 1 → 1 D 0 1 Qn 0 0 1 1 0 x D 0 1 Qn 0 x 0 1 1 0 S C Qn D S R Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 P 1 1 1 P SR / Qn 00 01 11 10 0 0 0 X 1 1 1 0 X 1 A equação de estado Qn+1 = S + R’Qn

A B Q

n+1

0 0 Q

n

0 1 0

1 0 Q

n

’

1 1 1

TABELA DE ESTADO DO F/F AB A B Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1 SOLUÇÃO : TABELA DO F/F A B Qn→ Qn+1 0 X 0 → 0 1 X 0 → 1 0 1* 1 → 0 1 1* 1 → 1 * Adota-se A = 0 e B = 1 de 1 → 0 e A = 1 e B = 1 de 1 → 1.

(3)

A = T ⊕ Q B = 1

Circuito completo

5. Um F/F tipo LM é descrito pela equação a seguir. Pede-se : a) A tabela da verdade do F/F.

b) Implementar o F/F LM partindo do F/F universal tipo JK. Qn+1 = LQn + M’Qn’

Solução : Montando a tabela de estado do F/F, temos :

A tabela de estado do F/F. a) Tabela da verdade

b) Implementação da lógica de transformação do F/F. T 0 1 Q

0

1

T 0 1 Q

0

1

0 1 1 0 X X 1 1 A B Q T CLOCK CP L M Qn Qn+1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 L M Qn+1 0 0 Qn’ 0 1 0 1 0 1 1 0 Qn L M J K Lógica Qn 1

(4)

A tabela de transição do F/F JK, será :

J = M’ K = L’

6. Repita o problema usando F/F XY, a seguir descrito pela tabela da verdade. a) Equação de estado do F/F.

b) Implementação do F/F XY partindo do F/F JK.

Solução : Montando a tabela de estado do F/F, temos :

A tabela de estado do F/F. X Y Qn+1 0 0 Qn 0 1 1 1 0 Qn’ 1 1 0 J K Qn → Qn + 1 0 X 0 → 0 1 X 0 → 1 X 1 1 → 0 X 0 1 → 1 LM 00 01 11 10 Qn 0 1 0 0 1 1 X X X X J K Qn M LM 00 01 11 10 Qn 0 X X X X 1 1 1 0 0 L CK X Y Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0

a) A equação de Estado do F/F, será :

XY/Qn 00 01 11 10 0 0 1 0 1 1 1 1 0 0 Qn+1 = X’Qn + X’Y + XY’Qn’

(5)

b) Implementação da lógica de transformação do F/F.

A tabela de transição do F/F JK, será :

J = X ⊕ Y K = X

7. Um sistema seqüencial é definido pela tabela a seguir. Implementar o sistema utilizando como elemento de memória o F/F do tipo :

a) D Dado : Tabela da verdade

b) T c) JK

Solução :

a) Utilizando-se a tabela da verdade completa, temos : J K Qn → Qn + 1 0 X 0 → 0 1 X 0 → 1 X 1 1 → 0 X 0 1 → 1 X Y J K Lógica Qn XY 00 01 11 10 Qn 0 0 1 0 1 1 X X X X J K Qn X XY 00 01 11 10 Qn 0 X X X X 1 0 0 1 1 Y CK R S T Sn+1 0 0 0 Sn 0 0 1 Sn’ 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 Sn 1 1 1 Sn’

(6)

A tabela de estados completa é : a) A tabela de transição do F/F tipo D é :

b) Para o F/F tipo T, temos : A implementação com T, fica :

c) Para o F/F tipo JK, temos : A implementação com JK, fica :

R S T Sn Sn+1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 D Qn → Qn+1 0 0 → 0 1 0 → 1 0 1 → 0 1 1 → 1 RS 00 01 11 10 TSn00 0 1 0 0 01 1 1 1 0 11 0 1 0 0 10 1 1 1 0 D = R’S + ST’Sn + R’T’Sn + STSn’ + R’TSn’ T Qn → Qn+1 0 0 → 0 1 0 → 1 1 1 → 0 0 1 → 1 RS 00 01 11 10 TSn00 0 1 0 0 01 0 0 0 1 11 1 0 1 1 10 1 1 1 0 T = R’S’T + R’SSn’ + RST + RS’Sn J K Qn → Qn+1 0 X 0 → 0 1 X 0 → 1 X 1 1 → 0 X 0 1 → 1 RS 00 01 11 10 TSn00 0 1 0 0 01 X X X X 11 X X X X 10 1 1 1 0 J = R’S + R’T + ST RS 00 01 11 10 TSn00 X X X X 01 0 0 0 1 11 1 0 1 1 10 X X X X K = S’T + RT + RS’

(7)

8. Um sistema seqüencial é definido pelas equações de estados conforme a seguir. Implementar o sistema seqüencial utilizsando-se :

a) F/F do tipo T

Sn+1 = Y’Sn + X’YZ’ + XYZ a) A tabela de transição do F/F tipo T

A implementação com F/F tipo T :

9. Determinar a freqüência de saída do circuito a seguir.

SOLUÇÃO : A evolução dos F/FS leva a uma divisão de frequência por 6.

DA QA DB QB DC QC CLOCK Estado Inicial = 000 QC QA QB QC 0 0 0 1 0 0 1 1 0 1 1 1 0 1 1 0 0 1 0 0 0 XY 00 01 11 10 ZSn00 0 1 0 0 01 0 0 1 0 11 0 1 1 0 10 0 0 0 0

T = X’YZ’Sn’ + YZSn + XYSn

X Y Z Sn Sn+1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 T Qn → Qn+1 0 0 → 0 1 0 → 1 1 1 → 0 0 1 → 1

(8)

10. Determinar os estados percorridos pela associação a seguir.

Estado Inicial = 000. Considere o tp do F/F Q2 maior do que tp do F/F Q1 e menor que ½ período do CLK.

Solução :

11. Determinar a freqüência de saída em Q3, Q2, Q1 e Q0. Para os seguintes estados iniciais. Indicar os estados percorridos nas 02 situações.

a) Estado Inicial = 0000 b) Estado Inicial = 0010

a) Estado inicial 0000 b) Estado inicial 0010 D0 Q0 D1 Q1 T2 Q2 Q0’ Q2’ CLOCK Q2 Q1 Q0 CLK Estado 0 0 0 ↑ 0 0 0 1 ↑ 1 0 1 0 ↑ 2 1 1 1 ↑ 7 0 0 0 ↑ 0 D0 Q0 Q1 Q2 Q3’ T1 D2 T3 CLK Em Q2 saída ÷ 4. Em Q1 ÷ 4. Em Q0 ÷ 2.

São 4 estados. A onda é simétrica em Q1 e Q0. Não é simétrica em Q2. Q3 Q2 Q1 Q0 Q3’ CLK Estado 0 0 0 0 1 ↑ 0 0 0 0 1 1 ↑ 1 0 0 1 1 1 ↑ 3 0 1 0 1 1 ↑ 5 1 0 1 1 0 ↑ 11 1 1 0 0 0 ↑ 12 0 0 0 0 1 ↑ 0 Q3 Q3 Q2 Q1 Q0 Q3’ CLK Estado 0 0 1 0 1 ↑ 2 0 1 1 1 1 ↑ 7 1 1 0 1 0 ↑ 13 0 0 1 0 1 ↑ 2

(9)

12. Utilizando-se o CI 74293, construir um divisor de freqüência por 6.

13. O tempo de propagação de um F/F do tipo T é de 20ns e associando no modo assíncrono 2 F/Fs tipo T, conforme a seguir. Aplicou-se uma frequência na entrada cujo período do clock foi de 50ns. Pede-se :

a) O estados percorridos pela associação no modo crescente e decrescente. b) Se o período do clock foi de 30ns repita o item a)

a) Os estados percorridos pela associação no modo crescente são :

Cada F/F atrasa 20ns daí 60ns é o atraso total da associação. O clock normal aplicado deverá obedecer então 1/60ns. O clock mínimo que se pode aplicar a associação deve ser maior do que 40ns referente ao atraso de 02 F/Fs mais um tempo para início da comutação do 3.o F/F. No caso de um clock de 50ns > 40ns não teremos problemas com os estados percorridos pela associação que percorre de 0 a 7 e de 7 a 0 sem problemas. b) Se o período for 30ns < 40ns, então teremos problemas pois na mudança de 3 F/Fs o que ocorre no modo crescente de 3 para 4 e de 7 para 0, o último F/F comuta após o primeiro ter comutado 2 vezes seguidas, daí ele salta os estados 4 e 0, ficando :

1 – 2 – 3 – 5 – 6 – 7. No modo decrescente ocorrem nos estados onde mudam 3 F/Fs que serão dos estados 4 para 3 e de 0 para 7, ficando os estados 6 – 5 – 4 – 2 – 1 – 0.

14. Qual a configuração de um contador de 4 bits onde MR1 = 1 reset de Q0 e MR2 = 1

reset de Q3Q2Q1 sendo CP1’ = clock de Q1 e CP0’ = clock de Q0. O F/F Q0 é isolado dos

F/Fs Q3Q2Q1 (igualmente a configuração interna do CI 74293). Para gerar uma onda quadrada na saída cuja freqüência seja 1/10 da freqüência de entrada.

Q0 Q1 Q2 Q3 R01 R02 CP1 fSAÍDA T0 = 1 Q0 T1 = 1 Q1 T2 = 1 Q2 CLK Q3 Q2 Q1 Q0 Estados 0 0 0 0 0 0 0 1 0 2 0 1 0 0 4 0 1 1 0 6 1 0 0 0 8 0 0 0 1 1 0 0 1 1 3 0 1 0 1 5 0 1 1 1 7 1 0 0 1 9 CP0’ Q0 Q1 Q2 Q3 CP1’ FCLK MR1 MR2 Saída

(10)

Obs.: São 02 divisores, sendo o primeiro ÷ 5 e o segundo divisão por 2 ( daí a onda ser

quadrada pois é multiplo de potência de 2.

15. Idem enunciado do problema anterior para gerar 1/12.

Obs.: São 02 divisores, sendo o primeiro ÷ 6 e o segundo divisão por 2 ( daí a onda ser

quadrada pois é multiplo de potência de 2.

16. Nos exercícios 12 e 13 qual a frequência máxima que pode ser aplicada ao contador sabendo-se que tp médio para portas e F/Fs são de 10ns.

a) FMAX = 1 / ∑ 4. 10ns = 25MHz, para os exercícios 12 e 13.

17. Qual a configuração dos contadores para se obter na saída de divisão de freqüência por 100, usando o CI 74293. Pede-se :

a) O número de contadores necessários

b) A posição de cada contador na configuração para a divisão por 100.

c) A freqüência máxima a ser aplicada na entrada da configuração, sabendo-se que o tempo de propagação de cada F/F interno ao CI 74293 é de 5ns.

Solução : a) São 02 contadores divisores por 10 conforme configuração do exercício 12. b) A configuração é como a seguir.

c) No contador assíncrono fMAX = 1/ 8 . 5ns = 25MHz.

18. Com o CI 74193, construir um contador que percorre uma malha de estados a seguir 0 – 4 – 8 – 12 – 13 – 15. Pede-se ;

a) Tabela de estados atuais, futuro, entradas e saída do contador b) Implementação por Karnaugh das entradas PL’ e P3, P2, P1 e P0.

Q3 Q2 Q1 Q0 Estados 0 0 0 0 0 0 0 1 0 2 0 1 0 0 4 0 1 1 0 6 1 0 0 0 8 1 0 1 0 10 0 0 0 1 1 0 0 1 1 3 0 1 0 1 5 0 1 1 1 7 1 0 0 1 9 1 0 1 1 11 CP0’ Q0 Q1 Q2 Q3 CP1’ FCLK MR1 MR2 Saída CP0’ Q0 Q1 Q2 Q3 CP1’ FCLK MR1 MR2 CP0’ Q0 Q1 Q2 Q3 CP1’ MR1 MR2 Saída

(11)

Solução : Para a malha de estados criamos a tabela de estados atuais, futuros, entradas e saídas.

a) Tabela de estados atuais, futuros e saída.

b) Implementação de PL’, P3,P2,P1 e P0. S = Q3’.Q2’.Q1’.Q0’

A lógica do estado futuro será implementada com 05 Karnaughs, 01 para o comando de entrada paralela e 04 para as entradas paralelas.

PL’ = Q1’Q0’ + Q3Q2Q0 P3 = Q3 + Q2 P2 = Q3 + Q2’

P1 = Q3Q2 P0 = Q3Q2

19. Com o CI 74193 usando somente 3 bits Q2, Q1, e Q0, implementar um contador que conta em ordem crescente de 0 a 7. Uma mudança no comportamento do contador é provocada por uma chave K introduzida no processo que faz com o contador iniciar a contagem no estado 3. Esta condição ocorre na simultaneidade dos eventos ou seja quando a chave K = 1 e o contador estiver no estado 6 . Pede-se :

a) A tabela de estados do contador

b) A expressão de saída do comando paralelo do contador.

Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 PL’ P3 P2 P1 P0 S 0 0 0 0 0 0 0 1 1 X X X X 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 1 X X X X 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 X X X X 0 1 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 0 1 0 1 1 1 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 1 1 X X X X 0 1 1 0 1 1 1 1 0 1 X X X X 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 X X X X 0

ATUAIS FUTURO ENTRADA S

Q3Q2/ Q1Q0 00 01 11 10 00 1 1 1 1 01 0 0 1 0 11 0 0 1 0 10 0 0 0 0 Q3Q2/ Q1Q0 00 01 11 10 00 X X X X 01 0 1 X 1 11 0 1 X 1 10 0 1 1 1 Q3Q2/ Q1Q0 00 01 11 10 00 X X X X 01 1 0 X 1 11 1 0 X 1 10 1 0 1 1 Q3Q2/ Q1Q0 00 01 11 10 00 X X X X 01 0 0 X 0 11 0 0 X 0 10 0 0 1 0 Q3Q2/ Q1Q0 00 01 11 10 00 X X X X 01 0 0 X 0 11 0 0 X 0 10 0 0 1 0

(12)

a) Tabela de estados presentes, futuros e saída.

O sistema não pede uma saída, então escolhemos qualquer estado mas o bom senso indica que devemos escolher a saída para 02 situações em K = 0 e K =1, sincronizadas com o clock e quando ele vai a zero.

b) PL’ = (K . Q2Q1Q0’)’ e P2 = 0, P1 = 1, P0 = 1 e S = ( K.Q2’ Q1Q0 .CLK’)’ + K’.Q2Q1Q0CLK’)’ 20. Dar a configuração dos contadores para realizarem um decimo de segundo a partir da freqüência de 120Hz. Usar CI 74293 como divisor de freqüência.

Solução :

O 1.o contador divide por 12 e o segundo, cuja saída é de 10Hz, realiza 0 décimo de segundo. A saída deste contador divide por 10 e daí a associação por 120.

21. Utilizando-se o CI 74193, construir um contador que percorre a malha 0 – 2 – 4 – 6 – 9 – 11 – 13 – 15. Pede-se:

a) A tabela de estados do contador.

b) Implementação das entradas e comando paralelo.

K Q2 Q1 Q0 Q2 Q1 Q0 PL’ P2 P1 P0 S 0 0 0 0 0 0 1 1 X X X 0 0 0 0 1 0 1 0 1 X X X 1 0 0 1 0 0 1 1 1 X X X 1 0 0 1 1 1 0 0 1 X X X 1 0 1 0 0 1 0 1 1 X X X 1 0 1 0 1 1 1 0 1 X X X 1 0 1 1 0 1 1 1 1 X X X 1 0 1 1 1 0 0 0 1 X X X 0 1 0 0 0 0 0 1 1 X X X 1 1 0 0 1 0 1 0 1 X X X 1 1 0 1 0 0 1 1 1 X X X 1 1 0 1 1 1 0 0 1 X X X 0 1 1 0 0 1 0 1 1 X X X 1 1 1 0 1 1 1 0 1 X X X 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 0 1 X X X 1

ATUAIS FUTURO ENTRADA S

FCLK Saída CP0’ Q0 Q1 Q2 Q3 CP1’ MR1 MR2 CP0’ Q0 Q1 Q2 Q3 MR1 MR2

(13)

a) Tabela de Estados presentes, futuros e saída.

b) Implementação da lógica do estado futuro. Implementação de PL’, P3,P2,P1 e P0.

S = Q3.Q2.Q1.Q0

PL’ = Q3’Q0’ + Q3Q0 P3 = Q3 + Q2Q1 P2 = Q3Q2 + Q2Q1’ + Q3’Q2’Q1

P1 = Q1’Q0 + Q1Q0’ P0 = Q3 + Q0’ + Q2Q1

22. Repetir o problema para a malha 1 – 3 – 5 – 7 – 10 – 12 – 14 – 0.

Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 PL’ P3 P2 P1 P0 S 0 0 0 0 0 0 0 1 1 X X X X 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 1 X X X X 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 1 X X X X 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 1 X X X X 0 0 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 X X X X 0 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 X X X X 0 1 1 0 0 1 1 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 X X X X 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 X X X X 1

Q3Q2/ Q1Q0 00 01 11 10 00 1 1 0 0 01 0 0 1 1 11 0 0 1 1 10 1 1 0 0 Q3Q2/ Q1Q0 00 01 11 10 00 X X 1 1 01 0 0 X X 11 0 1 X X 10 X X 1 1 Q3Q2/ Q1Q0 00 01 11 10 00 X X 1 0 01 0 1 X X 11 1 0 X X 10 X X 1 0 Q3Q2/ Q1Q0 00 01 11 10 00 X X 0 0 01 1 1 X X 11 0 0 X X 10 X X 1 1 Q3Q2/ Q1Q0 00 01 11 10 00 X X 1 1 01 0 0 X X 11 0 1 X X 10 X X 1 1

(14)

a) Tabela de Estados presente e futuro

b) Implementação da lógica do estado futuro. Implementação de PL’, P3,P2,P1 e P0.

S = Q3’ . Q2’ . Q1’ . Q0’

PL’ = Q3Q1Q0’ + Q3Q2Q0’ + Q3’Q0 + Q3’Q2’Q1’P3 = Q3 + Q1’ P2 = Q3’Q2 + Q2Q1’ + Q3Q2’Q1

P1 = Q3’Q1 + Q3Q1’ P0 = Q3’

23. Deseja-se construir um cronometro de 30s que conta em ordem decrescente de 30 até 0. Quando o cronometro atingir 0 ele deve parar e aguardar pelo comando K = 1 para reiniciar a contagem. Pede-se :

a) A configuração dos contadores 74193, sabendo-se que a freqüência disponível na

Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 PL’ P3 P2 P1 P0 S 0 0 0 0 0 0 0 1 1 X X x X 1 0 0 0 1 0 0 1 0 1 X X X X 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 1 X X X X 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 X X X X 0 0 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 1 X X X X 0 1 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 X X X X 0 1 0 1 1 1 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 0 1 1 X X X X 0 1 1 0 1 1 1 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 X X X X 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0

Q3Q2/ Q1Q0 00 01 11 10 00 1 0 1 0 01 1 1 0 0 11 1 1 0 0 10 0 0 1 1 Q3Q2/ Q1Q0 00 01 11 10 00 X 0 X 1 01 X X 1 1 11 X X 0 1 10 0 0 X X Q3Q2/ Q1Q0 00 01 11 10 00 X 1 X 0 01 X X 1 0 11 X X 0 1 10 0 1 X X Q3Q2/ Q1Q0 00 01 11 10 00 X 0 X 1 01 X X 1 1 11 X X 0 0 10 1 1 X X Q3Q2/ Q1Q0 00 01 11 10 00 X 1 X 0 01 X X 0 0 11 X X 0 0 10 1 1 X X

(15)

Solução : a) Após o divisor de freqüência por 60, não desenhado abaixo cria-se um divisor por 10 e um contador de 3 a 0. O K’ carrega automáticamente o segundo contador com 3.

24. Implementar um contador síncrono de 2 bits em ordem crescente/decrescente, cujos estados são 0 – 1 – 2 – 3 com K = 0 e 3 – 2 – 1 – 0 com K = 1. Implementar o contador usando F/F do tipo D. Pede-se :

a) A tabela de estados do contador.

b) O mapa de Karnaugh das entradas Ds dos F/Fs. Solução :

a) Tabela de Estados presente e futuro. b) A equação de saída, fica :

D1 = (K ⊕ Q1 ⊕ Q0)

D0 = K’Q0’ + Q1Q0 + KQ1 + KQ0

25. Projetar um contador módulo 5 utilizando-se o registrador 74178, modo serial por DS. Pede-se :

a) Malha de estados percorrida pelo contador b) A expressão booleana do DS

SOLUÇÃO : a) MALHA PRIMÁRIA : 0 – 1 – 2 – 4 – 8 ESTADOS EXCLUSOS : 3, 5, 6, 7, 9, 10, 11, 12 13, 14, 15 MR PL’ P0 P1 P2 P3 CPD CPD K’ 1 1 0 0 Q0 Q1 Q2 Q3 MR PL’ Q0 Q1 Q2 Q3 F1Hz K Q1 Q0 Q1 Q 0 D2 D1 S 0 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 0 1

ATUAIS FUT. ENT. S S = [(K’. Q1Q0) + (K.Q1’Q0’)]’

KQ1 /Q0 00 01 11 10 0 0 1 0 1 1 1 0 1 0 KQ1 /Q0 00 01 11 10 0 1 1 1 0 1 0 0 1 1 P0 P1 P2 P3 K’ 1 0 0 1

(16)

Do estado para o estado 15 → 14 3- 6 – 12 - 9 → 2 5-10 → 4 7-15-14-12 → 9 DS = Q3Q2Q1’ + Q3’Q2’Q1’Q0’ + Q3’Q2Q1Q0

26. Construir um contador síncrono usando F/Fs do tipo JK, cuja malha de estados é descrita a seguir.

Fazendo-se as tabelas de Karnaughs, com K, Q2 Q1 Q0 teremos : J2 = K’ Q1’ Q0’ + K Q1 Q0 K2 = Q1’ + K 1 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 00 01 11 10 00 01 11 10 Q3Q2 Q1Q0 7 0 1 3 6 5 K = 0 K = 0 K = 1 K = 1 K = 1 K = 1 K = 0 K = 0 K = 0 K = 1 K = 0 K = 1 S = 1 K Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 S 0 0 0 0 1 1 1 1 x 1 x 1 x 1 0 0 0 1 0 0 0 0 x 0 x x 1 0 0 0 1 0 0 0 0 0 x x 1 0 x 0 0 0 1 1 0 0 0 0 x x 1 x 1 0 0 1 0 0 0 0 0 x 1 0 x 0 x 0 0 1 0 1 0 0 1 x 1 0 x x 0 0 0 1 1 0 1 0 1 x 0 x 1 1 x 0 0 1 1 1 1 1 0 x 0 x 0 x 1 0 1 0 0 0 0 0 1 0 x 0 x 1 x 1 1 0 0 1 0 1 1 0 x 1 x x 0 0 1 0 1 0 0 0 0 0 x x 1 0 x 0 1 0 1 1 1 0 1 1 x x 1 x 0 0 1 1 0 0 0 0 0 x 1 0 x 0 x 0 1 1 0 1 0 0 0 x 1 0 x x 1 0 1 1 1 0 0 0 0 x 1 x 1 0 x 0 1 1 1 1 0 0 0 x 1 x 1 x 1 0

(17)

J1 = K’ Q2’ Q0’ + K Q2’ Q0 K1 = K + Q1 Q0’

J0 = Q2’ Q1’ + K’ Q2 Q1 K0 = K’ + Q2

S = Q2’ Q1’ Q0’

27. Para cada dos F/Fs abaixo, construir um contador divisor de freqüência por 4, síncrono, bordade descida.

a) JK b) T c) D d) SC

SOLUÇÃO : A solução é construir 02 F/Fs do tipo T por exemplo, para cada F/F. a) Para F/F1, fazemos JA = KA = 1 e para F/F2, fazemos JB = KB = QA e saída em QB. b) Para F/F1, fazemos TA = 1 e para F/F2, fazemos TB = QA e saída em QB.

c) Para F/F1, fazemos DA = QA e para F/F2, fazemos DB = QA ⊕ QB e saída em QB.

d) Para F/F1, fazemos SA = QA e CA = QA e para F/F2, fazemos SB = QA e CB = QA e saída em QB.

28. A equação de estados, define o F/F, construir o circuito usando F/F JK. Qn+1 = A’ Q + BQ

29. Para o circuito a seguir, determinar a freqüência de saída será igual a :

A B Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 x x x x x x x x 0 0 0 1 AB AB Q Q _{00 01 11 10} _{00 01 11 10} 0 1 0 1 J = 0 _{K= AB’} J K A B CLK Q T = 1 CLK fsaída QA DB QB TC QC

(18)

Estado Inicial = QAQBQC (011) QA QB QC 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1

A freqüência de saída será igual fSAÍDA = fCLOCK / 4

30. Para o registrador de deslocamento serial, 74178 implementar a malha de estados a seguir 0 – 1 – 3 – 7 – 6 – 4, cuja mudança de estado é promovida segundo a tabela a seguir. Sendo X,Y entradas do sistema. Pede-se :

a) Implementação da lógica de entrada do registrador de transformação de entrada tipo D para entrada X,Y.

b) Implementação da lógica de estado futuro para a malha de estados. Solução :

a) Lógica de transformação do 1.o F/F D0 em XY.

A transformação do F/F D em X,Y o conceito é o mesmo da transformação de F/F, dessa forma, a lógica será implementada :

X Y Q

n+1

0 0 Q

n

0 1 1

1 0 Q

n

’

1 1 0

DS SE Q0 Q1 Q2 Q3 CP CLOCK PE P0 P1 P2 P3 X Y LÓGICA LÓGICA +VCC D Qn → Qn+1 0 0 → 0 1 0 → 1 0 1 → 0 1 1 → 1 XY/Qn 00 01 11 10 0 0 1 1 0 1 1 1 0 0 D = X’Qn + YQn’

(19)

b) Construímos a tabela de transição do F/F XY para percorrer a malha de estados, com os estados 0 – 1 – 3 – 7 – 6 – 4 – 0.

Observe que para ir do estado 0 para o estado 1 o F/F Q0 foi de 0 para , daí montamos a tabela de comutação da malha com a transição necessária.

Tabela de transição de X,Y.

Implementação da lógica do estado futuro são 02 mapas de Karnaughs com saídas para X e Y uma vez que são estas entradas do registrador.

X = Q2Q0 Y = Q2’Q1’

*Os estados 2 e 5 foram dados destinos, do estado 2 para o estado 4 (malha principal) e o estado 5 foi deixado irrelevante pois não forma nenhuma malha fechada com qualquer outro estado e não é estado persistente.

31. Repetir o problema anterior para registrador 74178 operando no modo serial invertido cuja malha de estados é 0 – 4 – 6 – 7 – 3 – 1 – 0 por P2.

Solução : a) P2 é a entrada de um F/F tipo D e assim aproveitando o exercício anterior a implementação para transformação do F/F D em XY já foi realizada.

b) Construímos a tabela de transição do F/F XY para percorrer a malha de estados, com os estados 0 – 4 – 6 – 7 – 3 – 1 – 0.

Observe que para ir do estado 0 para o estado 4 o F/F Q2 foi de 0 para 1, daí montamos a tabela de comutação da malha com a transição necessária.

Do estado Para o estado D0 (n) D0 (n+1) X Y

0 1 0 1 0 1 1 3 1 1 0 X 3 7 1 1 0 X 7 6 1 0 1 X 6 4 0 0 0 0 4 0 0 0 0 0 2* 4 0 0 0 0 X Y Qn → Qn+1 0 0 0 → 0 0 1 0 → 1 1 x 1 → 0 0 x 1 → 1 X Y Qn → Qn+1 0 0 0 → 0 0 0 1 → 1 0 1 0 → 1 0 1 1 → 1 1 0 0 → 1 1 0 1 → 0 1 1 0 → 0 1 1 1 → 0 Q2Q1 /Q0 00 01 11 10 0 0 0 0 0 1 0 0 1 X Q2Q1/Q0 00 01 11 10 0 1 0 0 0 1 X X X X

(20)

Tabela de transição de X,Y.

Implementação da lógica do estado futuro são 02 mapas de Karnaughs com saídas para X e Y uma vez que são estas entradas do registrador.

X = Q2Q0 Y = Q2’Q1’

*Os estados 2 e 5 foram dados destinos, do estado 2 para o estado 1 (malha principal) e o estado 5 foi deixado irrelevante pois não forma nenhuma malha fechada com qualquer outro estado e não é estado persistente.

32. Para o circuito reg. Deslocamento, construir as formas de ondas em Q3Q2Q1 Q0 e determinar a freqüência de saída em Q3

DS SE Q0 Q1 Q2 Q3 CP CLOCK _PE P0 P1 P2 P3 1 2

Do estado Para o estado D2 (n) D2 (n+1) X Y

0 4 0 1 0 1 4 6 1 1 0 X 6 7 1 1 0 X 7 3 1 0 1 X 3 1 0 0 0 0 1 0 0 0 0 0 2* 1 0 0 0 0 X Y Qn → Qn+1 0 0 0 → 0 0 1 0 → 1 1 x 1 → 0 0 x 1 → 1 X Y Qn → Qn+1 0 0 0 → 0 0 0 1 → 1 0 1 0 → 1 0 1 1 → 1 1 0 0 → 1 1 0 1 → 0 1 1 0 → 0 1 1 1 → 0 Q2Q1 /Q0 00 01 11 10 0 0 0 0 0 1 0 0 1 X Q2Q1/Q0 00 01 11 10 0 1 0 0 0 1 X X X X

(21)

A seqüência de estados percorrida pelo registrador será : DS Q0 Q1 Q2 Q3 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 X 1 1 0 0 1 1 1 1 0 1 1 1 1 1 X 1 1 0 0