• Nenhum resultado encontrado

[PDF] Top 20 ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP

Has 6915 "ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP" found on our website. Below are the top 20 most common "ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP".

ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP

ESPECIFICANDO FORMALMENTE TOPOLOGIAS PARA REDES EM CHIP

... Considerando os projetos de redes em chip, a topologia mais adotada é a topologia em malha (em inglês, mesh). ZEFERINO e SUSIN apresentam em [ZEFERINO e SUSIN 2007] a rede SoCIN (SoC Interconnection ... See full document

7

Avaliação da execução de aplicações orientadas à dados na arquitetura de redes em chip IPNoSys

Avaliação da execução de aplicações orientadas à dados na arquitetura de redes em chip IPNoSys

... tipo Redes em chip ou NoC (do inglês, Network-on-Chip), como alternativa de arquitetura de interconexão para Sistemas-em-Chip (SoC; ...As redes em chip possuem capacidade de ... See full document

63

Mapeamento e adaptação de rotas de comunicação em redes em chip

Mapeamento e adaptação de rotas de comunicação em redes em chip

... único chip (MPSoC), o que permite dividir os custos de computação de aplicações pelos elementos de pro- cessamento que o ...desempenho. Redes em chip (do inglês, Networks on Chip ou NoCs) são ... See full document

177

Implementação e avaliação de métodos para confiabilidade de redes intra-chip

Implementação e avaliação de métodos para confiabilidade de redes intra-chip

... Apesar dos resultados apresentados serem bastante interessantes, e ressaltarem a importância da inserção de métodos de controle de erros em redes intra‐chip, eles ainda podem ser consolidados para padrões ... See full document

89

Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys

Projeto de Sistemas Integrados de Propósito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execução de Operações: A plataforma IPNoSys

... as redes em ...as redes em chip (BENINI e MICHELI, 2002), pois apresentam alta escalabilidade, comunicação paralela, estrutura reutilizável e interconexão ponto-a-ponto entre elementos ...de ... See full document

210

Técnicas de tolerância a falhas aplicadas a redes intra-chip

Técnicas de tolerância a falhas aplicadas a redes intra-chip

... Esta arquitetura de interconexão, barramento, apresenta limitações de escalabilidade, desempenho e consumo de energia em sistemas computacionais integrados em um único CI, como MPSoCs (multiprocessor system on ... See full document

70

Serviços de comunicação diferenciados em sistemas multiprocessados em chip baseados em redes intra-chip

Serviços de comunicação diferenciados em sistemas multiprocessados em chip baseados em redes intra-chip

... nas redes de interconexão intra-chip (NoCs – Networks-on-Chip), as quais além de suprirem as necessidades relativas a largura de banda e paralelismo, proporcionam a escalabilidade necessária para o ... See full document

107

Estimativa e redução da dissipação de potência em redes intra-chip com chaveamento por pacotes

Estimativa e redução da dissipação de potência em redes intra-chip com chaveamento por pacotes

... No passado, as maiores preocupações de um projetista VLSI compreendiam área de silício, desempenho, custo e confiabilidade. A dissipação de potência e a energia consumida pelo circuito ocupavam uma posição secundária no ... See full document

99

Qualidade de serviço em redes intra-chip : implementação e avaliação sobre a rede Hermes

Qualidade de serviço em redes intra-chip : implementação e avaliação sobre a rede Hermes

... de redes intra-chip (NoCs) para futuros e modernos sistemas embarcados baseia-se no fato de que barramentos apresentam degradação do desempenho quando compartilhados por um grande número de ... See full document

141

Modelagem e simulação de redes em chip sem fio

Modelagem e simulação de redes em chip sem fio

... em chip (SoCs - System on Chip) são definidos como um conjunto de componentes eletrônicos acoplados em um único dispositivo o qual possui função dedicada (WILTON; SALEH, ...as redes em chip ... See full document

135

Análise de desempenho de topologias de redes em chip (NoC)

Análise de desempenho de topologias de redes em chip (NoC)

... de roteadores e dispositivos de padroniza¸c˜ ao (empacotadores) com velocidade de 1.2GHz em tecnologia de 0.18 micrˆ ometros. Considerando a alta taxa de freq¨ uˆ encia e a natureza distributiva da redes em chips, ... See full document

99

DISSERTAÇÃO DE MESTRADO ROTEADOR NANOELETRÔNICO PARA REDES-EM-CHIP BASEADO EM TRANSISTORES MONOELÉTRON

DISSERTAÇÃO DE MESTRADO ROTEADOR NANOELETRÔNICO PARA REDES-EM-CHIP BASEADO EM TRANSISTORES MONOELÉTRON

... comunicação segmentada é explorada com o intuito de ter maior escalabilidade e flexibilidade, ou seja, uma rede de dados composta de enlaces de comunicação e roteadores que são implementados no chip. Por fazer ... See full document

89

Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys

Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys

... Inúmeros algoritmos de roteamento já foram propostos para evitar essas situações (BERMAN, 1992), (FELPERIN, 1991), (GLASS, 1992), (LI, 2006). Uma forma muito comum de evitá-las, principalmente em topologias ... See full document

87

MODELAGEM EM ALTO NÍVEL DO CONSUMO DE ENERGIA PARA SISTEMA EM CHIP EM REDES DE SENSORES SEM FIO HEIDER MARCONI GUEDES MADUREIRA

MODELAGEM EM ALTO NÍVEL DO CONSUMO DE ENERGIA PARA SISTEMA EM CHIP EM REDES DE SENSORES SEM FIO HEIDER MARCONI GUEDES MADUREIRA

... No artigo [51], um simulador para RSSF com possiblidade de estimativa de consumo de energia criado em SystemC nível TLM que usa a biblioteca SCNSL [5] é apresentado. O simulador apre- sentado permite a simulação de nós ... See full document

90

MODELAGEM EM NÍVEL TRANSACIONAL DE SISTEMAS EM CHIP MISTOS PARA APLICAÇÕES DE REDES DE SENSORES SEM FIO GILMAR SILVA BESERRA

MODELAGEM EM NÍVEL TRANSACIONAL DE SISTEMAS EM CHIP MISTOS PARA APLICAÇÕES DE REDES DE SENSORES SEM FIO GILMAR SILVA BESERRA

... em redes de sensores sem fio é o consumo, e como estudos mostram que a transmissão de informação via wireless é geralmente a tarefa que mais consome energia nesses tipos de sistema [92], um esquema de compressão é ... See full document

134

Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes

Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes

... [r] ... See full document

94

Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons

Implementação de uma matriz de neurônios dinamicamente reconfigurável para descrição de topologias de redes neurais artificiais multilayer perceptrons

... • ASICs digitais. Muitos circuitos integrados digitais também foram projetados para redes neurais. Em comparação com chips analógicos, eles proporcionam mais precisão e mais robustez, podendo, portanto, lidar com ... See full document

83

Topologias dinâmicas para modelo em ilhas usando evolução diferencial

Topologias dinâmicas para modelo em ilhas usando evolução diferencial

... das topologias encontradas na literatura s˜ao est´aticas e ingˆenuas, um novo conceito de fluxos migrat´orios dinˆamicos, conhecido como topologia de migra¸c˜ao dinˆamica, tem sido estudado ...Diversas ... See full document

113

Microfluidic Organ/Body-on-a-Chip Devices at the Convergence of Biology and Microengineering

Microfluidic Organ/Body-on-a-Chip Devices at the Convergence of Biology and Microengineering

... Figure 1. Illustration of the diverse microfluidic devices used to study biological processes occurring in vascular, respiratory, nervous, digestive and excretory systems. A. Biochip with subdividing interconnecting ... See full document

29

Dois estudos: I das imagens sociais da idéia de autor; II da teoria das influências

Dois estudos: I das imagens sociais da idéia de autor; II da teoria das influências

... fenôm enos; com o, claram ente, estabelecer ta-. xonom ias e/ou topologias em um universo de li-[r] ... See full document

7

Show all 6915 documents...