• Nenhum resultado encontrado

Abordagem para Validação da Arquitetura Harvesting-Aware

estratégia tem como objetivo aumentar a precisão do modelo da arquitetura e, consequentemente, fazer com que a aplicação satisfaça a condição de “energy neutral operation mode”.

Nesse dia especificamente, considerando que 1.2Wh seria a energia máxima gerada por slot(equivalente a incidência de uma potência de 2.4W durante 30 minutos), verifica-se que o módulo Predição traria discrepância em dois slots de tempo, no início e no final do dia. No slot 12 já existe energia, porém o algoritmo resulta com predição o valor zero. Por sua vez, no slot 38, o processo inverso acontece, a predição é de que ainda existirá incidência quando na verdade não haverá. Ou seja, de um total de 48 predições, o módulo Predição apresenta valores coerentes com a realidade em 46 casos.

5.1.2

Controle e Níveis de Desempenho

Na simulação do Conversor RGB-YCrCb foi utilizado como estímulo de entrada um arquivo com 220 pixels no formato RGB. Em cada execução da aplicação esses pixels são convertidos sequencialmente enquanto o sinal de clock estiver oscilando. Dessa forma, foi utilizada a seguinte configuração para os níveis de desempenho:

 Predição de potência para o próximo slot de tempo < 200mW : o Controlador não vai

executar o Conversor no próximo slot de tempo.

 200mW ≤ Predição < 600mW : o Controlador vai executar o Conversor durante 700

ciclos de clock, tempo suficiente para a conversão sequencial dos 220 pixels do arquivo de estímulo (cenário da simulação 1).

 600mW ≤ Predição < 900mW : o Controlador vai executar o Conversor durante 6200

ciclos de clock, equivalente a conversão sequencial dos 220 pixels do arquivo de estímulo por doze vezes repetidas (cenário da simulação 2).

 Predição ≥ 900mW : o Controlador vai executar o Conversor durante 50200 ciclos de

clock, equivalente a conversão sequencial dos 220 pixels do arquivo de estímulo por trinta vezes repetidas (cenário da simulação 3).

Na Seção 5.2 a seguir é descrita a abordagem utilizada para validar a eficiência e a eficácia da Arquitetura harvesting-aware utilizando como aplicação o Conversor RGB-YCrCb.

5.2

Abordagem para Validação da Arquitetura Harvesting-

Aware

Com o objetivo de avaliar a eficácia da Arquitetura em termos de dissipação de potência, assim como sua eficiência em termos de área ocupada e o desempenho do sistema harvesting- awarecomo um todo, foram estruturados dois cenários com a aplicação Conversor RGB-YCrCb:

5.2. ABORDAGEM PARA VALIDAÇÃO DA ARQUITETURA HARVESTING-AWARE 73

 Cenário A - Aplicação Conversor RGB-YCrCb: neste cenário, o sistema é formado

apenas pelo módulo da aplicação, e neste caso a avaliação da dissipação de potência foi feita sobre o Conversor RGB-YCrCb sendo executado normalmente, sem nenhum tipo de controle sobre seu desempenho.

 Cenário B - Sistema Harvesting-Aware: Arquitetura harvesting-aware com Aplicação

inclusa. A Arquitetura completa faz parte do sistema e controla a execução do Conversor.

Comparando os resultados obtidos, isoladamente, em cada cenário é possível validar a eficácia da Arquitetura em tornar o sistema harvesting-aware, ou seja, fazer com que a aplicação seja capaz de atingir o “energy neutral operation mode”. Além disso, é possível avaliar qual o overheadcausado pela sua inclusão no sistema em termos de área ocupada e desempenho.

A análise do sistema nos Cenários A e B foi executada em dois passos, detalhados nas subseções a seguir:

 Inferência sobre a potência dissipada: o sistema foi simulado utilizando-se o software

Modelsim e, em seguida, foi utilizado o software PowerPlay para inferir a potência dissipada pelo sistema (Cenários A e B). A partir dos dados de simulação também é possível analisar os dados em termos de área ocupada e desempenho do sistema.

 Medição da potência dissipada em placa instrumentada: para validar a potência infe-

rida pelo PowerPlay, foi medida a soma das potências estática e dinâmica dissipadas no FPGA durante a execução do sistema.

5.2.1

Testbench para Validação da Arquitetura Harvesting-Aware

A Figura 5.9 a seguir apresenta a estrutura do testbench implementado para simular o sistema nos Cenários A e B, e consequentemente gerar dados sobre potência dissipada, área ocupada no FPGA e desempenho em termos de tempo de execução.

A execução do testbench segue o seguinte fluxo:

 Leitura dos estímulos: o driver realiza a leitura do arquivo de estímulos, o qual possui

200 pixels no formato RGB, para em seguida gerar as entradas para o sistema (design under simulation) no formato e temporização necessários ao correto funcionamento da aplicação (Conversor RGB-YCbCr).

 Simulação: o sistema completo é então simulado utilizando a ferramenta Modelsim,

gerando um arquivo com o waveform como saída.

 Inferência sobre a dissipação de potência: utilizando o waveform como entrada, a

5.2. ABORDAGEM PARA VALIDAÇÃO DA ARQUITETURA HARVESTING-AWARE 74

Figura 5.9: Testbench para validação do sistema nos cenários A e B

Conforme detalhado na Seção 1.2.1, a ferramenta PowerPlay estima a potência dissipada em termos de potência estática, dinâmica e I/O. Dessa forma, a partir da execução do testbench é possível inferir a potência dissipada pelo sistema e analisar o efeito da utilização da arquitetura harvesting-awarena dissipação de potência do sistema como um todo.

5.2.2

Medição da Dissipação de Potências Dinâmica e Estática

Com o objetivo de validar as estimativas de potência inferidas pelo PowerPlay, foi utilizada uma placa instrumentada para medição das potências dinâmica e estática durante a execução do sistema. A medição foi realizada numa placa de prototipação Altera DE2-70 Cyclone II com um circuito adicional para amplificar a tensão nos resistores shunt (RS1 e RS2) em 1000 vezes, conforme apresentado na Figura 5.10.

Figura 5.10: Circuito para medição das potências dinâmica e estática

Resistores Shunt RS1 e RS2

Circuito amplificador

Na DE2-70, os resistores RS1 e RS2 estão em paralelo ligando a fonte VCC12 ao VCCINT. O pino VCC12 fornence uma tensão regulada de 1.2V que alimenta o núcleo do FPGA, e o VCCINT alimenta a matriz lógica. Dessa forma, a potência dissipada calculada a partir da tensão em RS1 e RS2 representa a soma das potências dinâmica e estática, uma vez que os

5.3. SIMULAÇÕES E INFERÊNCIA SOBRE A DISSIPAÇÃO DE POTÊNCIA 75