shuntRS1 e RS2, de 10mΩ cada, ligados em paralelo geram um shunt final de 5mΩ (ALTERA, 2007b).
5.3
Simulações e Inferência sobre a Dissipação de Potência
Para realizar uma análise do consumo de potência de uma aplicação em FPGA, utilizando as ferramentas da Altera, os seguintes passos são necessários e estão refletidos no testbench descrito na Seção 5.2.1:
Passo 1 - Projeto no Quartus II: o primeiro passo consiste em compilar o projeto na
ferramenta Quartus e configurar o PowerPlay para o projeto. A configuração “normal compilation”significa que o Quartus irá realizar, durante a síntese, otimizações em função de potência desde que essas não comprometam o desempenho do sistema (Figuras A.1 e A.2 no Apêndice A).
Passo 2 - Simulação Gate Level no Modelsim: em seguida é necessário criar um
arquivo “waveform” a partir de uma simulação gate level do projeto (Figuras A.3 e A.4 no Apêndice A).
Passo 3 - Análise no PowerPlay: o software PowerPlay Power Analysis é a ferramenta
da Altera para estimar dissipação de potência pelo dispositivo (ALTERA, 2013a). O terceiro passo consiste em fornecer como entrada o “waveform” criado no passo anterior, e a partir do chaveamento dos sinais representados nessa simulação o PowerPlay irá infererir a dissipação média de potência. Para aumentar a precisão do PowerPlay, também é necessário criar “design partitions” e uma região de “logic lock” para o projeto. A opção “logic lock region” permite a criação de regiões que serão reutilizadas pelo Fitter durante o floorplan, dessa forma é possível fixar a região no FPGA a ser utilizada. A opção “design partition” cria partições que são sintetizadas e posicionadas de forma isolada. Enquanto o “logic lock region” garante que o projeto será sempre posicionado na mesma região do FPGA, o “design partition” permite a análise de dissipação de potência para cada um dos módulos do projeto isoladamente (Figuras A.5 e A.6 no Apêndice A).
5.3.1
Análise dos Resultados de Simulação e Dissipação de Potência
As Tabelas a seguir resumem comparativamente os resultados da execução do testbench com dados de compilação, simulação e inferência sobre dissipação de potência para o Cenário A (Conversor) e o Cenário B (Sistema Harvesting-Aware). O tempo total de simulação foi incrementado a cada nova simulação para que fosse possível observar se os valores de dissipação de potência e consumo de energia eram alterados na mesma proporção. As Tabelas 5.1 e
5.3. SIMULAÇÕES E INFERÊNCIA SOBRE A DISSIPAÇÃO DE POTÊNCIA 76 5.2 apresentam três cenários de simulação, cada simulação com um tempo suficiente para o Conversor ser executado uma, doze e trinta vezes, respectivamente. Em todas as simulações do Cenário B apresentadas na Tabela 5.1, o módulo Controle de Desempenho manteve o sinal de clock do Conversor chaveando continuamente. Na Tabela 5.2, o Controle de Desempenho mantém o Conversor em stand-by continuamente no cenário B, e para o cenário A o clock do Conversor foi mantido em nível lógico zero. No Apêndice B encontram-se todas as figuras referente às simulações e análises de potência dos casos de simulação citados.
Tabela 5.1: Cenários A e B: energia consumida em modo de execução contínuo.
Simulação Simulação 1 (1x) Simulação 2 (12x) Simulação 3 (30x)
Cenário A B A B A B Potência Total (mW) 348,06 269,66 348,24 367,58 348,28 381,53 Potência Dinâmica (mW) 190,54 105,88 190,77 203,61 190,81 217,52 Potência Estática (mW) 121,14 121,78 121,13 121,65 121,13 121,64 Potência de I/O (mW) 36,39 42,00 36,35 42,32 36,34 42,37 Tempo de simulação (µs) 9,79 26,78 118,07 135,02 295,20 312,14 Energia total consumida (W.µs) 3,41 7,22 41,12 49,63 102,81 119,09 Energia média por execução (W.µs) 3,41 7,22 3,43 4,14 3,43 3,97
Tempo médio por execução (µs) 9,79 26,78 9,84 11,25 9,84 10,40
Tabela 5.2: Cenários A e B: energia consumida em modo stand-by.
Simulação Simulação 1 Simulação 2 Simulação 3
Cenário A B A B A B Potência Total (mW) 158,56 198,26 158,35 195,32 158,34 194,90 Potência Dinâmica (mW) 1,73 34,32 1,69 31,41 1,69 30,99 Potência Estática (mW) 121,33 121,88 121,33 121,89 121,33 121,89 Potência de I/O (mW) 35,50 42,07 35,33 42,02 35,32 42,02 Tempo (µs) 9,80 26,78 118,08 135,02 295,20 312,14 Energia total consumida (W.µs) 1,55 5,31 18,69 26,37 46,74 60,84 Energia média por execução (W.µs) 1,55 5,31 1,56 2,20 1,56 2,03
A partir desses cenários de simulação, a seguinte análise conclusiva pode ser feita em termos de eficiência da Arquitetura harvesting-aware:
Área ocupada no FPGA: conforme apresentado na Figura 5.11, em termos absolutos,
houve um aumento de 9% (nove por cento) na área ocupada, o projeto passou de 43% para 52% de ocupação. Em termos relativos, neste estudo de caso, os módulos da Arquitetura representaram um aumento relativo de 21% (vinte e um por cento) em termos de área ocupada em relação ao projeto do cenário A (apenas com o Conversor). Quanto maior a aplicação menos significativo é o aumento relativo acarretado pela Arquitetura.
5.3. SIMULAÇÕES E INFERÊNCIA SOBRE A DISSIPAÇÃO DE POTÊNCIA 77
Figura 5.11: Cenários A e B: área ocupada no FPGA Altera Cyclone IV GX.
Tempo de execução: conforme apresentado na Tabela 5.1, enquanto o Conversor
necessita de 9,79µs para finalizar a simulação de uma única rodada, a arquitetura harvesting-awarenecessita de 26,78µs para executar a predição e em seguida uma única rodada do Conversor. Na simulação 3 onde o Conversor foi executado 30 vezes, por exemplo, o tempo aumenta de 295,20 para 312,14µs. Ou seja, um aumento percentual de 5,74%, enquanto na simulação 1 esse aumento percentual foi de aproximadamente 173,54%. Num cenário real, onde a predição será executada a cada intervalo de 30 minutos (um slot de tempo), o tempo adicional para cálculo da predição do próximo slot será ínfimo quando comparado ao tempo total de cada slot. Ou seja, dos 30 minutos de cada slot, 0, 02ms será gasto com a predição e o restante será gasto com a execução do Conversor. Representando um aumento relativo de 0, 000000001%.
Consumo de energia: em relação ao consumo total de energia podemos observar
o mesmo comportamento do tempo de execução, ou seja, quanto o maior o slot de tempo, menor o impacto causado pela inclusão dos módulos da Arquitetura harvesting-aware. Na simulação 1 temos um aumento no consumo de energia de 3.41 para 7.22 W.µs, representando um aumento percentual de 111,92%. No entanto, na simulação 3, o aumento percentual foi de aproximadamente 15.73%. Da mesma forma que em relação ao tempo total de execução, podemos observar que o consumo médio do sistema (Arquitetura mais Conversor) tende a se aproximar do consumo médio do Conversor isoladamente à medida que o slot se aproximar do intervalo de 30 minutos. O cálculo da predição e da definição do desempenho é realizado apenas no início de cada slot, sendo o custo de energia dessa operação diluído no tempo total do slot, conforme demonstrado a seguir.
A Expressão 5.1 representa a potência média dissipada pelo sistema como um todo num dado slot. A potência média total é a soma da potência dissipada pelos módulos específicos da Arquitetura adicionada da potência média dissipada pelo Conversor:
5.3. SIMULAÇÕES E INFERÊNCIA SOBRE A DISSIPAÇÃO DE POTÊNCIA 78 Pt = α ∗ Pa+ (1 − α) ∗ Pc 5.1 α =TTa t e (1 − α) = Tc Tt
Onde, Pt: potência média total dissipada pelo sistema
Pa: potência média dissipada pela Arquitetura Pc: potência média dissipada pelo Conversor
Tt: tempo total de execução do Sistema Ta: tempo de execução da Arquitetura
Tc: tempo de execução do Conversor
A Expressão 5.1 foi deduzida a partir dos conceitos de Energia como potência dissipada no tempo e de que o tempo total do sistema é a soma dos tempos de execução da Arquitetura e do Conversor: Et= Ea+ Ec 5.2 Tt= Ta+ Tc 5.3 A partir das Expressões 5.2 e 5.3 podemos deduzir a Expressão 5.1 como apresentado a seguir: Et= Ea+ Ec Pt∗ Tt = Pa∗ Ta+ Pc∗ Tc Pt =Pa∗Ta+Pc∗Tc Tt Pt = Pa∗TTat + Pc∗TTct considerando α = Ta Tt, e Tt= Ta+ T c temos (1 − α) = Tc Tt assim chegamos a Pt = α ∗ Pa+ (1 − α) ∗ Pc
Dessa forma, a Expressão 5.1 modela a potência média dissipada pelo sistema. A partir da qual podemos concluir que quanto maior o tempo de um slot, menos significativa será a contribuição da Arquitetura na dissipação média da potência, e vice versa. Como o tempo para a execução da predição (Ta= 0, 02ms) é ínfimo quando comparado ao tempo total de um slot
(Tt = 1800000s), o resultado da Expressão 5.1 será determinada pelo seu segundo fator. Ou
seja, a potência média dissipada pelo sistema (Pt) num slot de 30 minutos será determinada pela
potência média da aplicação em si, neste caso pelo Conversor RGB-YCrCb (Pc).
De acordo com a análise acima, podemos concluir que a Arquitetura harvesting-aware representa um overhead pouco significativo em termos de consumo de energia e tempo total de execução. Em termos de área ocupada, a Arquitetura ocupa uma área de 9% (nove por cento) do FPGA Altera Cyclone IV GX.