CIRCUITOS INTEGRADOS DE CONVERSORES D/A

O AD7524 é um CI CMOS conversor D/A de 8 bits que utiliza uma rede R/2R. Seu símbolo está exibido na próxima figura. Sua entrada digital de 8 bits pode ser armazenada internamente sob o comando das entradas de Seleção do Chip (Chip Select -CS) e de escrita (Write -WR). Quando essas duas entradas estão em nível baixo, as entradas digitais de dados, D7 a D0, produzem uma corrente de saída analógica em OUT 1 (o pino OUT 2 normalmente é aterrado). Quando uma das entradas de controle vai para o nível alto, o dado digital de entrada é armazenado, e a saída analógica permanece no nível correspondente ao sinal digital armazenado.

O tempo máximo de estabilização para esse CI é de 100 ns, e sua precisão de fundo de escala é ± 0,2 da tensão de fundo de escala. VREF pode variar de tensões positivas ou negativas de 0 a 25 V.

5) CONVERSORES ANALÓGICO-DIGITAIS (A/D)

Um conversor analógico-digital recebe uma tensão analógica de entrada e após certo tempo fornece um valor digital de saída proporcional à entrada analógica. O processo de conversão A/D é geralmente mais complexo e mais demorado que o processo de conversão D/A.

Muitos tipos importantes de conversores A/D utilizam um conversor D/A como parte de seus circuitos. A figura a seguir é um diagrama em blocos geral para essa classe de conversor A/D. A temporização é fornecida pelo sinal de clock de entrada. A unidade de controle contém os circuitos lógicos para gerar a seqüência apropriada de operações em resposta ao comando de START (inicia o processo de conversão). O amplificador operacional comparador recebe duas tensões analógicas em suas entradas e fornece uma um nível digital de acordo com que entrada possui a tensão analógica maior.

1- O pulso START inicia a operação.

2- Na taxa determinada pelo clock, a unidade de controle modifica continuamente o número binário fornecido em sua saída.

3- O número binário recebido da unidade de controle e armazenado no registrador é convertido para uma tensão analógica, VAX, pelo conversor D/A.

4- O comparador compara VAX com a entrada analógica VA a ser convertida. Enquanto VAX é menor que VA, a saída do comparador fica em nível alto. Quando VAX excede VA em pelo menos uma quantidade de tensão de limiar muito baixa, a saída do comparador vai para BAIXO e pára o processo de modificação do número digital do registrador. Neste ponto, VAX é uma boa aproximação de VA. O número digital do registrador, que é equivalente a VAX, também é equivalente a VA, ou seja, representa a saída digital da tensão analógica VA convertida.

5- A lógica de controle ativa o sinal de fim de conversão, EOC (End of Conversion), quando a conversão está completa.

As diversas variações deste esquema de conversão A/D diferem principalmente na maneira pela qual a seção de controle modifica continuamente os números no registrador.

6) CIRCUITOS CONVERSORES D/A

Algumas versões de conversor A/D geral vista anteriormente serão a seguir mais detalhadas.

CONVERSOR A/D DE RAMPA DIGITAL

O conversor A/D de rampa digital utiliza um contador binário como o registrador e permite que o clock incremente o contador, uma contagem a cada clock, até que VAX seja maior ou igual a VA. Esse conversor é assim chamado porque a forma de onda de VAX é uma rampa passo a passo, e também conhecido como conversor A/D tipo contador.

A figura a seguir exibe o diagrama para o conversor A/D de rampa digital. Ele é composto por um contador, um conversor D/A, um comparador analógico e uma porta AND de controle.A saída do comparador serve como sinal de fim de conversão, ativo em nível baixo, EOC. A tensão analógica a ser convertida é VA.

A operação deste conversor A/D consiste no seguinte:

1- Um pulso de START zera o contador. O nível alto de START inibe que os pulsos de clock passem para o contador pela porta AND.

2- Com todas as entradas em 0, a saída do conversor D/A será VAX= 0 V. 3- Como VA > VAX, a saída do comparador , EOC, estará em nível alto.

4- Quando START retorna para nível baixo, a porta AND habilita a passagem pela porta AND dos pulsos de clock para o contador.

5- A saída do conversor D/A, VAX, aumenta à medida que a contagem é incrementada.

6- Quando VAX alcança um valor (degrau) que excede VA, EOCvai para nível baixo e inibe o fluxo de pulsos ao contador, e o contador fica parado na última contagem, conforme exposto na próxima figura.

7- O processo de conversão está concluído, e o valor digital apresentado pelo contado é o valor correspondente ao valor analógico VA de entrada. Nova conversão será iniciada somente pela aplicação de um novo pulso de START.

CONVERSOR A/D DE APROXIMAÇÃO SUCESSIVA

Este conversor é um dos tipos mais utilizados. O conversor A/D de aproximação sucessiva utiliza componentes mais complexos que o conversor A/D de rampa digital, mas apresenta as vantagens de possuir um tempo de conversão muito menor e fixo, independente do valor da entrada analógica.

A sua configuração básica mostrada na próxima figura é similar ao conversor de rampa digital, entretanto utiliza um registrador ao invés de um contador.

A lógica de controle modifica o conteúdo do registrador bit a bit até que o dado do registrador seja equivalente digital da entrada analógica VA. O fluxograma a seguir representa a seqüência básica de operação.

Para exemplificar a operação do conversor D/A de aproximação sucessiva será visto o conversor D/A de quatro bits com um tamanho de degrau de 1V esquematizado na figura seguinte.

Como visto anteriormente, os quatro bits de entrada do conversor D/A possuem os pesos 8, 4, 2 e 1, respectivamente. Deve-se assumir que a entrada analógica é VA= 10,4 V. A operação do circuito se dá da seguinte:

1- A lógica de controle inicialmente, instante t0, zera todos os bits do registrador, de modo que Q3=Q2=Q1=Q0=0. Esta condição é representada como [Q]=0000. Essa condição leva a saída do conversor D/A, VAX, a 0 V. Com VAX menor que VA, a saída do comparador está em nível alto. 2- No instante t1 a lógica de controle ajusta o MSB do registrado para 1, de modo que [Q]=1000. Isto

produz VAX= 8 V. Como VAX é menor que VA, a saída do comparador (COMP) ainda está em nível alto. Este nível alto informa à lógica de controle que o ajuste do MSB não fez VAX exceder VA, e portanto o MSB deve ser mantido em nível alto.

3- No instante t2, a lógica de controle atua sobre o próximo bit mais significativo, Q2, Ela faz [Q]=1100, e então VAX= 12 V. Como VAX é maior que VA, a saída COMP vai para o nível baixo. Este nível sinaliza à lógica de controle que o valor VAX esta mais alto que a entrada VA, e portanto, Q2 deve voltar a 0. Então em t3, o conteúdo do registrador volta à [Q] =1000.

4- Em t4 o próximo bit mais significativo Q1 é levado para 1, de modo que [Q]=1010 e VAX = 10 V. Com VAX menor que VA, COMP é alto e Q1 é mantido em 1.

5- Em t5, o próximo bit mais significativo que é o último, Q0, vai para 1, de modo que [Q]=1011 e VAX = 11 V. Como VAX é maior que VA, o bit Q0 é retornado a 0 em t6.

6- Neste momento, todos os bits do registrador foram processados, a conversão está concluída, e a lógica de controle ativa EOC para sinalizar que o equivalente digital para a entrada analógica de 10,4 V está no registrador.

CONVERSOR A/D FLASH

O conversor A/D flash é o conversor de maior velocidade, mas requer muito mais circuitos que os outros. Por exemplo, um conversor A/D flash de 6 bits necessita 63 comparadores, o de 8 bits necessita de 255 comparadores e o de 10 bits requer 1023 comparadores. De modo geral, um conversor flash de N bits, requer 2N-1 comparadores.

Como exemplo, o princípio de operação desse conversor D/A será descrito para um conversor de três com uma resolução de 1 V exposto na figura seguinte.

O divisor de tensão fornece os níveis de referência de cada comparador, de modo que existem sete níveis correspondentes a 1 V (peso do LSB), 2 V, 3 V, ..., 7 V (fundo de escala). A entrada analógica a ser convertida, VA, está conectada à outra entrada de cada comparador.

Com VA < 1 V, todas as saídas dos comparadores, C1 até C7, estarão em nível alto. Com VA > 1 V, uma dos comparadores estarão em nível baixo. As saídas dos comparadores são conectadas são conectadas num codificador de prioridade de entradas ativas em nível baixo, que gera uma saída binária correspondente à saída do comparador de mais alta ordem que estiver em nível baixo.

Por exemplo, quando VA está em 3 e 4 V, as saídas C1, C2 e C3 estarão em nível baixo e todas as demais em nível alto. O codificador de prioridade responderá apenas ao nível baixo da entrada C3 e produzirá uma saída CBA=011, que representa o equivalente digital de VA, dentro da resolução de 1 V. A tabela seguinte mostra as respostas para todos os valores possíveis de entrada analógica.